JPS6221056Y2 - - Google Patents

Info

Publication number
JPS6221056Y2
JPS6221056Y2 JP2447681U JP2447681U JPS6221056Y2 JP S6221056 Y2 JPS6221056 Y2 JP S6221056Y2 JP 2447681 U JP2447681 U JP 2447681U JP 2447681 U JP2447681 U JP 2447681U JP S6221056 Y2 JPS6221056 Y2 JP S6221056Y2
Authority
JP
Japan
Prior art keywords
resistor
transistor
present
base
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP2447681U
Other languages
English (en)
Other versions
JPS57138415U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP2447681U priority Critical patent/JPS6221056Y2/ja
Publication of JPS57138415U publication Critical patent/JPS57138415U/ja
Application granted granted Critical
Publication of JPS6221056Y2 publication Critical patent/JPS6221056Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Description

【考案の詳細な説明】 本考案はミキシング機能を有するアイソレーシ
ヨン増幅器に関する。
従来、ミキシング機能を有し、かつアイソレー
シヨン効果を有するアイソレーシヨン増幅器は存
在しなかつた。
本考案は複数の入力信号をミキシングする機能
を有し、かつアイソレーシヨン効果を有するアイ
ソレーシヨン増幅器を提供することを目的とする
ものである。
以下、本考案を実施例により説明する。
第1図は本考案の第1の実施例の回路図であ
る。
電源+Bと信号源側アースAとの間に抵抗R1
とコンデンサC1とからなるデカツプリング回路
を接続し、抵抗R1とコンデンサC1との接続点に
エミツタ抵抗R5とR6とをそれぞれ各別に通して
トランジスタQ1,Q2のエミツタを接続し、トラ
ンジスタQ1,Q2のコレクタを共通に接続し、共
通に接続したトランジスタQ1,Q2のコレクタは
共通コレクタ抵抗R8を通して出力側アースBに
接続する。一方、第1の入力信号e1は結合コンデ
ンサC3を通してトランジスタQ1のベースと信号
源側アースとの間に印加し、第2の入力信号e2
結合コンデンサC2を通してトランジスタQ2のベ
ースと信号源側アースとの間に印加し、共通コレ
クタ抵抗R8の電圧を結合コンデンサC4を通して
負荷抵抗RLに取り出すように構成する。なお、
抵抗R6とR7とはトランジスタQ1のバイアス抵抗
であり、抵抗R2とR3とはトランジスタQ2のバイ
アス抵抗である。
以上の如く構成した本実施例の作用について説
明する。
まずアイソレーシヨン動作について説明する。
第2図は第1図に示した本実施例の回路の交流
動作回路であり、コンモンモードノイズeCMはデ
カツプリングコンデンサC1を通してトランジス
タQ1のベース、エミツタに印加され、トランジ
スタQ1の増幅作用により、共通コレクタ負荷抵
抗R8にはコンモンモードノイズeCMは現われな
い。トランジスタQ2側についても同様である。
これを式で表わせば次の如くになる。第3図は第
2図の等価回路である。抵抗Ro1と電流源io1はト
ランジスタQ1のhii1とhfi1であり、hiおよびhfは
出力短絡入力インピーダンスおよび出力短絡電流
増幅率であり、hr,hoは省略してある。また抵
抗Ro2と電流源io2はトランジスタQ2のhii2とhfi1
であり、hr,hoは省略してある。
第3図において出力側アースを基準に考えると
トランジスタQ1のベースの電位E1はE1=e1+eC
、トランジスタQ1のエミツタの電位EfはEf
f′+eCMとなる。ここでef′は抵抗R5の両端に
生ずる電圧降下である。トランジスタQ1のベー
スとエミツタとの間の電圧をeiとすれば、電圧
利得Av=−eo/eiであり、ei=E1−Efであるた
めei=e1−ef′となりコンモンモードノイズeCM
は除去される。
なお、帰還後の利得はAvf≒R8/R5で表わされ
る。
つぎにミキシング動作について説明する。
入力信号e1,e2はトランジスタQ1,Q2でそれ
ぞれ増幅され、共通コレクタ抵抗R8にはトラン
ジスタQ1のコレクタ電流とトランジスタQ2のコ
レクタ電流の両方が流れ、共通コレクタ抵抗R8
においてミキシングされる。
つぎに、本考案の第2の実施例について説明す
る。
第4図は本考案の第2の実施例の回路図であ
る。
本実施例はデカツプリング回路を2分して、そ
の一つは抵抗R1-1とコンデンサC1-1とからな
り、トランジスタQ2に電圧を供給し、他の一つ
は抵抗R1-2とコンデンサC1-2とからなりトラン
ジスタQ1に電圧を供給する。一方、入力電圧e1
は結合コンデンサC3を通してトランジスタQ3
増幅したうえトランジスタQ7に印加するように
構成する。なお抵抗R10,R11はトランジスタQ3
のバイアス抵抗であり、他の構成は第1図に示し
た回路と同一である。
本実施例においては、入力信号e1はトランジス
タQ3にて増幅されてトランジスタQ1に印加され
る点が前記本考案の第1の実施例の場合と異なる
のみでその作用は前記第1の実施例の場合と同様
であり、その詳細な説明は省略する。
つぎに本考案の第3の実施例について説明す
る。
第5図は本考案の第3の実施例の回路図であ
る。
本実施例は前記した本考案の第2の実施例の回
路にさらに入力信号e2をトランジスタQ4で増幅
のうえトランジスタQ2に印加するように構成す
る。そこで本実施例においては、入力信号e1およ
びe2はそれぞれトランジスタQ3およびQ4にて各
別に増幅された後、トランジスタQ1およびQ2
それぞれ各別に印加される点が前記した本考案の
第1の実施例と異なるのみで、その他作用は前記
第1の実施例の場合と同様であり、その詳細な説
明は省略する。
以上説明した本考案によれば、構成が簡単であ
るうえ、アイソレーシヨン効果が高く、入力信号
を減衰することなくミキシングすることができ
る。
また、アナログ用、デジタル用アイソレータに
利用することができる。
また増幅度を持つことができ、ライン出力イン
ピーダンスを適当に設定できて、ライン出力イン
ピーダンスを低く設定することによつて低雑音伝
送が可能となる。
また、振幅変調ノイズを含む外部誘導ノイズを
排除することができる。また回路系が安定してい
る。
【図面の簡単な説明】
第1図は本考案の第1の実施例の回路図、第2
図は本考案の第1の実施例の交流動作回路図、第
3図は本考案の第1の実施例の等価回路図、第4
図は本考案の第2の実施例の回路図、第5図は本
考案の第3の実施例の回路図、第6図は第3の実
施例の等価回路図。 R1,R1-1およびR1-2……デカツプリング回路
を構成する抵抗、C1,C1-1およびC1-2……デカ
ツプリング回路を構成する抵抗、Q1,Q2,Q3
よびQ4……トランジスタ、A……信号源側アー
ス、B……出力側アース。

Claims (1)

  1. 【実用新案登録請求の範囲】 エミツタが第1の抵抗と該第1の抵抗と直列接
    続した第2の抵抗を通して電源に接続し、前記第
    1の抵抗と第2の抵抗との接続点を第1のコンデ
    ンサを介して第1のアースポイントに接続し、ベ
    ースに直流バイアスを供給し、該ベースと第1の
    アースポイント間に第1の交流入力信号を印加し
    た第1のトランジスタと、 エミツタが第3の抵抗と該第3の抵抗と直列接
    続した第4の抵抗又は前記第2の抵抗を通して電
    源に接続し、前記第3の抵抗と第2又は第4の抵
    抗との接続点を第2のコンデンサ又は前記第1の
    コンデンサを介して前記第1のアースポイントに
    接続し、ベースに直流バイアスを供給し、該ベー
    スと第1のアースポイント間に第2の交流入力信
    号を印加した第2のトランジスタとを備え、 前記第1及び第2のトランジスタの各コレクタ
    を共通の負荷抵抗の一方の端子に接続し、該負荷
    抵抗の他方の端子を第2のアースポイントに接地
    するように構成したことを特徴とするアイソレー
    シヨン増幅器。
JP2447681U 1981-02-25 1981-02-25 Expired JPS6221056Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2447681U JPS6221056Y2 (ja) 1981-02-25 1981-02-25

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2447681U JPS6221056Y2 (ja) 1981-02-25 1981-02-25

Publications (2)

Publication Number Publication Date
JPS57138415U JPS57138415U (ja) 1982-08-30
JPS6221056Y2 true JPS6221056Y2 (ja) 1987-05-28

Family

ID=29822186

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2447681U Expired JPS6221056Y2 (ja) 1981-02-25 1981-02-25

Country Status (1)

Country Link
JP (1) JPS6221056Y2 (ja)

Also Published As

Publication number Publication date
JPS57138415U (ja) 1982-08-30

Similar Documents

Publication Publication Date Title
JPS6212691B2 (ja)
JPS6221056Y2 (ja)
JP2573666B2 (ja) 非平衡・平衡変換回路
JPS645370Y2 (ja)
JPS6347062Y2 (ja)
JPS62173864U (ja)
JPS6246329Y2 (ja)
JP2546057B2 (ja) 振幅検波回路
JPS6347063Y2 (ja)
JPH0246091Y2 (ja)
US3460049A (en) Single ended and differential stabilized amplifier
JPH073929B2 (ja) Am検波回路
JPH0376603B2 (ja)
JPS6336747Y2 (ja)
JPH0145766B2 (ja)
JPH0342741Y2 (ja)
JPS6122346Y2 (ja)
JPH0321064Y2 (ja)
JPS61164318A (ja) 可変減衰回路
JPS62117403A (ja) カレントミラ−回路
JPS63181017U (ja)
JPS6224972Y2 (ja)
JPS6134748Y2 (ja)
JPS6119535Y2 (ja)
JPH0413858Y2 (ja)