JPH0376603B2

JPH0376603B2 -

Info

Publication number: JPH0376603B2
Application number: JP59263316A
Authority: JP
Inventors: Tatsuo Tanaka
Original assignee: Tokyo Shibaura Electric Co Ltd
Current assignee: Toshiba Corp
Priority date: 1984-12-13
Filing date: 1984-12-13
Publication date: 1991-12-06
Also published as: JPS61140210A

Description

【発明の詳細な説明】〔発明の技術分野〕この発明は例えば増幅回路や可変フイルタ回路
等のアナログ回路に用いられ、任意の直流バイア
ス電圧に重畳された交流信号を取り出すことがで
きる信号処理回路に関する。

〔発明の技術的背景とその問題点〕

従来、アナログ信号処理回路の入力段には汎用
の演算増幅器を用いた増幅回路が多く用いられて
いる。この増幅回路では演算増幅器の非反転入力
端子に交流入力信号を供給し、出力端子から得ら
れる交流信号電圧を抵抗等でレベル制御して反転
入力端子に帰還している。

このような増幅回路では出力信号の無歪最大振
幅、すなわち、ダイナミツクレンジをできるだけ
大きくとるために、使用電源電圧の値や中点電位
の決定に注意が必要である。

例えば、従来のように汎用の演算増幅器を用い
て増幅回路を構成する場合には、電源電圧との兼
合いにより出力端子での無歪最大振幅が十分にと
れず、回路設計に制約を受けることが多い。特
に、低電圧、例えば1Vで動作させる場合にはト
ランジスタのベース、エミツタ間飽和電圧が非常
に小さな素子を使用する等の配慮が必要となる。
また、第９図に示すように、npn型トランジスタ
１１，１２からなる差動回路１３、トランジスタ
１１のベースにコンデンサ１４を介して接続され
た入力信号源１５、上記差動回路１３に動作電流
を供給する電流源１６、上記トランジスタ１１の
ベースにバイアス用抵抗１７を介して直流バイア
ス電圧を供給するバイアス電圧源１８、pnp型ト
ランジスタ１９および２０からなり上記差動回路
１３の負荷回路となる電流ミラー回路２１、この
電流ミラー回路２１の出力側にベースが接続さ
れ、コレクタが信号出力端子２２に接続された駆
動用のpnp型トランジスタ２３およびこのトラン
ジスタ２３の負荷となる電流源２４、上記出力端
子２２と上記トランジスタ１２のベースとの間に
接続される抵抗２５、上記信号出力端子２２に接
続された負荷抵抗２６等で構成されている増幅回
路の場合、無歪最大振幅はトランジスタの飽和電
圧を無視しても、電源電圧V_ccの値が1Vにされて
いるとき、理論的に波高値は第１０図の波形図に
示すように0.4V以上はとれない。この理由は、
差動回路１３のバイアス電圧源１８の電圧をトラ
ンジスタのベース、エミツタ間飽和電圧の一般的
な値である0.7Vよりも大きな値、例えば0.8V程
度の値に設定しなければならず、電源電圧V_ccの
半分の値にできないからである。

〔発明の目的〕

この発明は上記のような事情を考慮してなされ
たものであり、その目的は低電圧でも十分に動作
が可能であり、しかも無歪最大振幅が十分に大き
くとれる信号処理回路を提供することにある。

〔発明の概要〕

上記目的を達成するためにこの発明の信号処理
回路にあつては、第１極性の第１および第２のト
ランジスタのエミツタを共通に接続し第１および
第２のトランジスタのいずれか一方のベースに入
力信号を供給して第１の差動回路を構成し、上記
第１の差動回路のエミツタ共通接続点に基準電流
源を接続し、第２極性の第３および第４のトラン
ジスタからなる第１の電流ミラー回路の入力側を
上記第１のトランジスタのコレクタに接続し、第
２極性の第５および第６のトランジスタからなる
第２の電流ミラー回路の入力側を上記第２のトラ
ンジスタのコレクタに接続し、第１極性の第７の
トランジスタのエミツタを基準電圧印加点に接続
し、コレクタを上記第２の電流ミラー回路の出力
側に接続し、第１極性の第８のトランジスタのエ
ミツタを基準電圧印加点に、コレクタを上記第１
の電流ミラー回路の出力側に、ベースを上記第７
のトランジスタのベースにそれぞれ接続し、上記
第７、第８のトランジスタのベース共通接続点と
上記第７のトランジスタのコレクタとの間に第１
の抵抗を接続し、上記第７、第８のトランジスタ
のベース共通接続点と上記第８のトランジスタの
コレクタとの間に上記第１の抵抗と等価な値の第
２の抵抗を接続し、第１極性の第９のトランジス
タのベースを上記第８のトランジスタのコレクタ
に接続し、第１極性の第10のトランジスタのベー
スを上記第７のトランジスタのコレクタに接続
し、第９および第10のトランジスタのエミツタを
共通接続して第２の差動回路を構成し、第２極性
の第11および第12のトランジスタからなる第３の
電流ミラー回路の入力側を上記第９のトランジス
タのコレクタに、出力側を上記第10のトランジス
タのコレクタに接続し、上記第10のトランジスタ
のコレクタと上記第３の電流ミラー回路の出力側
との接続点を上記第２のトランジスタのベースに
接続し、第１極性の第13のトランジスタのベース
を上記第７のトランジスタのコレクタに接続し、
第１極性の第14のトランジスタのベースを上記第
８のトランジスタのコレクタに、エミツタを上記
第13のトランジスタのエミツタにそれぞれ接続し
て第３の差動回路を構成し、第２極性の第15およ
び第16のトランジスタからなる第４の電流ミラー
回路の入力側および出力側を上記第13および第14
のトランジスタのコレクタにそれぞれ接続し、上
記第４の電流ミラー回路の出力側と上記第13また
は第14のトランジスタのコレクタとの接続点に信
号出力端子を設け、上記信号出力端子と任意の直
流バイアス電圧が印加されるバイアス端子との間
に負荷回路を接続するようにしている。

次にこの発明の実施例を説明するに先立ち、以
下に述べる各実施例の理解を容易にするために、
この発明の基本的構成について第１図を参照して
説明しておく。第１図の基本回路において、３
１，３２は第１、第２の信号入力端子である。上
記第１の信号入力端子３１はnpn型のトランジス
タ３３のベースに接続されており、第２の信号入
力端子３２はnpn型のトランジスタ３４のベース
に接続されている。上記両トランジスタ３３，３
４のエミツタは共通に接続されており、この両ト
ランジスタ３３，３４は第１の差動回路３５を構
成している。そしてこの差動回路３５のトランジ
スタ３３，３４のエミツタ共通接続点とアース電
位GND（OV）印加点との間には電流源３６が接
続されている。また、上記トランジスタ３３のベ
ースとアース電位印加点にはバイアス用抵抗３７
とバイアス電圧源３８が直列に挿入されている。

正極性の電源電圧V_cc印加点にはpnp型のトラ
ンジスタ３９，４０の各エミツタが接続されてい
る。上記両トランジスタ３９，４０のベースは共
通に接続されかつトランジスタ３９のベース、コ
レクタ間が接続されており、両トランジスタ３
９，４０は第１の電流ミラー回路４１を構成して
いる。そして上記電流ミラー回路４１の入力側で
あるトランジスタ３９のコレクタには上記トラン
ジスタ３３のコレクタが接続されている。

正極性の電源電圧V_cc印加点にはnpn型のトラ
ンジスタ４２，４３の各エミツタが接続されてい
る。上記両トランジスタ４２，４３のベースは共
通に接続されかつトランジスタ４２のベース、コ
レクタ間に接続されており、両トランジスタ４
２，４３は第２の電流ミラー回路４４を構成して
いる。そして上記電流ミラー回路４４の入力側で
あるトランジスタ４２のコレクタには上記トラン
ジスタ３４のコレクタが接続されている。

上記第２の電流ミラー回路４４の出力側である
トランジスタ４３のコレクタにはnpn型のトラン
ジスタ４５のコレクタが接続され、かつ上記第１
の電流ミラー回路４１の出力側であるトランジス
タ４０のコレクタにはnpn型のトランジスタ４６
のコレクタが接続されている。上記両トランジス
タ４５，４６の各エミツタはアース電位印加点に
接続されており、各ベースは共通に接続されてい
る。そしてこのベース共通接続点４７と一方のト
ランジスタ４５のコレクタとの間には抵抗４８が
接続され、ベース共通接続点４７と他方のトラン
ジスタ４６のコレクタとの間には上記抵抗４８と
等価な値の抵抗４９が接続されている。これらト
ランジスタ４５，４６および抵抗４８，４９は上
記両電流ミラー回路４４，４１の出力電流の差に
応じた電位差をトランジスタ４５，４６のコレク
タ間に発生する信号電流／電圧変換回路５０を構
成している。

エミツタがアース電位印加点に接続されている
２個のnpn型のトランジスタ５１，５２は第２の
差動回路５３を構成しており、一方のトランジス
タ５１のベースは上記トランジスタ４６のコレク
タに、他方のトランジスタ５２のベースは上記ト
ランジスタ４５のコレクタにそれぞれ接続されて
おり、この差動回路５３は上記信号電流／電圧変
換回路５０で発生される電位差を再び電流に変換
する。

正極性の電源電圧V_cc印加点にはpnp型のトラ
ンジスタ５４，５５の各エミツタが接続されてい
る。上記両トランジスタ５４，５５のベースは共
通に接続されかつトランジスタ５４のベース、コ
レクタ間が接続されており、両トランジスタ５
４，５５は第３の電流ミラー回路５６を構成して
いる。そして上記電流ミラー回路５６の入力側で
あるトランジスタ５４のコレクタには上記第２の
差動回路５３のトランジスタ５１のコレクタが接
続され、出力側であるトランジスタ５５のコレク
タには上記トランジスタ５２のコレクタが接続さ
れている。また、上記トランジスタ５５と５２の
コレクタ共通接続点５７と前記トランジスタ３４
のベースとの間には、抵抗値が０Ω以上の抵抗５
８が挿入されている。

エミツタがアース電位印加点に接続されている
２個のnpn型のトランジスタ６１，６２は第３の
差動回路６３を構成しており、一方のトランジス
タ６１のベースは上記トランジスタ４５のコレク
タに、他方のトランジスタ６２のベースは上記ト
ランジスタ４６のコレクタにそれぞれ接続されて
いる。さらにこの差動回路６３と正極性の電源電
圧V_cc印加点との間には２個のpnp型のトランジ
スタからなる第４の電流ミラー回路４６が挿入さ
れており、この電流ミラー回路６４の出力側と上
記第３の差動回路６３のトランジスタ６１もしく
はトランジスタ６２のコレクタとの接続点には信
号出力端子６５が設けられる。

上記信号出力端子６５には負荷回路６６の一端
が接続されており、この負荷回路６６の他端は直
流バイアス電圧源６７の電圧が印加されている端
子６８に接続されている。

このような構成の回路は、第１、第２の信号入
力端子３１，３２への入力信号の加え方および第
４の電流ミラー回路６４から出力を取り出す構成
等を適宜替えることにより、例えば増幅回路や可
変フイルタ回路等に用いられる反転増幅回路およ
び非反転増幅回路を構成するものである。

〔発明の実施例〕

以下、図面を参照してこの発明の実施例を説明
する。

第２図の実施例回路は上記第１図の基本回路に
おいて、第１の信号入力端子３１に信号電圧を供
給し、第２の信号入力端子３２とアース電位印加
点との間には負荷回路を接続し、かつ前記第３の
差動回路および第４の電流ミラー回路をそれぞれ
２回路分設けて反転および非反転出力信号を得る
増幅回路を構成するようにしたものである。すな
わち、第１の信号入力端子３１には入力カツプリ
ングコンデンサ７１を介して入力信号電圧源７２
の電圧が供給され、第２の信号入力端子３２とア
ース電位印加点との間には直列接続された抵抗７
３およびコンデンサ７４からなる負荷回路７５が
接続されている。

一方の第３の差動回路６３₁のトランジスタ６
１のベースは前記信号電流／電圧変換回路５０の
トランジスタ４５のコレクタに接続され、トラン
ジスタ６２のベースはトランジスタ４６のコレク
タに接続されている。他方の第３の差動回路６３
_２のトランジスタ６１のベースは前記信号電流／
電圧変換回路５０のトランジスタ４６のコレクタ
に接続され、トランジスタ６２のベースはトラン
ジスタ４５のコレクタに接続されている。さら
に、一方および他方の第４の電流ミラー回路６４
_１，６４₂はベースが共通接続され、一方のベー
ス、コレクタ間が接続されているそれぞれ２個の
pnp型のトランジスタ７６と７７で構成され、一
方の第４の電流ミラー回路６４₁の入力側である
トランジスタ７６のコレクタは上記一方の第３の
差動回路６３₁のトランジスタ６１のコレクタに、
出力側であるトランジスタ７７のコレクタは上記
一方の第３の差動回路６３₁のトランジスタ６２
のコレクタにそれぞれ接続され、他方の第４の電
流ミラー回路６４₂の入力側であるトランジスタ
７６のコレクタは上記一方の第３の差動回路６３
_２のトランジスタ６１のコレクタに、出力側であ
るトランジスタ７７のコレクタは上記一方の第３
の差動回路６３₂のトランジスタ６２のコレクタ
にそれぞれ接続されている。

また、上記一方の第４の電流ミラー回路６４₁
の出力側トランジスタ７７のコレクタと上記一方
の第３の差動回路６３₁のトランジスタ６２のコ
レクタとの接続点には第１の信号出力端子６５₁
が設けられ、上記他方の第４の電流ミラー回路６
４₂の出力側トランジスタ７７のコレクタと上記
他方の第３の差動回路６３₂のトランジスタ６２
のコレクタとの接続点には第２の信号出力端子６
５₂が設けられている。そして上記第１の信号出
力端子６５₁と前記端子６８との間には負荷抵抗
６６₁が接続され、上記第２の信号出力端子６５₂
と前記端子６８との間には負荷抵抗６６₂が接続
されている。

またこの実施例回路では、上記第１ないし第４
の各電流ミラー回路４１，４４，５６，６４₁，
６４₂を構成するトランジスタのエミツタは、電
源電圧V_cc印加点に直接に接続される代わりにそ
れぞれ200Ωの値の抵抗を介してV_cc印加点に接続
されている。

なお、この実施例回路において前記バイアス電
圧源３８の電圧V_B1は例えば0.8Vに、電流源３６
の値I₀は200μAに、抵抗４８，４９の値R_A，R_Bは
それぞれ10kΩに、抵抗５８の値R_NFは1kΩに、
負荷抵抗６６₁の値R_L1は10kΩに、負荷抵抗６６₂
の値R_L2は5kΩに、直流バイアス電圧源６７の電
圧V_B2は電源電圧V_ccの半分の0.5Vにそれぞれ設
定されており、前記負荷回路７５の抵抗７３の値
R_Fは、5kΩに、コンデンサ７４の値は10μFにそ
れぞれ設定されている。さらに上記第２の差動回
路５３のトランジスタ５１，５２それぞれのエミ
ツタ面積は、信号電流／電圧変換回路５０のトラ
ンジスタ４５，４６それぞれのエミツタ面積のｍ
倍にされており、上記各第４の差動回路６３のト
ランジスタ６１，６２それぞれのエミツタ面積
は、第２の差動回路５３のトランジスタ５１，５
２それぞれのエミツタ面積のｎ倍にされている。
なお、上記一方の第３の差動回路６３₁のトラン
ジスタにおけるｎの値は４に設定されており、他
方の第３の差動回路６３₂のトランジスタにおけ
るｎの値は２に設定されている。

このような構成において、いま仮に抵抗５８の
値R_NFが無限大であり、トランジスタ３４のベー
スを交流的に接地した場合を考える。この場合、
第３の差動回路６３および第４の電流ミラー回路
６４を除いた回路の等価回路は第３図のようにな
る。そこでこの等価回路におけるオープンループ
ゲインを求めてみる。なお、電流ミラー回路５６
の出力側には負荷抵抗R_Lが接続されているとす
る。いま、信号入力端子３１にv_ioなる信号電圧
を供給した場合、第１の差動回路３５に図示のよ
うな交流信号電流ｉが流れたとする。このときの
トランジスタ３３，３４の各コレクタ電流I_c33，
I_c34は電流源３６の値をI₀とすればそれぞれ次式
で与えられる。

また、第１の電流ミラー回路４１により上記ト
ランジスタ３３のコレクタ電流と等価な値の電流
がトランジスタ４０に流され、第２の電流ミラー
回路４４により上記トランジスタ３４のコレクタ
電流と等価な値の電流がトランジスタ４３に流さ
れるので、このときのトランジスタ４０，４３の
各コレクタ電流I_c40，I_c43はそれぞれ次式で与えら
れる。

ここで抵抗４８，４９は等価な値にされてお
り、信号電流／電圧変換回路５０は左右対称にさ
れている。対称回路の性質により、トランジスタ
４５と４６のベース接続点４７は交流的に接地さ
れていると考えることができる。つまり、トラン
ジスタ４５と４６のコレクタ相互間に発生する信
号電圧差v_idは、抵抗４８，４９の値をR_A，R_Bと
すると次式となる。ただし、トランジスタ５１，
５２の入力インピーダンスは十分に大きいものと
して無視した。

v_id＝ｉ（R_A＋R_B）＝2i・R_A …３また、トランジスタ５１，５２のエミツタ面積
はトランジスタ４５，４６のｍ倍にされており、
第３図に示すように交流信号電流変化としてi′が
流れたとすると、トランジスタ５１，５２の各コ
レクタ電流I_c51，I_c52はそれぞれ次式で与えられ
る。

つまり、第３の電流ミラー回路５６により、負
荷抵抗R_Lに対しては2i′なる信号電流が流れるこ
とになる。このとき、負荷抵抗R_Lに発生する交
流出力電圧v_putは次式のようになる。

v_put＝2i′・R_L …５他方、トランジスタ５１，５２を流れる直流電
流成分はｍ・I₀／２であることにより、これらトランジスタ５１，５２の小信号に対する各エミツタ
抵抗r_e51，r_e52は次式で与えられる。ただしV_Tは
トランジスタの温度電圧であり、25℃では約
26mV程度の値である。

r_e51＝r_e52＝V_T／mI₀／２＝2V_T／mI₀ …６ところで、第２の差動回路５３のトランジスタ
５１，５２のベース間には上記３式で表わされて
いる電位差が印加されていることにより、次式も
満足する。

v_id＝2r_e51・i′ …７また、上記３式および７式より次の８式が求め
られる。

i′＝２・R_A／2r_e51・ｉ＝R_A／r_e51・ｉ …８つまり、上記５式は次の９式のようになる。

v_put＝2R_A／r_e51・ｉ・R_L …９また、トランジスタ３３，３４に流れる直流電
流成分はI₀／２であることにより、これらトランジスタ３３，３４の各小信号エミツタ抵抗r_e33，
r_e34は次式で与えられる。

r_e33＝r_e34＝ＶＴ／I₀／２＝2V_T／I₀ …10 つまり、入力信号電圧v_ioは次式であたえられ
る。

v_io＝２・r_e33・ｉ …11 上記９式および11式より、第２図回路のオープ
ンループゲインG_vpは次式のようになる。

G_VO＝v_put／v_io＝2R_A／re₅₁・ｉ・R_L／2r_e33・ｉ＝R_A・
R_L／r_e33・r_e51…12 一方、r_e33およびr_e51をI₀の関数で表わすと、６
式おび10式により上記12式は次の13式となる。

G_VO＝mI₀ ²・R_A・R_L／4V_T ² …13 ここで第２図回路において、ｍ＝１、I₀＝
200μ、R_L＝R_NF＝1kΩ、R_A＝10kΩであるので、
上記13式にこれらの値を代入して概算してみると
次式のようになる。

G_VO＝１×（0.2×10^-3）²×10×10³×10³／４×（26
×10^-3）² ≒148＝43.4 （dB） …14 以上のように、第３の差動回路６３および第４
の電流ミラー回路６４を除いた第２図回路の、ｍ
＝１の場合のオープンループゲインは14式で表わ
される如く十分に大きい。このため、差動入力用
トランジスタを持つ非反転増幅回路の性質によ
り、トランジスタ３４のベース信号電圧はトラン
ジスタ３３のベースの信号電圧と概略一致する。
つまり、トランジスタ３４のベース、すなわち信
号入力端子３２に接続された負荷回路７５に流れ
る信号電流をi₀とすると、入力信号電圧v_ioと抵抗
７３（値がR_Fにされている）との関係は次式と
なる。

v_io＝i₀・R_F …15 上記15式で示された信号電流i₀は第２図に示す
ように、トランジスタ５５あるいは５２のコレク
タ電流の変化成分である。このため、第２の差動
回路５３のトランジスタ５１，５２に流れるコレ
クタ電流は第３の電流ミラー回路５６により次式
のようになる。

また、一方の第３の差動回路６３₁のトランジ
スタ６１，６２のエミツタ面積は第２の差動回路
５３のトランジスタ５１，５２のそれの４倍に設
定されているので、トランジスタ６１，６２の各
コレクタ電流I_c611，I_c621の値は次式で与えられ
る。

つまり、第１の信号出力端子６５₁接続されて
いる負荷抵抗６６₁には第２図に示すように−4_ip
なる信号電流が流れることになり、このときの出
力電圧v_put1は次式で与えられる。

v_put1＝−4_i0・R_L1 …18 上記15式および18式により、v_put1＝−４v_io／R_F・ R_L1，R_F＝R_L1＝5kΩであり、従つて、 v_put1／v_io＝４ …19 となる。すなわち、第１の信号出力端子６５₁に
は入力信号の４倍の電圧が逆相で現われることに
なり、この第１の信号出力端子６５₁は反転出力
端子となる。

さらに、他方の第３の差動回路６３₂のトラン
ジスタ６１，６２のエミツタ面積は第２の差動回
路５３のトランジスタ５１，５２のそれの２倍に
設定されているので、トランジスタ６１，６２の
各コレクタ電流I_c612，I_c622の値は次式で与えられ
る。

つまり、第２の信号出力端子６５₂接続されて
いる負荷抵抗６６₂には第２図に示すように2_i0な
る信号電流が流れることにより、このときの出力
電圧v_put2は次式で与えられる。

v_put2＝２・i₀・R_L2 …21 上記15式および21式により、 v_put2＝２v_io／R_FR_L2，R_F＝R_L2／２＝5kΩであり、従つて、 v_put2／v_io＝４ …22 となる。すなわち、第２の信号出力端子６５₂に
は入力信号の４倍の電圧が同相で現われることに
なり、この第２の信号出力端子６５₂は非反転出
力端子となる。

ところで、直流バイアス電圧源６７の電圧V_B2
を電源電圧V_ccの半分の0.5Vにとつているので、
この実施例回路ではトランジスタの飽和電圧を無
視すると、第４図の波形図に示すように、電源電
圧V_ccの範囲まで無歪最大出力振幅をとることが
できる。

第５図は上記第２図の実施例回路において反転
出力もしくは非反転出力信号のいずれか一方を得
る場合の構成を示す、上記実施例回路の変形例の
回路図である。

第６図の実施例回路は上記第１図の基本回路に
おいて、第２の信号入力端子３２に抵抗８１、入
力カツプリングコンデンサ８２を介して入力信号
電圧源の８３の電圧を供給し、第１の信号入力端
子３１とアース電位印加点との間には電圧源３８
を挿入し、かつ前記第３の差動回路および第４の
電流ミラー回路をそれぞれ２回路分設けて反転お
よび非反転出力信号を得る増幅回路を構成するよ
うにしたものである。

一方の第３の差動回路６３₁のトランジスタ６
１のベースは前記信号電流／電圧変換回路５０の
トランジスタ４５のコレクタに接続され、トラン
ジスタ６２のベースはトランジスタ４６のコレク
タに接続されている。他方の第３の差動回路６３
_２のトランジスタ６１のベースは前記信号電流／
電圧変換回路５０のトランジスタ４６のコレクタ
に接続され、トランジスタ６２のベースはトラン
ジスタ４５のコレクタに接続されている。さら
に、一方および他方の第４の電流ミラー回路６４
_１，６４₂はベースが共通接続され、一方のベー
ス、コレクタ間が接続されているそれぞれ２個の
pnp型のトランジスタ７６と７７で構成され、一
方の第４の電流ミラー回路６４₁の入力側である
トランジスタ７６のコレクタは上記一方の第３の
差動回路６３₂のトランジスタ６１のコレクタに、
出力側であるトランジスタ７７のコレクタは上記
一方の第３の差動回路６３₂のトランジスタ６２
のコレクタにそれぞれ接続され、他方の第４の電
流ミラー回路６４₂の入力側であるトランジスタ
７６のコレクタは上記一方の第３の差動回路６３
_２のトランジスタ６１のコレクタに、出力側であ
るトランジスタ７７のコレクタは上記一方の第３
の差動回路６３₂のトランジスタ６２のコレクタ
にそれぞれ接続されている。なお、上記一方の第
３の差動回路６３₁のトランジスタにおけるｎの
値は４に設定されており、他方の第３の差動回路
６３₂のトランジスタにおけるｎの値は２に設定
されている。

また、上記一方の第４の電流ミラー回路６４₁
の出力側トランジスタ７７のコレクタと上記一方
の第３の差動回路６３₁のトランジスタ６２のコ
レクタとの接続点には第１の信号出力端子６５₁
が設けられ、上記他方の第４の電流ミラー回路６
４₂の出力側トランジスタ７７のコレクタと上記
他方の第３の差動回路６３₂のトランジスタ６２
のコレクタとの接続点には第２の信号出力端子６
５₂が設けられている。そして上記第１の信号出
力端子６５₁と上記電圧源３８の正極側端子との
間には負荷抵抗６６₁が接続され、上記第２の信
号出力端子６５₂と電圧源３８の正極側端子との
間には負荷抵抗６６₂が接続されている。

またこの実施例回路の場合にも、上記第１ない
し第４の各電流ミラー回路４１，４４，５６，６
４₁，６４₂を構成するトランジスタのエミツタ
は、電源電圧V_cc印加点に直接に接続される代わ
りにそれぞれ200Ωの値の抵抗を介してV_cc印加点
に接続されている。

さらにこの実施例回路では電源電圧V_ccの値は
1.5Vにされており、バイアス電圧源３８の値は
この半分の0.75Vにされている。

この実施例回路において、第２の信号入力端子
３２からみたトランジスタ３４のベースの入力イ
ンピーダンスZ₀を求めてみる。いま、第６図回路
から第３の差動回路６３および第４の電流ミラー
回路６４を除いた回路の等価回路は第７図のよう
に表わされる。つまりこの場合の入力インピーダ
ンスZ₀を求めてみる。いま、第２の信号入力端子
３２に信号電圧変化量ΔVを印加した場合に第１
の差動回路３５のトランジスタ３３，３４には図
示のようにΔiの信号電流が流れたとする。この
ときこの両トランジスタ３３，３４の各コレクタ
電流I_c33，I_c34はそれぞれ次式で与えられる。

ここで前記１式および上記23式から次の関係が
求められる。

Δi＝−ｉ …24 ここで抵抗４８の値R_Aと抵抗４９の値R_Bとは
等しいので、次の関係が成立する。

Δv_id＝v_id …25 ここで抵抗５８つまり第２の信号入力端子３２
に流れる信号電流2Δi′の値は上記８式および24式
から次のようになる。

2Δi′＝−2i′＝−２・R_A／r_e51 …26 一方、ΔVとトランジスタ３３の小信号時にお
けるエミツタ抵抗R_e33との関係は、前記11式と同
様に次のように示される。

Δv＝2r_e33・Δi …27 従つて、第２の信号入力端子３２における入力
インピーダンスZ₀は、上記27式および26式より次
のようになる。ただし、r_e33，r_e51はそれぞれ前
記10式、６式で与えられている値である。

Z₀＝Δv／2Δi′＝2r_e33・Δi／2R_A／re₅₁・Δi＝r_e33
・r_e51／R_A…28 ここで第７図の回路においてｍ＝１とすると、
R_A＝10kΩ、I₀＝200μAにされているので、次の
式が成立する。

r_e33＝r_e51＝2V_T／I₀＝260（Ω …29 つまり、上記28式より、端子32からみた入力イ
ンピーダンスZ₀は、 Z₀≒（0.26）²／10×10³＝6.8（Ω） …30 となり、非常に小さな値となる。

すなわち、第６図回路のように信号入力端子３
２に抵抗８１を接続してv_ioなる信号電圧を供給
した場合は、第６図回路中に図示する如く次式で
与えられるi_ioなる信号電流が流れることになる。
ただしR_INは抵抗８１の値である。

i_io＝v_io／R_IN＋Z₀≒v_io／R_IN …31 ところで、第２の差動回路５３のトランジスタ
５１，５２に流れるコレクタ電流の値I_c51・I_c52は
第３の電流ミラー回路５６により次式で与えられ
る。

ここで前記実施例で求めた方法と同様の方法で
求めると、第１の信号出力端子６５₁に流れる交
流信号電流成分は４ i_ioであり、値がR_L1の負荷
抵抗６６₁を接続することにより、この出力端子
６５で得られる出力電圧v_put1は次式で与えられ
る。

v_put1＝４ i_io・R_L1 …33 上記31式と33式およびR_IN＝2R_L1の関係をまと
めると次の34式が求められる。

すなわち、第１の信号出力端子６５₁には入力
信号電圧の２倍の同相の電圧が現われることにな
り、この端子６５₁は非反転出力端子となる。

さらに、第２の信号出力端子６５₂に流れる交
流信号電流成分は、この端子６５₂に負荷抵抗６
６₂を接続することにより−2i_ioとなるので、この
端子における出力電圧v_put2は次式のようになる。

v_put2＝−2i_io・R_L2 …35 上記31式と35式およびR_IN＝R_L2の関係をまとめ
ると次の36式が求められる。

すなわち、第２の信号出力端子６５₂には入力
信号電圧の２倍の逆相の電圧が現われることにな
り、この端子６５₂は反転出力端子となる。

第８図は上記第６図の実施例回路において反転
出力もしくは非反転出力信号のいずれか一方を得
る場合の構成を示す、上記実施例回路の変形例の
回路図である。なお、この第８図において、８４
は前記抵抗８１およびコンデンサ８２からなる入
力負荷回路である。また、この変形例回路では負
荷抵抗６６の一端は電圧源３８とは異なる電圧源
６７に接続されているが、これは第６図の実施例
回路のように電圧源３８をトランジスタ３３とと
もに共有するようにしてもよい。

この実施例回路でもバイアス電圧源３８の値
V_B1は1.5Vにされている電源電圧V_ccの半分の
0.75Vにされているので、第１、第２の信号出力
端子６５₁，６５₂に得られる出力信号電圧の無歪
最大出力振幅は電源電圧の範囲までとることがで
きる。

また、上記各実施例回路では信号電流／電圧変
換回路５０に供給される電流はトランジスタ３
３，３４のコレクタ電流を減算することにより得
られるので、直流成分は互いに相殺され、この結
果DCオフセツトを少なくすることができる。

なお、この発明は上記実施例に限定されるもの
でなく種々の変形が可能であることはいうまでも
ない。例えば上記各実施例回路では信号電圧／電
流変換回路５０のトランジスタ４５，４６の各エ
ミツタ、第２の差動回路５３のトランジスタ５
１，５２の各エミツタ、第３の差動回路６３のト
ランジスタ６１，６２の各エミツタをそれぞれア
ース電位印加点に直接に接続する場合について説
明したが、これは抵抗を介して接続するようにし
てもよい。

〔発明の効果〕

以上説明したようにこの発明によれば、低電圧
でも十分に動作が可能であり、しかも無歪最大振
幅が十分に大きくとれる信号処理回路が提供でき
る。

【図面の簡単な説明】

第１図はこの発明に係る信号処理回路の基本的
構成を示す回路図、第２図はこの発明の一実施例
に係る信号処理回路の回路図、第３図は上記実施
例回路の等価回路図、第４図は上記第２図の実施
例回路の波形図、第５図は上記第２図の実施例回
路の変形例の回路図、第６図はこの発明の他の実
施例に係る信号処理回路の回路図、第７図は上記
第６図の実施例回路の等価回路図、第８図は上記
第６図の実施例回路の変形例の回路図、第９図は
従来の増幅回路の回路図、第１０図は上記第９図
回路の波形図である。３１，３２……信号入力端子、３３，３４，４
５，４６，５１，５２，６１，６２……npn型の
トランジスタ、３５……第１の差動回路、３６…
…電流源、３９，４０，４２，４３，５４，５
５，７６，７７……pnp型のトランジスタ、４１
……第１の電流ミラー回路、４４……第２の電流
ミラー回路、４８，４９……抵抗、５０……信号
電圧／電流変換回路、５３……第２の差動回路、
５６……第３の電流ミラー回路、６３……第３の
差動回路、６４……第４の電流ミラー回路、６５
……信号出力端子、６６……負荷回路、６７……
直流バイアス電圧源、６８……端子。

Claims

【特許請求の範囲】１エミツタが共通に接続されいずれか一方のベ
ースに入力信号が供給される第１極性の第１およ
び第２のトランジスタからなる第１の差動回路
と、上記第１の差動回路のエミツタ共通接続点と基
準電圧印加点との間に接続された基準電流源と、第２極性の第３および第４のトランジスタから
なり入力側が上記第１のトランジスタのコレクタ
に接続された第１の電流ミラー回路と、第２極性の第５および第６のトランジスタから
なり入力側が上記第２のトランジスタのコレクタ
に接続された第２の電流ミラー回路と、コレクタが上記第２の電流ミラー回路の出力側
に接続されエミツタが基準電圧印加点に結合され
た第１極性の第７のトランジスタと、コレクタが上記第１の電流ミラー回路の出力側
に接続されエミツタが基準電圧印加点に結合さ
れ、かつベースが上記第７のトランジスタのベー
スに接続された第１極性の第８のトランジスタ
と、上記第７、第８のトランジスタのベース共通接
続点と上記第７のトランジスタのコレクタとの間
に接続された第１の抵抗と、上記第７、第８のトランジスタのベース共通接
続点と上記第８のトランジスタのコレクタとの間
に接続され上記第１の抵抗と等価な値の第２の抵
抗と、ベースが上記第８のトランジスタのコレクタに
接続された第１極性の第９のトランジスタおよび
ベースが上記第７のトランジスタのコレクタに接
続され、エミツタが上記第９のトランジスタのエ
ミツタと接続された第１極性の第10のトランジス
タからなる第２の差動回路と、第２極性の第11および第12のトランジスタから
なり入力側が上記第９のトランジスタのコレクタ
に接続され、出力側が上記第10のトランジスタの
コレクタに接続された第３の電流ミラー回路と、上記第10のトランジスタのコレクタと上記第３
の電流ミラー回路の出力側との接続点を上記第２
のトランジスタのベースに結合する手段と、ベースが上記第７のトランジスタのコレクタに
接続された第１極性の第13のトランジスタおよび
ベースが上記第８のトランジスタのコレクタに接
続され、エミツタが上記第13のトランジスタのエ
ミツタに接続された第１極性の第14のトランジス
タからなる第３の差動回路と、第２極性の第15および第16のトランジスタから
なり入力側および出力側が上記第13および第14の
トランジスタのコレクタにそれぞれ接続された第
４の電流ミラー回路と、上記第４の電流ミラー回路の出力側と上記第13
または第14のトランジスタのコレクタとの接続点
に設けられた信号出力端子と、任意の直流バイアス電圧が印加されるバイアス
端子と、上記信号出力端子と上記バイアス端子との間に
接続された負荷回路とを具備したことを特徴とする信号処理回路。２エミツタが共通に接続されいずれか一方のベ
ースに入力信号が供給される第１極性の第１およ
び第２のトランジスタからなる第１の差動回路
と、上記第１の差動回路のエミツタ共通接続点と基
準電圧印加点との間に接続された基準電流源と、第２極性の第３および第４のトランジスタから
なり入力側が上記第１のトランジスタのコレクタ
に接続された第１の電流ミラー回路と、第２極性の第５および第６のトランジスタから
なり入力側が上記第２のトランジスタのコレクタ
に接続された第２の電流ミラー回路と、コレクタが上記第２の電流ミラー回路の出力側
に接続されエミツタが基準電圧印加点に結合され
た第１極性の第７のトランジスタと、コレクタが上記第１の電流ミラー回路の出力側
に接続されエミツタが基準電圧印加点に結合さ
れ、かつベースが上記第７のトランジスタのベー
スに接続された第１極性の第８のトランジスタ
と、上記第７、第８のトランジスタのベース共通接
続点と上記第７のトランジスタのコレクタとの間
に接続された第１の抵抗と、上記第７、第８のトランジスタのベース共通接
続点と上記第８のトランジスタのコレクタとの間
に接続され上記第１の抵抗と等価な値の第２の抵
抗と、ベースが上記第８のトランジスタのコレクタに
接続された第１極性の第９のトランジスタおよび
ベースが上記第７のトランジスタのコレクタに接
続され、エミツタが上記第９のトランジスタのエ
ミツタと接続された第１極性の第10のトランジス
タからなる第２の差動回路と、第２極性の第11および第12のトランジスタから
なり入力側が上記第９のトランジスタのコレクタ
に接続され、出力側が上記第10のトランジスタの
コレクタに接続された第３の電流ミラー回路と、上記第10のトランジスタのコレクタと上記第３
の電流ミラー回路の出力側との接続点を上記第２
のトランジスタのベースに結合する手段と、ベースが上記第７のトランジスタのコレクタに
接続された第１極性の第13のトランジスタおよび
ベースが上記第８のトランジスタのコレクタに接
続され、エミツタが上記第13のトランジスタのエ
ミツタに接続された第１極性の第14のトランジス
タからなる第３の差動回路と、第２極性の第15および第16のトランジスタから
なり入力側および出力側が上記第13および第14の
トランジスタのコレクタにそれぞれ接続された第
４の電流ミラー回路と、上記第４の電流ミラー回路の出力側と上記第14
のトランジスタのコレクタとの接続点に設けられ
た第１の信号出力端子と、ベースが上記第８のトランジスタのコレクタに
接続された第１極性の第17のトランジスタおよび
ベースが上記第７のトランジスタのコレクタに接
続され、エミツタが上記第17のトランジスタのエ
ミツタに接続された第１極性の第18のトランジス
タからなる第４の差動回路と、第２極性の第19および第20のトランジスタから
なり入力側および出力側が上記第17および第18の
トランジスタのコレクタにそれぞれ接続された第
５の電流ミラー回路と、上記第５の電流ミラー回路の出力側と上記第18
のトランジスタのコレクタとの接続点に設けられ
た第２の信号出力端子と、任意の直流バイアス電圧が印加されるバイアス
端子と、上記第１の信号出力端子と上記バイアス端子と
の間に接続された第１の負荷回路と、上記第２の信号出力端子と上記バイアス端子と
の間に接続された第２の負荷回路とを具備したことを特徴とする信号処理回路。