JPH05206758A - 差動入力部および１電源を備え、周波数補償用キャパシタンスを有する計測用集積増幅器 - Google Patents

Abstract

(57)【要約】 【目的】 外部の補償用キャパシタンスを用いずに小容
量のキャパシタンスでもって周波数の補償を行え、これ
により、該増幅器と同一のチップに容易に集積化出来
る、計測用増幅器を提供する。 【構成】 増幅器（Ａ）は、周波数補償用キャパシタン
ス（Ｃ２，Ｃ１）のそれぞれに結合される第１，第２の
帰還増幅回路（Ａ１，Ａ２）のそれぞれに接続する、第
１，第２の入力トランジスタ（Ｑ１，Ｑ２）を備える。
第２の帰還増幅回路（Ａ２）は、２段構成であって、１
個の内部の補償用キャパシタンス（ＣＸ）を備える。そ
の３つの周波数の補償用キャパシタンスは、低い数値を
有することが出来、従って、増幅器（Ａ）と同一のチッ
プの中に容易に集積化することが出来る。該増幅器は、
特に、異なるアース導体（ＧＮＤ１，ＧＮＤ０）を有す
る、ジルコニウム・ダイオキシドの酸素センサ電子制御
装置の間のインタフェイスとして使用出来る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、差動入力部を備え、１
電源で機能する計測用集積増幅器に関する。より詳しく
は、本発明は、付記した特許請求の範囲の１の序論で定
義されるタイプの計測用集積増幅器に関する。

【０００２】

【従来の技術】このような増幅器は、例えば、内燃機関
を有する車の触媒コンバータに適したジルコニウム・ダ
イオキシドの酸素センサ(ラムダプローブ)と、コンバー
タから物理的に離れた電子制御ユニットとの間のインタ
フェイス増幅器として使用される。この応用では、酸素
センサは、ローカルアース電圧(コンバータのアース)に
関する電圧信号を供給し、その電圧信号は、典型的に０
と最大でおよそ＋１Ｖの間で変化する。一般に、センサ
が接続されるアースは、通常、インタフェイス増幅器を
備える電子制御ユニットのアースから物理的に分離した
別個のものである。したがって、＋１Ｖの状態の電位差
は、センサのアースとインタフェイス増幅器のアースと
の間に生じる。

【０００３】

【発明が解決しようとする課題】酸素センサと電子制御
ユニット間の接続用ワイヤーは、一般に非常に長いもの
なので、コモンモードの干渉を効果的に阻止するために
は、インタフェイス増幅器は高いＣＭＲＲ値（コモンモ
ード阻止値）を有するものでなくてはならない。増幅器
が高いＰＳＲＲ値（電力供給阻止値）を持つことは、別
の好都合がある。ジルコニウム・ダイオキシドの酸素セ
ンサは、相当な高出力インピーダンスを有する。したが
って、このようなセンサに接続して使用されるインタフ
ェイス増幅器は、高入力インピーダンスを有していなけ
ればならない。又、増幅器は、それのアースに対してア
ナロク／デジタル・コンバータに接続されるための最適
のダイナミック・レンジ、例えば０から４Ｖの範囲の信
号を出力出来なくてはならない。したがって、増幅器は
約４の公称ゲインを有しなければならない。

【０００４】単一の電力供給で作動し、高入力インピー
ダンスや高いＣＭＲＲ値高いＰＳＲＲ値を有する、差動
入力部を備えた増幅器の例は、いわゆる、「ＩＥＥＥ
Ｊ．Ｓｏｌｉｄ Ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ」ＳＣ
−１０号（１９７５年１２月号），４２４ー４３１頁に
おける、ルディ・ジェー・ヴァン・ド・プラスクによる
「ワイドバンド・モノリシック計測用増幅器」や、「Ｉ
ＥＥＥ Ｊ．Ｓｏｌｉｄ Ｓｔａｔｅ Ｃｉｒｃｕｉｔ
ｓ」ＳＣ−１０号（１９７５年１２月号），４１７ー４
２３頁における、ポール・ブロコーとマイケル・ピー・
ティムコによる「改良されたモノリシック計測用増幅
器」の中で詳述されたタイプの「計測用増幅器」であ
る。これらの増幅器の入力部でのコモンモードの電圧の
最小値が、アースに関して−１Ｖ必要なのに対して約＋
１Ｖであるので、これらの増幅器は、ジルコニウム・ダ
イオキシドの酸素プローブと接続して使用出来ない。

【０００５】しかしながら、「ＩＥＥＥ Ｊ．Ｓｏｌｉ
ｄ Ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ」ＳＣ−１６号（１
９８１年１２月号）と、米国特許第４，２３２，２７１
号の、バーナード・ディー・ミラーとローレンス・アー
ル・サンプルによる「酸素センサ・インタフェイス要求
のために設計されたＩＣ計測用増幅器」において、上記
適用に適した増幅器のタイプが記載されている。

【０００６】特に、この米国特許に記載されている増幅
器は、２個のバイポーラ・トランジスタのエミッタから
形成される入力段を備え、それらの各々のコレクタがア
ース電位より高い基準電位に保たれているので入力段は
アース電位以下の電位にすることができ、その結果基板
ダイオードの導通を防止する。電位をアースの電位未満
にすることが出来る。所望の高入力インピーダンスは、
バイポーラ・トランジスタに適切なバイアスを与えるこ
とにより、達成される。入力部間に加えられた電位差
は、電流に変換され、電流はそれからカレント・ミラー
回路の手段によって出力抵抗へ送られる。

【０００７】付記した特許請求の範囲の１の序論は、実
際にこの既知のタイプの増幅器に関する。

【０００８】本発明の目的は、ラムダプローブ接続用と
して差動入力部と単一電源を備えた計測用集積増幅器で
あって、該増幅器は、外部の補償用キャパシタンスを用
いずに小容量のキャパシタンスでもって周波数の補償を
行え、これにより、該増幅器と同一のチップに容易に集
積化出来る、計測用増幅器を提供することである。

【０００９】

【課題を解決するための手段】本発明によれば、この目
的は、付記した請求項１で述べた新規な特性を有する、
特徴を述べた箇所において上述したタイプの増幅器の手
段によって達成された。 本発明の別の特徴及び利点
は、純粋に非制約的な例として提供された、添付図面に
伴う、詳細な説明から明らかになるであろう。

【実施例】

【００１０】図１において、本発明に係る増幅器は、一
般にＡで示される。増幅器Ａは、２個の入力端子ＩＮ
−，ＩＮ＋と、出力端子ＯＵＴを備える。増幅器Ａの端
子ＩＮ−，ＩＮ＋は、Ｌで示されるジルコニウム・ダイ
オキシドの酸素センサのｇとｌの端子に接続されて示さ
れている。そのセンサの端子ｇは、増幅器Ａのアース導
体ＧＮＤ０から物理的に分離した別個の、ローカルのア
ース導体ＧＮＤ１に接続されている。増幅器Ａの単一の
電源Ｖｃｃの一極も、後者のアース導体に接続されてい
る。

【００１１】増幅器は、図示された実施例内にて、ｎｐ
ｎタイプの２個のバイポーラ・トランジスタＱ１，Ｑ２
を備えている。

【００１２】Ｑ１，Ｑ２のエミッタは、それぞれ端子Ｉ
Ｎ−，ＩＮ＋に接続されている。

【００１３】抵抗器Ｒ１は、Ｑ１とＱ２のベースの間に
接続されている。抵抗器Ｒ２は、Ｑ１のベース、エミッ
タとの間に接続されている。

【００１４】ＩＰ１，ＩＰ２でそれぞれ表された、一定
のバイアス電流を発生させるための発生器は、電源Ｖｃ
ｃの正極と、Ｑ１，Ｑ２のコレクタとの間に接続されて
いる。

【００１５】Ａ１で表された第１の増幅器は、基準電源
ＶＲ１に接続された反転入力部（−）と、Ｑ１のコレク
タに接続された第２の非反転入力部（＋）とを備える。
Ａ１の出力部は、Ｑ１のベースに接続されている。

【００１６】第２の増幅器Ａ２の第１の反転入力部
（−）は、Ｑ２のコレクタに接続され、その第２の非反
転入力部（＋）は、基準電源ＶＲ２に接続され、その出
力部は、ＭＯＳＦＥＴトランジスタＭ７のゲートに接続
されている。この後者のトランジスタのドレインはＱ２
のベースに接続されている。

【００１７】増幅器Ａ１は、Ｑ１のコレクタをアースＧ
ＮＤ０に対して（正の）電圧ＶＲ１に保ち、その結果、
同トランジスタのエミッタをアース導体ＧＮＤ０の電位
以下に降下できる。同様に、Ｑ２のコレクタは、ＧＮＤ
０に対し電圧ＶＲ２に保つので、その同トランジスタの
エミッタも、ＧＮＤ０の電位未満の電位にできる。

【００１８】Ｍ７のゲートは、別のＭＯＳＦＥＴトラン
ジスタＭ９のゲートに接続され、Ｍ９のドレインは、増
幅器全体Ａの出力ＯＵＴを呈し、また、抵抗器Ｒ６の手
段によって、アース導体ＧＮＤ０に接続されている。

【００１９】Ｑ７，Ｑ８で表される２個のｐｎｐバイポ
ーラ・トランジスタのコレクタは、それぞれ電源Ｍ７，
Ｍ９に接続されている。トランジスタＱ７のベースは、
そのエミッタとＱ８のベースとに接続されている。

【００２０】Ｑ７，Ｑ８のエミッタは、Ｑ５，Ｑ６で表
される別の２個のバイポーラｐｎｐトランジスタのコレ
クタに接続される。トランジスタＱ６のベースは、その
コレクタとＱ５のベースとに接続されている。

【００２１】Ｑ５，Ｑ６のエミッタは、Ｒ３，Ｒ４で表
される２個の抵抗器の手段によって、それぞれ電源Ｖｃ
ｃの正極に接続されている。

【００２２】増幅器Ａは、実際に以下のようにして機能
する。

【００２３】入力トランジスタＱ１，Ｑ２は、２個の一
定電流発生器ＩＰ１，ＩＰ２によってバイアスをかけら
れている。これらのトランジスタのベース・エミッタ間
電圧は、従って、略一定と考えられてよい。これらの状
況では、抵抗Ｒ１に現れる電圧は、入力部ＩＮ−，ＩＮ
＋間の電位差に相当する。

【００２４】抵抗Ｒ１に生じる電圧は、従って： ＶＲ１＝ＶＩＮ、ＶＩＮ＝ＶＩＮ（＋）−ＶＩＮ（−） Ｒ１において電圧ＶＲ１（ＩＲ１＝ＶＲ１／Ｒ１）を生
じさせるのに必要な電流ＩＲ１は、Ｍ７から供給され
る。

【００２５】トランジスタＭ７，Ｍ８並びにＱ５からＱ
８と、抵抗Ｒ３，Ｒ４並びにＲ６は、「カスコード」タ
イプの接続を有する、カレント・ミラー回路を形成す
る。カレント・ミラー回路の２つの分岐における電流間
の比率が、１：１ならば、Ｒ６を通過する電流ＩＲ６
は、Ｒ１を通過する電流に等しい。従って、ＩＲ１＝Ｉ
Ｒ６である。

【００２６】出力端子ＯＵＴとアース導体ＧＮＤ０間の
電圧ＶＯＵＴは、従って以下の等式で与えられる。 ＶＯＵＴ＝Ｒ６・ＩＲ１＝ＶＩＮ・Ｒ６／Ｒ１

【００２７】したがって、出力電圧ＶＯＵＴは、抵抗Ｒ
６，Ｒ１の抵抗間の比及び、差入力電圧ＶＩＮに比例す
る。

【００２８】次に、増幅器Ａを周波数補償の観点から考
察する。以下の記述で明らかになるように、本発明によ
れば、増幅器Ａの周波数補償は、増幅器として同一チッ
プに集積された、図１，図２並びに図４中Ｃ１，Ｃ２で
示された２個のキャパシタンスを使用することによっ
て、また、図４中ＣＸで示された別の集積化された補償
用キャパシタンスを含む２段の増幅器Ａ２を形成するこ
とによって行われうる。

【００２９】図１でわかるように、キャパシタンスＣ１
は、増幅器Ａ２の反転入力部と出力部との間に接続され
る。

【００３０】キャパシタンスＣ２は、Ａ１の反転入力部
とＱ１のコレクタとの間に接続される。

【００３１】Ａ２の構成やキャパシタンスＣＸと同様
に、キャパシタンスＣ１，Ｃ２も、以下の考察に基づ
き、決定される。

【００３２】まず最初に、増幅器Ａ２を考察し、増幅器
Ａ１が安定し、ほとんど無限の帯域を有するように形成
されることが出来ると仮定する。

【００３３】この仮定のもとに、もし入力部ＩＮ＋，Ｉ
Ｎ−が、実際の交流(ＡＣ)成分に関して、Ａ１の手段に
より短絡されたならば、Ｑ１のベースの電圧は、周波数
変化に関してクランプされ、あたかもＱ１のベースがア
ースに接続されて（交流(ＡＣ)成分に関してのみ）いる
如く作用する。これらの考察から見て、Ａ２の出力部と
Ｍ７のゲートの間の帰還ループがオープンならば、安定
化の目的で解析される回路は、図２に示される回路であ
る。

【００３４】本発明によれば、Ａ２による補償は、例え
ば、図４に示すように、内部の補償用キャパシタンスＣ
Ｘ（ミラー・キャパシタンス）と外部の補償用キャパシ
タンスＣ１及び通常の２段の増幅器を備えた増幅器とし
て構成することにより達成される。

【００３５】図４に示す実施例中、増幅器Ａ２は、エミ
ッタがアース導体ＧＮＤ０に接続され、ベースが相互に
接続され、コレクタが２個のＭＯＳＦＥＴトランジスタ
のドレインに接続された、２個のバイポーラｎｐｎトラ
ンジスタＱ３，Ｑ４を備えた、第１の差動入力段を備え
る。Ｑ３のベースとコレクタは相互に接続されている。

【００３６】電流発生器ＩＰ３は、電源Ｖｃｃの正の端
子と、Ｍ５，Ｍ６のソースとの間に接続されている。

【００３７】Ｍ５のゲートはＱ２のコレクタに接続さ
れ、Ｍ６のゲートは基準電源ＶＲ２に接続されている。

【００３８】Ｑ４のコレクタはＡ２における第１段目の
出力を呈し、その出力はｎｐｎバイポーラ・トランジス
タＱ１１のベースに接続されている。このトランジスタ
Ｑ１１は、Ａ２における第２段目の出力を呈する。この
トランジスタは電源Ｖｃｃの正の端子とトランジスタの
コレクタの間の電流発生器ＩＰ４によってバイアスされ
る。

【００３９】補償用キャパシタンスＣＸは、Ｑ１１のベ
ースとコレクタの間に接続されている。

【００４０】補償用キャパシタンスＣ１は、Ｑ２とＱ１
１のコレクタの間に接続されている。

【００４１】上述したタイプの２段の構成のために、Ａ
２において周波数補償を行うのが全く容易であり、その
周波数応答カーブ（その開ループのゲインＧＡ２）は、
卓越した極及びきわめて広帯域（１以上のゲインを持
つ）を持つ。増幅器Ａ２はこのようにして容易に形成で
きるので、増幅器Ａ２のゲインＧＡ２が、かなり高いゲ
インと帯域との積Ｇ・Ｂでおよそ１ＭＨｚのオーダーを
高い位相マージンと共に有する、図３に示すタイプの周
波数曲線を持つ。

【００４２】補償用キャパシタンスＣ１の追加は、Ｍ７
のゲートとＡ２の出力部との間に（図２）、図３に示す
ように、積分器の周波数応答に対応する周波数応答を備
え、単位Ａのループ・ゲインが存在することを意味す
る。

【００４３】ループ・ゲインが０ｄＢのレベルと交差す
るポイントは、Ｑ２のコレクタとＡ２の出力部との間の
相互コンダクタンス（ＧＭ）（図２）に依存する。相互
コンダクタンスは、概略数メガヘルツの数値まで（例え
ば、約８ＭＨｚまで）実質的にフラットな周波数曲線を
有するので、ゲインとループ・ゲインＡの最大総合帯域
との積は、以下のように表される。 Ｇ・Ｂtotmax＝ＧＭmax／２・Ｃ１

【００４４】もちろん、相互コンダクタンスＧＭの最大
値は、差動入力電圧が最大（例えば、＋１Ｖ）である時
に生じ、差動入力電圧がゼロの時には、相互コンダクタ
ンスはゼロである。

【００４５】従って、キャパシタンスＣ１は、相互コン
ダクタンスが最大値である場合、積Ｇ・Ｂtotmaxが増幅
器Ａ２の帯域以下（多くて同等）で、かつ、例えば図３
に示すように３００ＫＨｚの数値となるように、選択さ
れる。このことは、Ａ２が実際に積分器のように作用す
ることを確実にする。

【００４６】差動入力電圧ＧＭが低下する時、図３の曲
線Ａによって示されるように、相互コンダクタンスＧＭ
が低下し、その結果、積Ｇ・Ｂtotも減少する。この
時、それでも、ループ・ゲインの曲線が０ｄＢのレベル
を交差した時点では、曲線はまだ２０ｄＢ／１０の勾配
を有するため、増幅器は依然安定している。したがっ
て、ゲインと帯域との積Ｇ・Ｂtotは、ラムダ・プロー
ブが概して１５Ｈｚ以下の周波数帯域を有しているた
め、ほとんどの場合、数百ヘルツのオーダーである。

【００４７】次に、増幅器Ａ１を再度考察するすること
にする。上記で行った仮定によれば、この増幅器は、周
波数の変化に対してＱ１のベース電圧を一定に保たねば
ならない。この目的のためには、ループ・ゲインＡの帯
域よりはるかに大きく、従ってＧ・Ｂtotmaxよりはるか
に大きい、（１よりもはるかに大きいゲインを有する）
帯域で十分である。従って、増幅器Ａ１は、ゲインと帯
域との積Ｇ・Ｂ（Ａ１）がおよそ４ＭＨｚとなるように
形成されうる。

【００４８】入力部ＩＮ−で最大電圧は単に約＋１Ｖで
あるので、増幅器Ａ１を、図４に示す、単純な構成で構
築できる。すなわち、ｐｎｐバイポーラ・トランジスタ
Ｑ９のベースに接続され、そのエミッタはＭＯＳＦＥＴ
トランジスタＭ８ののソースに接続され、Ｑ９のベース
は、キャパシタンスＣ２と基準電源ＶＲ１とに接続され
る。ＭＯＳＦＥＴトランジスタＭ８のドレインは、電源
Ｖｃｃの正極に接続され、ゲートはＱ１のコレクタに接
続されている。

【００４９】図４に示す実施例では、増幅器Ａ１は高入
力インピーダンスを有する。さらに、トランジスタＭ８
は、Ｑ１のコレクタが電流を吸収するのを阻止し、その
結果入力部ＩＮ＋，ＩＮ−にはオフセット電圧が導入さ
れない。Ｍ８はＭＯＳＦＥＴトランジスタであるため、
Ｑ９による初期効果によって、Ｑ９とＭ８における電流
が変化してもＱ１のバイアス電流（発生器ＩＰ１によっ
て決定される）を変化させず、したがって、カレント・
ミラー回路中の電流に変化がなく、その結果、出力電圧
に変化がないので、ＣＭＲＲ値は増加する。

【００５０】増幅器Ａ２に関しては、この増幅器も、ゼ
ロの入力バイアス電流である高入力インピーダンスを有
し、その結果、入力部ＩＮ＋，ＩＮ−でのオフセット電
圧の導入が阻止されることがわかる。

【００５１】

【効果】上述した本発明に係わる増幅器は、最適な周波
数の補償と、高いＣＭＲＲ及びＰＳＲＲ値を有し、これ
により、単一電源でもって、コモンモード入力が、アー
スに対し約±１Ｖでもって置き換えられ、同時に、入力
部ＩＮ＋，ＩＮ−間に最大約１Ｖの最大電位を入力でき
る。その増幅器は、外部のキャパシタンスを使用するこ
となく安定化されるので、すべての動作条件、特に入力
電圧の振幅に対して周波数補償を確実なものとする。。

【００５２】もちろん、純粋に制限しない例として述べ
図示された、実施例の形態並びに構成の詳細を、幅広く
変更しても、それによって本発明の範囲から逸脱しない
のであれば、本発明の本旨は依然として同一である。

【図面の簡単な説明】

【図１】 本発明に係る増幅器の電気回路図

【図２】 本発明に係る増幅器の、負帰還ループのゲイ
ンの安定化に関する考察のために用いられる、図１の回
路図から得られた電気回路図

【図３】 横座標が対数スケールで表された周波数の関
数として、縦座標にｄＢで表された、ある増幅器のゲイ
ンの曲線を示すグラフ、並びに、本発明に係る増幅器の
帰還ループのゲインの単位

【図４】 本発明に係る増幅器の、好適な実施例の詳細
な電気回路図

【符号の説明】

Ａ 本発明に係わる増幅器 Ｌ ジルコニウム・ダイオキシドの酸素センサ ＧＮＤ０，ＧＮＤ１ アース導体 Ｖｃｃ 電源 Ｑ ｐｎｐバイポーラ・トランジスタ Ｒ 抵抗 ＶＲ 基準電源 Ｍ ＭＯＳＦＥＴトランジスタ ＩＰ 一定電流発生器 Ｃ１，Ｃ２ キャパシタンス ＣＸ 集積化された補償用キャパシタンス ＧＡ ゲイン ＧＭ 相互コンダクタンス

───────────────────────────────────────────────────── フロントページの続き (71)出願人 591054901 マレリ・オートロニカ・ソシエタ・ペル・ アチオニ ＭＡＲＥＬＬＩ ＡＵＴＲＯＮＩＣＡ Ｓ ＯＣＩＥＴＡ ＰＥＲ ＡＺＩＯＮＩ イタリア20145ミラノ、ビア・グリツィオ ッティ４番 (72)発明者 ミケランジェロ・マッツーコ イタリア15040サンタ・マリア・デル・テ ンピオ（アレッサンドリア）、ストラダ・ バレンツァ22番 (72)発明者 バニ・ポレット イタリア15020カミノ（アレッサンドリ ア）、ビア・セッラ82番 (72)発明者 マルコ・モレッリ イタリア57100リボルノ、ビア・テミスト クレ・グエラッツィ71番

Claims (3)

【特許請求の範囲】
1. 【請求項１】 第１のアース導体（ＧＮＤ０）に接続さ
   れた端子を持ち、電源（Ｖｃｃ）に対応する電圧レンジ
   以下の値とされるコモンモード入力電圧で機能できる、
   １個の端子を有する、単一の電源（Ｖｃｃ）で機能し、
   差動入力部（ＩＮ＋，ＩＮ−）を備えた計測用集積増幅
   器であって、 単一のチップの中に集積化されたその増幅器は、：第
   １，第２の入力トランジスタ（Ｑ１，Ｑ２）であって、
   そのベースが抵抗（Ｒ１）により相互に接続され、その
   エミッタが増幅器全体（Ａ）の差動入力部（ＩＮ＋，Ｉ
   Ｎ−）を構成し、信号源（Ｌ）の第１，第２端子（ｇ，
   ｌ）に接続を意図され、信号源（Ｌ）の第１端子（ｇ）
   が、第１のアース導体（ＧＮＤ０）と異なる電位となっ
   ている、第２の離れたアース導体（ＧＮＤ１）に接続さ
   れている、第１，第２入力トランジスタ（Ｑ１，Ｑ２）
   と、 電源（Ｖｃｃ）と、トランジスタ（Ｑ１，Ｑ２）のコレ
   クタの間に接続されている電流発生手段（ＩＰ１，ＩＰ
   ２）と、 第１，第２トランジスタ（Ｑ１，Ｑ２）のコレクタに接
   続された第１入力部と、基準電源（ＶＲ１，ＶＲ２）の
   それぞれに接続された第２入力部をそれぞれ備え、トラ
   ンジスタのコレクタを第１のアース導体（ＧＮＤ０）以
   上の所望の電位に保つ為に負帰還ループを形成するよ
   う、トランジスタ（Ｑ１，Ｑ２）のベースに接続された
   出力部を備える、第１，第２の帰還増幅器手段（Ａ１，
   Ａ２）と、 第２の帰還増幅器（Ａ２）から抵抗（Ｒ１）に向かい、
   かつ抵抗（Ｒ１）を通過して流れる電流を示す電圧信号
   （ＶＯＵＴ）を供給するための回路（Ｍ７，Ｍ９，Ｑ５
   −Ｑ８，Ｒ１−Ｒ６）であって、該電流がトランジスタ
   （Ｑ１，Ｑ２）のエミッタ間に加えられた差信号を示す
   ものである、回路（Ｍ７，Ｍ９，Ｑ５−Ｑ８，Ｒ１−Ｒ
   ６）とを備え、 増幅器は、周波数を補償するために、所定の周波数にま
   で１以上のゲインを持っており：第１の増幅器手段（Ａ
   １）に結合される第１の集積化された補償キャパシタン
   ス（Ｃ２）が、第１のトランジスタ（Ｑ１）のコレクタ
   と、第１増幅器手段（Ａ１）の第２入力部の間に接続さ
   れ、第１増幅器手段（Ａ１）が少なくとも、所定の周波
   数にまで１以上のゲインを持ち、 第２の増幅器手段(Ａ２)は、カスケードによる２段の増
   幅回路(Ｑ３，Ｑ４，Ｍ５，Ｍ６，Ｑ１１)を含み、出力
   トランジスタ(Ｑ１１)は、そのベース・コレクタ間に接
   続された集積化された補償キャパシタンス(ＣＸ)を備
   え、そのキャパシタンス(ＣＸ)は、第２の増幅手段(Ａ
   ２)が周波数に対して安定して動作し、かつ、所定の周
   波数より高い周波数まで１以上のゲインを持ち、 第３の集積化された補償用キャパシタンス（Ｃ１）は、
   第２の増幅器手段（Ａ２）の第１の入力部と出力部の間
   に接続され、第２の増幅器手段（Ａ２）が、周波数に関
   して積分器のように機能するような容量値を持つことを
   特徴とする計測用集積増幅器。
2. 【請求項２】 第１の増幅器手段（Ａ１）は、ゲートが
   第１の入力トランジスタ（Ｑ１）のコレクタに接続さ
   れ、ドレインが電源（Ｖｃｃ）に接続され、ソースがバ
   イポーラ・トランジスタ（Ｑ９）のエミッタに接続され
   た、ＭＯＳトランジスタ（Ｍ８）を有しＭＯＳトランジ
   スタ（Ｍ８）のベースが、第１の集積化された補償用キ
   ャパシタンス（Ｃ２）と基準電源（ＶＲ１）に接続さ
   れ、ＭＯＳトランジスタ（Ｍ８）のコレクタが、第１の
   入力トランジスタ（Ｑ１）のベースに接続されているこ
   とを特徴とする請求項１記載の増幅器。
3. 【請求項３】 第２の帰還増幅器手段（Ａ２）が：第１
   段（Ｑ３，Ｑ４，Ｍ５，Ｍ６，ＩＰ３）であって、その
   第１，第２のＭＯＳトランジスタ（Ｍ５，Ｍ６）のそれ
   ぞれのソースがバイアス電流発生器（ＩＰ３）に接続さ
   れ、ドレインが第１，第２のバイポーラ・トランジスタ
   （Ｑ３，Ｑ４）のコレクタにそれぞれ接続され、バイポ
   ーラ・トランジスタ（Ｑ３，Ｑ４）のベースが相互に接
   続され、それらのエミッタがアース（ＧＮＤ０）に接続
   され、第１のバイポーラ・トランジスタ（Ｑ３）のベー
   スとコレクタが相互に接続され、第１，第２のＭＯＳト
   ランジスタ（Ｍ５，Ｍ６）のゲートが、第２の入力トラ
   ンジスタ（Ｑ３）のコレクタと、電源及び基準電源（Ｖ
   Ｒ２）とにそれぞれ接続されている第１，第２のＭＯＳ
   トランジスタ（Ｍ５，Ｍ６）を備えた第１段（Ｑ３，Ｑ
   ４，Ｍ５，Ｍ６，ＩＰ３）と、 第３のバイポーラ・トランジスタ（Ｑ１１）を備えた第
   ２の増幅段であって、そのベースが第２のバイポーラ・
   トランジスタ（Ｑ４）のコレクタに接続され、第３のバ
   イポーラ・トランジスタ（Ｑ４）のコレクタが第２の帰
   還増幅器手段（Ａ２）の出力部を構成している、第２の
   増幅段、 とを備えることを特徴とする請求項１又は２記載の増幅
   器。