JPH0229011A

JPH0229011A - 増幅回路

Info

Publication number: JPH0229011A
Application number: JP1108500A
Authority: JP
Inventors: Daisuke Tanimura; 大輔谷村; Izumi Koga; 泉古賀
Original assignee: Yokogawa Electric Corp
Current assignee: Yokogawa Electric Corp
Priority date: 1988-04-28
Filing date: 1989-04-27
Publication date: 1990-01-31
Anticipated expiration: 2010-11-22
Also published as: JPH07109966B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明はオフセット電圧キャンセル回路を付加した増幅
回路に関するものである。更に詳述するとこのような増
幅回路の出力特性の改善に関するものである。

〔従来の技術〕

高周波領域まで増幅する機能を持つ高速増幅器（例えば
１０８Ｈ２以上まで増幅するような増幅器）は、一般に
ＤＣオフセット電圧ＶｏＦが比較的大きいため、このオ
フセット電圧−ＶＯＦを自動的にキャンセルする回路を
増幅器に付加することが行なわれる。なお、オフセット
電圧が変化することにより生じるドリフトもこのオフセ
ット電圧キャンセル回路で打消される。

第３図は従来のオフセット電圧キャンセル回路を付加し
た増幅器を示す図である。

同図において、旧は高周波領域まで増幅機能を持つ高速
増幅器であり、入力間にＤＣオフセット電圧ＶＯＦ（入
力電圧ＶＬｒＬ＝Ｏｖでも増幅器の２つの入力端子間に
現れる電圧）を持つものである。

一方、演算増幅器ｕ２と抵抗Ｒ３と積分コンデンサＣと
で構成される積分回路は、オフセット電圧キャンセル回
路を構成している。この増幅器ｕ２は、速度は遅いがオ
フセットの小さいものが用いられる。

積分回路（オフセット電圧キャンセル回路）は、高速増
幅器ｕ１のＤＣオフセット電圧ＶＯＦ　（増幅器ｕ１の
反転入力端子の電圧）を反転積分して、この電圧を増幅
器口の非反転入力端子（十入力端子）に加えている。従
って、オフセット電圧キャンセル回路はオフセット電圧
■ＯＦの大きさと等しく、かつ逆極性の電圧信号（ＶＯ
Ｆ＞を増幅器ｕ１の非反転入力端子へ加えた時点でその
動作が安定するので、高速増幅器Ｕ１の２つの入力端子
間電圧は、Ｖｏ　Ｆ　＋　（Ｖｏ　Ｆ　）　＝Ｏｖ　　
となり、オフセット電圧■。Ｆは打消される。

このような第３図回路の入出力関係を第６図に示す、オ
フセット電圧ＶＯＦが打消された状態（非反転入力端子
電位＝Ｏｖ）では、積分回路側へ新たに流入する電流は
ないので（積分回路の入出力間の電圧が等しいから）、
入力電圧Ｖ　ｒｒＬにより抵抗Ｒ１を流れる電’ｔＮ　
１　ｒｒＬは総べて抵抗Ｒ２にも流れる。従って、（１
）式が成立つ。

Ｖａｉｔ／Ｖｉｎ＝−Ｒ２／Ｒ１（１）第３図回路は、
第６図に示す零点Ｐ１をあたかも支点として動作する。

即ち、入力電圧Ｖ　ｉｎが変化するとこの零点Ｐ１を支
点とし、抵抗Ｒ１とＲ２からなる斜めの線の傾きが変化
し、出力電圧７吋が出力される。

以上のような第３図回路の長所は、積分回路の時定数が
充分大きければ正弦波のような往復信号に対しオフセッ
トエラーがなくなることである。

しかし、第３図回路にＶ　ｆ’ｌとして例えば第８図（
１）に示すようなステップ入力を印加すると、増幅器口
の出力は、このＶ　ｉｎに応じてステップ状に変化する
のでなく第８図（２）に示すように一旦立上がった後積
分回路の時定数で変化する波形となる。

この理由を第７図を参照しながら説明する。

入力電圧Ｖ　ｉｎとして第８図（１）のようなステップ
状の信号が加えられた場合、積分回路は積分時定数で応
答するため、ステップの立下がり（立上がり）時点では
積分回路出力はステップ入力に追従できない。

一方、一般に高速増幅器ｕ１はオープンルーズのゲイン
Ａが比較的低いため（例えばゲインＡ＝１０〜１０２程
度）、入力電圧Ｖ　ｉｒＬが第３図の入力部Ｂに印加さ
れると、その大きさに比例した電圧ｅが高速増幅器ｕ１
の反転入力端子（−入力端子）に出現する。なお、■。

Ｅは入力電圧Ｖ　１ｒＬ＝　Ｏｖで発生するオフセット
電圧である。

高速増幅器ｕ１は電圧ｅをゲインＡ倍した一Ａｅの電圧
を出力する。従って、ステップ入力が加えられた瞬間は
、２２点を零電位点とし、第７図に示す入出力関係にな
っている。なお、高速増幅器口のオープンループゲイン
Ａが無限大の値（理想ｆ＋［）であれば、多くの参考書
に解説されているようにｅ〜Ｏｖとなり、支点は第７図
の２１点となる。しかしここではゲインＡは有限値なの
でステップ入力が加えられた瞬間は、第７図の２２点が
支点となる。従って、第３図の入出力ゲインＧ１は（２
）式で現される。

セット電圧キャンセル回路）の作用により、第７図に示
す電圧ｅ＝ｏｖとなる（反転入力端子電圧＝Ｏｖ）、従
って、第７図に示す２１点がＯｖとなるため、積分時定
数の後は、第７図の状態が第６図になる。従って第３図
回路の最終のゲインＧ２は、記述した（１）式となる。

Ｇ２＝−Ｉｔ２７　Ｒ１（＋）即ち、第３図の回路はＤＣゲインＧ２とＡＣゲインＧ１
が異なるのである。

このようなことから、ステップ入力を第３図回路に加え
ると、その出力ＶＯｕｔは第８図（２のようになる。

しかし、第８図（１）の波形を高速増幅器ｕ１で増幅し
た結果得られる波形が第８図（２）の波形では、不都合
である。

第８図（２）の波形が得られる理由を要約すると、ステ
ップ入力があった瞬間は、高速増幅器口の反転入力端子
の電位は０■でなく成る電圧ｅが発生するため、積分回
路に電圧ｅが印加される。そして積分回路はこの電圧ｅ
が等価的にＯｖとなるように動作するからである。

そこで従来は第４図の構成によりステップ入力での特性
を改善していた。第４図の回路は入力電圧Ｖ　ｉｎと出
力電圧Ｖｉｔの間の電圧を抵抗Ｒ３とＲＮで分割し、そ
の分割電圧を積分回路（増幅器Ｕ２）へ加えるようにし
た点である。その他の構成は第３図と同じである。なお
、高速増幅器Ｕ１は等何回路的に表わしており、内部に
記載しなＵＲは出力インピーダンスが０Ωの理想増幅器
であり、「０１は現実の高速増幅器Ｕ１の出力インピー
ダンスである。

ＲＮ＝α・−Δ−・Ｒ２（４）、４十１とすれば、抵抗Ｒ３とＲＮとで分割された電圧Ｖ２（第
４図参照）は、第９図の２２点の電位（Ｏｖ）となる。

αは任意の定数である。

動作説明をする。第４図の回路は、ステップ入力が印加
された瞬間は第９図の２２点く第７図に示す２２点と同
じ）がＯｖとなっている。従って、出力電圧Ｖ［ｌＪｔ
は、第９図に示すように−Ａｅである（第７図の−Ａｅ
と同じ）、ここまでの動作は第３図と同様である。

しかし、その後の動作が異なる。第４図の回路は、積分
回路に加えられる電圧ｖ２が抵抗Ｒ３とＲＮで分割され
たものであり、しかも抵抗Ｒ３とＲＮが（３）。

（４）式のように予め設定されているので、積分回路に
加えられる電圧は、第９図の２２点の電圧である。

即ち、積分回路には第９図のＰ１点の電圧ｅが印加され
ず、ステップ入力が印加された際の２２点の電圧かその
まま加えられているので、第８図（３）のようなステッ
プレスポンスの出力電圧波形が高速増幅器ｕ１から得ら
れる。

〔発明が解決しようとする課題〕

以上のような従来の第４図回路は、次の課題がある。

上述は、第４図の高速増幅器ｕ１を理想状態、即ち、無
負荷状態で動作させかつ、出力インビータンスは０Ωと
仮定して説明した。しかし実用の回路では第４図のＵｌ
に示すように通常、高速増幅器ｕ１に負荷Ｒ［が接続さ
れ、かつ現実の高速増幅８旧には出力インピーダンスｒ
０１（例えば約１０Ω位）が存在するので、負荷電流１
Ｌによって電圧降下（ｒ０１　　・ｉＬ＞が発生し、出
力電圧Ｖ［は低下する。

このことは高速増幅器ｕ１のゲイ、ンＡが見掛は上紙下
したのと等価である。従って、第４図の回路を実用化す
る場合、積分回路に加える電圧ｖ２を定める抵抗値Ｒ３
とＲＮは、予め負荷電流ｉＬによる電圧降下を見込んで
値を定めるが、負荷ｆｔＬが変化したり、あるいは第４
図回路の設計段階では、負荷Ｉｌｌの値が確定されてい
ない場合、その補正が不可能である。即ち、第４図の積
分回路の入力電圧ｖ２を第９図の２２点に合せることが
できず、その結果第８図（２）のような出力波形になる
恐れがあった。

このように第４図の回路は、高速増幅器ｕ１が理想状態
では、ＤＣゲインとＡＣゲインを等しくすることができ
たが、実用化段階では、ＤＣゲインとＡＣゲインが負荷
の、影響を受けて等しくすることができなかった。

また、第３頁においてオフセットキャンセル回路に用い
る増幅器ｕ２は特別にオフセットの小さいものが用いら
れると述べたが、一般にオフセットの小さい増幅器は周
波数帯域が狭い、即ち直流に極めて近い領域でのみ利得
を保持する特性となっている。また、高速増幅８旧は第
５頁に記載したようにオープンループゲインＡが小さい
、従って第４図の増幅回路は高周波領域まである程度・
のゲインを持つが、低周波領域でのオープンループゲイ
ンが低いと言う問題がある。

本発明の第１の目的は、負荷ＩｔＬが変動したりまたそ
の値が未定であっても、ステップ入力を正確に増幅でき
る（第８図（３）の波形を出力できる）増幅回路を提供
することである。

本発明の第２の目的は、上記目的を達成しつつ、低周波
領域でのオープンループゲインを高くしな増幅回路を提
供することである。

〔課題を解決するための手段〕

本発明は、上記課題を解決するなめに入力部（Ｂ）と反転入力端子間に接続された入力抵抗（
Ｒ１）と、入出力間に接続された帰還抵抗（Ｒ２）と、
一端が前記入力部（Ｂ）に接続された抵抗（Ｒ３）と積
分コンデンサと増幅器（Ｕｌ）とから構成されその積分
出力を非反転入力端子に加える積分回路と、を備え、出
力インピーダンス（ｒ０１）とオフセット電圧ＶＯＦを
持つ増幅器（Ｕｌ）と、この増幅器（Ｕｌ）の出力端子
と負荷（ＲＬ）の間に接続された微小抵抗（Ｒ０２）と
、この微小抵抗（Ｒ０２）の両端の電圧を導入し、前記
積分回路の出力がマイナスのオフセット電圧−ＶＯＦを
維持する値の信号を積分回路に加える演算回路と、を備えるようにしたものである。

〔作用〕

本発明では負荷電流ｉＬの大きさを高速増幅器の出力端
子に設けた微小抵抗で観測している。そしてこの微小抵
抗の両端電圧を導入し積分回路の出力（第８図（４）参
照）がマイナスのオフセット電圧−■。Ｆを維持する値
の信号を演算回路で演算し、これを積分回路に加えるよ
うにしているので、負荷が変動してもオフセット電圧Ｖ
ＯＦのみキャンセルし、入力電圧に応じて高速増幅器の
入力に発生する電圧ｅはキャンセルしない。

従って第８図（３）のような波形を出力できる。

〔実施例〕

以下、図面を用いて本発明の詳細な説明する。

第１図は本発明に係る増幅回路の一実施例を示す図、第
２図は本発明の別の構成例を示す図、第５図は本発明の
動作原理を示す図である。

第１図及び第２図が、第４図と異なる点は、高速増幅器
Ｕ１の出力端子と負荷器、の間に微小抵抗ｒ。

２を設けたことと、この微小抵抗ｒ０２の両端の電圧を
導入し、積分回路の出力がマイナスのオフセット電圧−
■ｏＦを維持する値の信号ＳＡを出力する演算回路１を
設けたことである。そのほかの構成は、第４図と同様で
あるため、第４図と異なる点の構成のみ詳しく説明する
。

演算回路１は、微小抵抗ｒ０２の両端の電圧を導入し、
積分回路を構成する増幅器ｕ２の反転入力端子に次のよ
うな信号Ｓ＾を出力するものである。

この信号ＳＡを説明する。積分回路（増幅器Ｕ２）は、
抵抗Ｒ３を介して加えられる電流ＩＬｒＬと、演算回路
１から加えられる信号ＳＡ（ここでは電流ｉｔ　）の代
数和の電流を積分する。ここで電流ｉ　ｉｎは入力電圧
Ｖ　ｒｌが入力部Ｂへ印加されたことにより抵抗Ｒ３に
流れる電流であり、電流ｉｆは、入力電圧Ｖ　ｉｎが印
加されたことにより微小抵抗ｒｏ２の両端に発生する電
圧をもとにして演算回路１から出力される電流である。

本発明の構成要素である演算回路１．２は、１ｆ＝ｌｌ
ｒＬ　の関係の電流を出力するものである。積分回路の
出力は、入力電圧Ｖ　ｔｒＬ　＝　Ｏｖの場合、上述し
たように電圧（−ＶＯＦ）を出力し、高速増幅器ｕ１の
オフセット電圧−ＶＯＦをキャンセルしている。このよ
うな状態で入力電圧Ｖ　ｉｎが印加されても、これによ
り積分回路に流入する電流ｌ　ｒｌと１ｆの代数和が０
であるから、積分回路の出力は、（−ＶＯＦ）を維持す
る（第８図の（４）参照）。

このようなｉｔ＝ｉｍ　　の関係の信号（１ｆ）を出力
することができる演算回路であれば、どのような構成で
も良いが、本願では、第１図と第２図にその具体例を示
した。

第１図の演算回路１は、微小抵抗ｒｏ２の両端の電位を
抵抗Ｒ６とＲ７を介して反転・非反転入力端子に導入し
た増幅器Ｕ３を備えている。更にこの増幅器ｕ３は入出
力間に帰還抵抗Ｒ５を備え、抵抗Ｒ４を介してその出力
信号を積分回路の増幅器ｕ２の反転入力端子に加えてい
る。

第２図の演算回路２は、微小抵抗ｒ０２の高速増幅器ｕ
１側の電位を抵抗Ｒ１４で取出し、これを積分回路の増
幅器ｕ２の反転入力端子に加えるとともに、微小抵抗「
０２の負荷ＲＥ側の電位を抵抗Ｒ１７にて増幅器Ｕ３の
反転入力端子に導き、帰還抵抗８１６を持つ増幅器Ｕ３
で増幅し、出力抵抗Ｒ１５を介してその出力を積分回路
の増幅器ｕ２の反転入力端子に加えている。

上述は演算回路１．２から出力される信号ＳＡを電流で
説明したが、電圧で説明したのが第５図である。この第
５図を参照しながら、第１図の増幅回路の動作を説明す
る。

上述したように現実の高速増幅８旧は出力インピーダン
スが０Ωの理想増幅器ＯＲと、その出力端に接続された
出力インピーダンスｒ０１に分けて描くことができる。

第１図の演算回路１を構成する増幅器Ｕ３と抵抗１５、
　Ｒ６は、理想増幅器ＯＲの出力電圧ｖＲを発生させる
機能を持つ（即ち、増幅器ｕ３の出カシ３＝ＶＩｔ）　
。

その理由を説明する。抵抗１１３．　Ｒ４，Ｒ５，ＩＩ
６は次のように予め設定している。

Ｒ３＝　α　（Ｒ１＋Ｒ２／　　（Ａ　＋　１　　）　
　）Ｒ４＝α・Ｒ２・Ａ／（Ａ＋１）Ｒ５＝β−ｒ０１　　　　　　　　　　　　　　　　（
Ｓ）Ｒ６＝β・ｒ　Ｏ２（ｆｌｉ） β：任意の定数理想増幅器ｕＲの出力電圧ＶＲは（７）式で表わすこと
かできる。

νＲ＝Ｖｏｕｔ＋　（（Ｖ４−ＶｌＩＩｔ）　／ｒ０２
　）　　（ｒｏｔ　十ｒＱ２　）・・・（７）Ｖ（ｌｌｔとｖ４は第１図中に示す点の電圧である。

なお、第１図に示す抵抗Ｒ２に流れる電流ｉｏと高速増
幅器ｕ１から出力される電流ｉＬとは、（ｒ０１　＋ｒ
０２　＋ＲＬ）　（Ｒ２であるからｌ　６４：　ｌ　１
の関係がある。したがって抵抗ｒ０２に流れる電流はｌ
Ｌとして説明する。

抵抗ｒ０２を流れる′Ｓ流ｌＬのうちＩＬ／βだけ抵抗
Ｒ６ｒｙ！Ｊに流れ込むように抵抗１１６．１１５の値
を設定することができる。従って、増幅器ｕ３の出力電
圧ｖ３は（Ｂ）式で表わすことができる。

Ｖ３＝ＶＩＩ１１＋（Ｒ５＋Ｒ６）　・（Ｉ　Ｌ　／　
１３　）　　　　　（Ｂ）（５）　、　（６）式、及び
ｉ　Ｌ　＝　（Ｖ４−ＶＱＩＬ　）　／　Ｒ０２の関係
を（Ｂ）式に代入するとシ３＝シＲとなる。

第４図（従来例）の抵抗ＲＮに加えられる高速増幅器υ
１からの電圧ｖｌＩＩｔは、ｒ０１　・ｌＬの影響を受
けるため、第９図の２２点の電位を維持して増幅器ｕ２
の反転入力端子に加えることができなかった。

一方、本発明に係る第１図の回路によれば、抵抗Ｒ４に
加える電圧■３は、高速増幅器ｕ１の出力インピーダン
ス「０１の影響を受けない電圧ＶＲ（理想増幅器υＲの
出力電圧）と等しい電圧に自動的に演算される。従って
、本発明によれば、負荷がどのように変化しても、自動
的に積分回路の増幅器ｕ２の反転入力端子を第５図の２
２点（第９図の２２点と同じ）の電圧に保つことができ
る。その結果、第８図（３）のような波形を出力するこ
とができる。

第２図の演算回路２によっても、第１図回路と同様な効
果を得ることができる。

上述した第１図回路では、ＶＲ＝Ｖ３であるから、（７
）式より、（９）式が成立つ。

Ｖ３＝Ｖｏ＋　（（Ｖ４−ＶｌｌＩｔ）　／ｒ０２　）
　　（ｒｏｉ　＋ｒ０２　）＝Ｖ４　（ｒ０１　＋ｒ０
２　）　／ｒ０２−Ｖａｓｔ　−ｒｏｔ　／　Ｒ０２・
・・（９）そして、第１図回路では、ｌ　ｒ　＝　Ｖ３／　Ｒ４の
電流を積分回路の増幅器ｕ２へ加えていた。

第２図の演算回路２でも、この第１図演算回路１と同じ
電流ｉｆを積分回路の増幅器ｕ２へ加えることができる
。

即ち、第２図では、各抵抗が次のように設定されている
。

Ｒ１５＝α　・Ｒ２・Ａ／　（Ａ＋　１　）Ｒ１６＝β
　・「０１Ｒ１７＝β　−Ｒ０２従って、増幅器Ｕ３の出力電圧Ｖ＾は（ＩＩ）式で表わ
される。

ＶＡ＝　−Ｖ　ｏｕｔ　−ｒｏ　１　／　ｒＧ２　　　
　　　　　　　（ＩＩ）これは、（９）式の右辺の第２
項の値である。この電圧■＾は、第１図回路の抵抗Ｒ４
と同じ値の抵抗１１１５を介して増幅器ｕ２へ加えられ
る。

第１図回路において２（９）式の右辺の第１項の電圧に
基づいて増幅器ｕ２へ加えられるｔ流１１は１　＋　＝
　＋Ｖ４　（ｒｏｉ　＋ｒ０２　）　／ｒ０２　）　／
Ｒ４・・・（１２）である。従って、第２図の演算回路２において、抵抗Ｒ
１４を００式の値にすれば、このＲ１４を流れる電流値
は（１２）式の電流値である。

このように第２図の回路においても第１図と同様な動作
を行なうことができる。

第１０図は、本発明の第２の目的を果たす増幅回路を示
す図である。第１０図と第４図が異なる点は点線で囲ん
だ構成を新たに追加したことである。

この点線の部分の作用は、高速増幅８旧に対するオフセ
ット電圧キャンセル用の積分増幅器ｕ２の作用と同じで
ある。即ち、オフセット電圧キャンセル用増幅器Ｕ２自
身が持つオフセット電圧ＶＯＦ２を新たに設けた点線の
部分の回路で更にキャンセルするようにしたものである
。

第４図に対して新たに追加した点線で囲った部分の構成
を説明する。出力端子と反転入力端子の間に積分コンデ
ンサＣ２を設け、非反転入力端子を共通電位に接続した
増幅器ｕ４を備える。そして抵抗Ｒ３とＲＮの接続点の
電位を抵抗Ｒ２１を介して反転入力端子に導入し増幅器
Ｕ４の出力電圧は抵抗Ｒ２２を介して増幅器ｕ２の非反
転入力端子に加えている。

点線で囲った部分の基本的動作は第３図と同じであり、
増幅器ｕ２のＤＣオフセット電圧ＶＯＦ２を反転積分し
て、この電圧を増幅器Ｕ２の非反転入力端子に加えてい
る。従ってオフセット電圧ＶＯＦ２は打消される。

第１０図の動作を第１１図を参照して説明する。高速増
幅器Ｕ１は、オープンループゲインは小さいがこれを高
い周波数領域まで維持した第１１図（Ａ）に示すような
周波数−ゲイン特性を持っている。

一方、第１１図（Ｂ）の特性はオフセット電圧を特別小
さく設計した低オフセツト増幅器の周波数特性であり、
第１１図（Ｃ）の特性は汎用増幅器の周波数特性である
。

汎用増幅器と、低オフセツト増幅器と、高速増幅器を比
較する６周波数−ゲイン特性について比較すると、最も高い周波
数領域までゲインを保持しているのが高速増幅器であり
、その次が汎用増幅器であり、最後が低オフセツト増幅
器である。但し、高速増幅器は低周波領域でもそのゲイ
ンが小さく問題である。

オフセット電圧について比較すると、最も小さいのが低
オフセツト増幅器、次が汎用増幅器、最もオフセット電
圧が大きいのが高速増幅器である。

第４図の回路のように２つの増幅器を組み合わせた複合
増幅回路においては、２つの増幅器の合成の周波数−ゲ
イン特性となる。従って第４図において増幅器Ｕ２に低
オフセツト増幅器を用いると直流に近い領域では（Ｂ）
の周波数−ゲイン特性を持ち、周波数ｆ１を越えると（
Ａ）の周波数−ゲイン特性となる。この組み合わせは低
周波領域においてゲインが小さく増幅回路として問題で
ある。

そこで本発明では増幅器ｕ２として汎用増幅器を用いる
。従って汎用増幅器Ｕ２と高速増幅器１１１を組合わせ
ると低周波領域では第１１図（Ｃ）の周波数−ゲイン特
性をもち、周波数ｆ２を越えると（八）の周波数−ゲイ
ン特性となる。この組合わせによれば低周波領域におい
て汎用増幅器Ｕ２の作用により高いゲインを確保できる
。

しかし、このままでは汎用増幅器Ｕ２が保有するオフセ
ット電圧ＶＯＦ２により高速増幅器ｕ１のオフセットを
キャンセルすると言う目的を達成できない。

そこで本発明では第１０図の如く汎用増幅器ｕ２のオフ
セット電圧ＶＯＦ２をキャンセルする増幅器Ｕ４を新た
に設け、この増幅器ｕ４に低オフセツト増幅器を用いる
ようにしたものである。その結果、第１０図の増幅回路
によれば、増幅器Ｕ４の作用によりオフセット電圧はキ
ャンセルされ、また周波数−ゲイン特性は第１１図の（
Ｄ）となる。

なお、第１０図の高速増幅器Ｕ１の出力端子に第１図及
び第２図に示す微小抵抗ｒ０２を設け、第１０図の抵抗
ＲＮの部分を第１図及び第２図のように構成することが
できるのは明らかである。

〔本発明の効果〕

以上述べたように本発明によれば、ＤＣゲインとＡＣゲ
インを負荷Ｒ［に影響されず等しくすることができる。

即ち、負荷Ｒ［が変動したりまたその値が未定であって
も、ステップ入力を正確に増幅できる（第８図（３）の
波形を出力できる）。

【図面の簡単な説明】

第１図と第２図は本発明に係る増幅回路の構成例を示す
図、第３図と第４図は従来例を示す図、第５図は本発明
の電位関係を示す図、第６図と第７図と第９図は従来例
の電位関係を示す図、第８図は各部のタイムチャート、
第１０図は本発明の別の構成例を示す図、第１１図は周
波数−ゲイン特性を示す図である。１．２・−・演算回路、Ｕｌ、　Ｕ２．０３．０４−＠
幅器、ｒ０１・・・出力インピーダンス、ｒ０２・・・
微小抵抗、Ｒ１−Ｒ１７・・・抵抗、Ｒ［・・・負荷、
Ｃ・・・積分コンデンサ。第図第図第図第図

Claims

【特許請求の範囲】入力部（Ｂ）と反転入力端子間に接続された入力抵抗（
Ｒ１）と、入出力間に接続された帰還抵抗（Ｒ２）と、
一端が前記入力部（Ｂ）に接続された抵抗（Ｒ３）と積
分コンデンサと増幅器（Ｕ２）とから構成されその積分
出力を非反転入力端子に加える積分回路と、を備え、出
力インピーダンス（ｒ０１）とオフセット電圧Ｖ＿Ｏ＿
Ｆを持つ増幅器（Ｕ１）と、この増幅器（Ｕ１）の出力
端子と負荷（ＲＬ）の間に接続された微小抵抗（ｒ０２
）と、この微小抵抗（ｒ０２）の両端の電圧を導入し、前記積
分回路の出力がマイナスのオフセット電圧−Ｖ＿Ｏ＿Ｆ
を維持する値の信号を積分回路に加える演算回路と、を備えたことを特徴とする増幅回路。