CN113589874A - 无片外电容的线性电源集成电路及无线充电设备 - Google Patents

无片外电容的线性电源集成电路及无线充电设备 Download PDF

Info

Publication number
CN113589874A
CN113589874A CN202110946725.XA CN202110946725A CN113589874A CN 113589874 A CN113589874 A CN 113589874A CN 202110946725 A CN202110946725 A CN 202110946725A CN 113589874 A CN113589874 A CN 113589874A
Authority
CN
China
Prior art keywords
voltage
resistor
module
electrically connected
node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110946725.XA
Other languages
English (en)
Other versions
CN113589874B (zh
Inventor
李晔辰
张瑞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Resources Microelectronics Holding Co ltd
China Resources Shenzhen Bay Development Co ltd Science And Technology Research Branch
Shenzhen Research Institute Tsinghua University
Original Assignee
China Resources Microelectronics Holding Co ltd
China Resources Shenzhen Bay Development Co ltd Science And Technology Research Branch
Shenzhen Research Institute Tsinghua University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Resources Microelectronics Holding Co ltd, China Resources Shenzhen Bay Development Co ltd Science And Technology Research Branch, Shenzhen Research Institute Tsinghua University filed Critical China Resources Microelectronics Holding Co ltd
Priority to CN202110946725.XA priority Critical patent/CN113589874B/zh
Publication of CN113589874A publication Critical patent/CN113589874A/zh
Application granted granted Critical
Publication of CN113589874B publication Critical patent/CN113589874B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J50/00—Circuit arrangements or systems for wireless supply or distribution of electric power
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J2207/00—Indexing scheme relating to details of circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J2207/10—Control circuit supply, e.g. means for supplying power to the control circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Amplifiers (AREA)

Abstract

本发明提供了一种无片外电容的线性电源集成电路及无线充电设备，VBG建立模块包括VBG核心模块和运算放大器模块，运算放大器模块与VBG核心模块电连接，运算放大器模块内置有启动器件，输出模块与运算放大器模块电连接；启动器件用于驱动运算放大器模块与VBG核心模块形成负反馈的闭环环路以输出稳定电压，输出模块用于根据稳定电压输出端口电压。本发明仅用单个启动器件并内置于运算放大器模块中，相比较现有电路能够省却启动电路，有效降低版图面积；并且基于VBG核心模块与运算放大器模块形成负反馈的闭环环路，控制输出模块稳定输出端口电压，保证数字模块的供电稳定性；以及利用PNP型三极管替代NPN型三极管，标准PMOS管替代LVTPMOS管，进一步降低版图面积。

Description

无片外电容的线性电源集成电路及无线充电设备
技术领域
本发明涉及无线充电技术领域，具体涉及一种无片外电容的线性电源集成电路及无线充电设备。
背景技术
目前，无线充电芯片属于大规模数模混合集成电路，通常芯片里的低压模拟模块采用内部5V线性电源供电，数字模块采用内部1.8V线性电源供电，同时需要相应的外部端口连接片外电容达到内部电源环路稳定性的目的。有时为了降低芯片成本，减少外部端口，适配小封装，就会考虑一种无外接电容的内部线性电源模块，这种需求的芯片往往对内部电源性能没有太高要求，比如低功率版本的无线充电接收芯片。
在现有无线充电接收芯片中已有基于TSMC工艺平台的1.8V无片外电容的内部线性电源电路，但上述内部线性电源电路的电路版图面积较大，由此不利于低功率低成本的无线充电接收芯片进一步开发。
因此，现有技术有待于改善。
发明内容
本发明的主要目的在于提出一种无片外电容的线性电源集成电路及无线充电设备，在保证输出电压为1.8V的基础上，至少解决背景技术中所提及的现有内部线性电源电路的电路版图面积较大，不利于低功率低成本的无线充电接收芯片进一步开发的技术问题。
本发明的第一方面，提供了一种无片外电容的线性电源集成电路，所述线性电源集成电路包括VBG建立模块和输出模块，VBG为Voltage Band Gap的缩写，表示带隙电压；所述VBG建立模块包括VBG核心模块和运算放大器模块，所述运算放大器模块与所述VBG核心模块电连接，所述输出模块与所述运算放大器模块电连接，所述运算放大器模块内置有启动器件；
所述启动器件用于驱动所述运算放大器模块与所述VBG核心模块形成负反馈的闭环环路以输出稳定电压，所述输出模块用于根据所述稳定电压输出端口电压。
在第一方面的基础上，所述VBG核心模块包括第一PNP型三极管、第二PNP型三极管、电阻组件、第七PMOS管和与所述第七PMOS管连接的第八PMOS管；
其中，所述第一PNP型三极管的发射极经所述电阻组件分别与所述第七PMOS管的漏极、所述第七PMOS管的栅极、所述第八PMOS管的栅极电连接，所述第二PNP型三极管的发射极经所述电阻组件分别与所述第七PMOS管的漏极、所述第七PMOS管的栅极、所述第八PMOS管的栅极电连接，所述第一PNP型三极管的基极和所述第一PNP型三极管的集电极均接地，所述第二PNP型三极管的基极和所述第二PNP型三极管的集电极均接地，所述第八PMOS管的源极与所述第七PMOS管的源极电连接。
在第一方面的基础上，所述电阻组件包括第四电阻、第五电阻和第六电阻；
其中，所述第四电阻一端与所述第二PNP型三极管的发射极电连接，所述第四电阻另一端与所述第六电阻一端电连接，所述第六电阻另一端同时与所述第五电阻一端、所述第七PMOS管的漏极、所述第七PMOS管的栅极、所述第八PMOS管的栅极电连接，所述第五电阻另一端与所述第一PNP型三极管的发射极电连接。
在第一方面的基础上，所述第一PNP型三极管的数量为一个，所述第二PNP型三极管的数量为至少两个。
在第一方面的基础上，所述运算放大器模块包括第一级放大子模块和第二级放大子模块；
所述第一级放大子模块用于采样第一结点电压和第二结点电压并对差分电压进行第一级放大，所述第二级放大子模块用于对经第一级放大的所述差分电压进行第二级放大以生成所述稳定电压；
其中，所述第一结点电压为第一结点的电压，所述第一结点为所述第五电阻的另一端和所述第一PNP型三极管的发射极相交的结点，所述第二结点电压为第二结点的电压，所述第二结点为所述第四电阻的另一端和所述第六电阻的一端相交的结点，所述差分电压为所述第一结点电压和所述第二结点电压的差值电压。
在第一方面的基础上，所述第一级放大子模块包括第九PMOS管、第十PMOS管和第八NMOS管、第九NMOS管；
其中，所述第九PMOS管的漏极同时与所述第八NMOS管的漏极、所述第八NMOS管的栅极、所述第九NMOS管的栅极电连接，所述第九PMOS管的源极同时与所述第十PMOS管的源极、所述第八PMOS管的漏极电连接，所述第九PMOS管的栅极与所述第二结点电连接以采样所述第二结点电压，所述第十PMOS管的栅极与所述第一结点电连接以采样所述第一结点电压，所述第十PMOS管的漏极同时与所述第二级放大电路、所述启动器件的一端和所述第九NMOS管的漏极电连接，所述第九NMOS管的源极和所述第八NMOS管的源极均接地。
在第一方面的基础上，所述第二级放大子模块包括第十NMOS管、第八电阻和第十一NMOS管；
其中，所述第十NMOS管的栅极同时与所述第十PMOS管的漏极、所述第九NMOS管的漏极和所述启动器件的一端电连接，所述第十NMOS管的漏极同时与所述第八电阻一端、所述第十一NMOS管的栅极电连接，所述第十NMOS管的源极接地，所述第十一NMOS管的源极同时与所述第七PMOS管的源极、所述第八PMOS管的源极电连接，所述第八电阻另一端和所述第十一NMOS管的漏极均与供电端电连接。
在第一方面的基础上，所述启动器件包括第七电阻，所述第七电阻的一端同时与所述第十PMOS管的漏极、所述第九NMOS管的漏极、第十NMOS管的栅极电连接，所述第七电阻的另一端接地。
在第一方面的基础上，所述输出模块包括第十二NMOS管，所述第十二NMOS管的漏极与供电端连接以接收电源电压，所述第十二NMOS管的栅极与所述运算放大器模块的输出端连接，所述第十二NMOS管的源极输出所述端口电压。
本发明的第二方面，提供了一种无线充电设备，包括如第一方面提供的无片外电容的线性电源集成电路。
本发明提供的无片外电容的线性电源集成电路及无线充电设备，有益效果如下：
1、与现有电路的启动电路相比，本发明仅用单个启动器件并内置于运算放大器模块中，单个启动器件由于内置于运算放大器模块中，具体规格精确度要求低，可以采用与现有电路相同的高阻类型，并按工艺提供模型的最小宽度尺寸设计，能有效节省版图面积，以及降低芯片成本。同时，启动器件设置方式可以排除建立异常的风险。
2、基于VBG核心模块与运算放大器模块形成负反馈的闭环环路，由此最终能够得到稳定电压，控制输出模块稳定输出端口电压，保证在应用于无线充电接收芯片时数字模块的供电稳定性。
3、基于VBG建立电路的VBG核心模块采用的PNP型三极管，其单个面积要远远小于现有电路采用的NPN型三极管的单个面积，本发明电路里的两个PNP型三极管保持1：8的比例基础上采用九宫格布局，使得本发明电路的VBG核心部分的三极管版图面积较现有电路的被大大降低。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明无片外电容的线性电源集成电路的电路示意图；
图2为本发明无片外电容的线性电源集成电路与数字模块进行连接的电路示意图；
图3为本发明无片外电容的线性电源集成电路中第二PNP型三极管为两个时的电路连接示意图；
图4为单个NPN型三极管与单个PNP型三极管PCELL模型对比图；
图5为NPN型三极管与PNP型三极管的九宫格布局对比图；
图6为LVTPMOS与标准PMOS管的PCELL模型对比图；
图7为现有电路与本发明无片外电容的线性电源集成电路整体版图面积对比图。
本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
需要注意的是，相关术语如“第一”、“第二”等可以用于描述各种组件，但是这些术语并不限制该组件。这些术语仅用于区分一个组件和另一组件。例如，不脱离本发明的范围，第一组件可以被称为第二组件，并且第二组件类似地也可以被称为第一组件。术语“和/或”是指相关项和描述项的任何一个或多个的组合。
本发明的无片外电容的线性电源集成电路能够应用于低功率版本的无线充电接收芯片，达到小型化整体版图布局的设计要求，尤其是针对1.8V线性电源模块。
图1示出本发明的无片外电容的线性电源集成电路的具体电路连接示意图，该线性电源集成电路包括VBG建立模块10和输出模块20。
该VBG建立模块10包括VBG核心模块11和运算放大器模块12，该VBG核心模块11与运算放大器模块12相接。该运算放大器模块12内置有启动器件，该启动器件为单个电子元器件并接地，因此在运算放大器模块12中起到驱动作用以及可以排除稳定电压建立异常的风险。
该输出模块20与运算放大器模块12电连接，输出模块20的作用是输出端口电压至数字模块(图2所示的数字模块)，以保证数字模块的供电稳定性。
其中，当供电端VDD5输出5V工作电压至运算放大器模块12时，该启动器件驱动运算放大器模块12与VBG核心模块11形成负反馈的闭环环路以输出稳定电压，输出模块20根据稳定电压输出端口电压。具体的，运算放大器模块12接收工作电压后传输电流至VBG核心模块11，电流在VBG核心模块11内产生电压，所产生的电压又反馈给运算放大器模块12，运算放大器模块12根据反馈的电压又重新调整传输至VBG核心模块11的电流，如此循环形成负反馈的闭环环路，最终运算放大器模块12输出稳定电压。输出模块20接收到稳定电压后输出端口电压VDD1P8，端口电压VDD1P8表示输出模块20的输出端所输出的电压，该端口电压VDD1P8可以是1.8V，1.8V的端口电压用于对数字模块进行供电。
本发明的无片外电容的线性电源集成电路与现有电路的启动电路相比，仅用单个启动器件并内置于运算放大器模块中，由此有效减少版图面积，降低芯片成本。同时，启动器件设置方式可以排除建立异常的风险。基于VBG核心模块与运算放大器模块形成负反馈的闭环环路，由此最终能够得到稳定电压，由此控制输出模块稳定输出端口电压，保证在应用于无线充电设备时数字模块的供电稳定性。
在一实施方式中，VBG核心模块11包括第一PNP型三极管PNP1、第二PNP型三极管PNP2、电阻组件、第七PMOS管MP7和第八PMOS管MP8；
第一PNP型三极管PNP1的发射极经电阻组件分别与第七PMOS管MP7的漏极、第七PMOS管MP7的栅极和第八PMOS管MP8的栅极电连接，第二PNP型三极管PNP2的发射极经电阻组件分别与第七PMOS管MP7的漏极、第七PMOS管MP7的栅极和第八PMOS管MP8的栅极电连接，第八PMOS管MP8的漏极与运算放大器模块12连接，第一PNP型三极管PNP1的基极、集电极均接地，第二PNP型三极管PNP2的基极、集电极均接地，第七PMOS管MP7的源极与第八PMOS管的源极电连接。具体的，基于VBG建立电路的VBG核心模块采用的两个三极管都是PNP类型，其单个面积要远远小于现有电路采用的NPN类型的单个面积(如图4所示的PCELL模型对比图，图中上部分是NPN类型的PCELL模型，图中下部分是PNP类型的PCELL模型)。当5V工作电压传输至运算放大器模块12，运算放大器模块12传输电流至VBG核心模块11以产生电压，第七PMOS管MP7产生电流，同时第八PMOS管MP8镜像第七PMOS管MP7产生电流，为运算放大器模块12提供偏置电流，保证运算放大器模块12正常工作。
在一实施方式中，该电阻组件包括第四电阻R4、第五电阻R5和第六电阻R6。第四电阻R4一端与第二PNP型三极管PNP2的发射极电连接，第四电阻R4另一端与第六电阻R6一端电连接，第六电阻R6另一端同时与第五电阻R5一端、第七PMOS管MP7的漏极、第七PMOS管MP7的栅极和第八PMOS管MP8的栅极电连接，第五电阻R5另一端与第一PNP型三极管PNP1的发射极电连接。具体的，第四电阻R4、第五电阻R5和第六电阻R6接收运算放大器模块12传输的电流并辅助产生两个结点电压，两个结点电压分别是第一结点电压和第二结点电压，以便于运算放大器模块12进行采样。
在一实施方式中，第一PNP型三极管PNP1的数量为一个，第二PNP型三极管PNP2的数量为至少两个(如图3所示，第二PNP型三极管为两个，分别为PNP2＿1、PNP2＿2，该两个第二PNP型三极管的基极、集电极均接地，发射极均与第四电阻R4一端电连接)，在版图布局上至少两个第二PNP型三极管PNP2设置于第一PNP型三极管PNP1的外圈。具体的，当第二PNP型三极管PNP2的数量为8个时，第一PNP型三极管PNP1和第二PNP型三极管PNP2呈九宫格布局，保持1：8的比例，与现有电路的NPN型九宫格布局相比整体版图面积缩小约83％(如图5所示，图中上部分为现有电路的NPN型九宫格布局，图中下部分为本发明电路的PNP型三极管九宫格布局)。
在一实施方式中，运算放大器模块12包括第一级放大子模块和第二级放大子模块。第一级放大子模块用于采样第一结点电压和第二结点电压并对差分电压进行第一级放大，第二级放大子模块用于对经第一级放大的差分电压进行第二级放大以生成稳定电压。其中，第一结点电压表示第一结点a的电压，第一结点a为第五电阻R5的另一端和第一PNP型三极管PNP1的发射极相交的结点，第二结点电压表示第二结点b的电压，第二结点b为第四电阻R4的另一端和第六电阻R6的一端相交的结点，差分电压为第一结点电压和第二结点电压的差值电压。具体的，运算放大器模块12中第一级放大子模块即具备采样功能也具备一级放大功能，第二级放大子模块具备二级放大功能，使得差分电压经两次放大处理后形成稳定电压。
在一实施方式中，第一级放大子模块包括第九PMOS管MP9、第十PMOS管MP10、第八NMOS管MN8、第九NMOS管MN9以及启动器件。第九PMOS管MP9的漏极同时与第八NMOS管MN8的漏极、第八NMOS管MN8的栅极、第九NMOS管MN9的栅极电连接，第九PMOS管MP9的源极与第十PMOS管MP10的源极、第八PMOS管MP8的漏极电连接，第九PMOS管MP9的栅极与第二结点b电连接以采样第二结点电压，第十PMOS管MP10的栅极与第一结点a电连接以采样第一结点电压，第十PMOS管MP10的漏极同时与第二级放大电路、启动器件的一端和第九NMOS管MN9的漏极电连接，第九NMOS管MN9的源极和第八NMOS管MN8的源极均接地，启动器件的另一端接地。具体的，在所形成的负反馈闭环环路中，第九PMOS管MP9的栅极通过与第二结点b电连接以采样第二结点电压，第十PMOS管MP10的栅极通过与第一结点a电连接以采样第一结点电压，即该第一级放大子模块中的第九PMOS管MP9和第十PMOS管MP10作为运算放大器模块12的差分输入对，将差分电压进行第一级放大后，生成第三结点电压。该第三结点电压为第三结点d的电压，也就是第十NMOS管MN10栅极的电压，以便于后续传输至第二级放大子模块中进行第二级放大处理。
在一实施方式中，第二级放大子模块包括第十NMOS管MN10、第八电阻R8、第十一NMOS管MN11以及第四电容C4。第十NMOS管MN10的栅极同时与第十PMOS管MP10的漏极、第九NMOS管MN9的漏极和启动器件的一端电连接，第十NMOS管MN10的漏极同时与第八电阻R8一端、第十一NMOS管MN11的栅极连接，第十NMOS管MN10的源极接地，第八电阻R8另一端与供电端VDD5电连接，第十一NMOS管MN11的源极同时与第七PMOS管MP7的源极、第八PMOS管MP8的源极电连接，第八电阻R8另一端和第十一NMOS管MN11的漏极均与供电端VDD5电连接，该第四电容C4一端同时与第十NMOS管MN10的漏极、第八电阻R8一端、第十一NMOS管MN11的栅极、第十二NMOS管MN12的栅极电连接，第四电容C4另一端接地。具体的，第十NMOS管MN10的栅极与第三结点d连接以接收第三结点电压，该第三结点电压经过第十NMOS管MN10与第八电阻R8，即第三结点电压经第二级放大处理后生成稳定电压。该稳定电压为第四结点c的电压，第四结点c为第八电阻R8一端、第十一NMOS管MN11的栅极和第十NMOS管MN10的漏极相交的结点。在生成第四结点c的电压时，第十一NMOS管MN11的源极电压也随之被重新调整并建立新的第一结点电压和第二结点电压，为运算放大器模块12建立新的第四结点c的电压，如此反复，VBG核心模块11与运算放大器模块12形成负反馈的闭环环路，最后建立一个稳定电压。其中，第四电容C4用于稳定第十二NMOS管MN12栅极电压，以及能够与集成于数字模块上的稳压电容C0一起满足输出电流的阶跃响应。
在一实施方式中，启动器件包括第七电阻R7，第七电阻R7的一端同时与第十PMOS管MP10的漏极、第九NMOS管MN9的漏极和第十NMOS管MN10的栅极电连接，第七电阻R7的另一端接地。具体的，第七电阻R7做为单个启动器件并接地，在精确度上要求较低，可以采用与现有电路相同的高阻类型，并按工艺提供模型的最小宽度尺寸设计，不占用多大版图面积。同时对于第七电阻R7，可防止VBG建立模块在建立稳定电压过程中出现意外，即起到排除建立稳定电压异常的风险的作用。
其中，由于第八电阻R8、第十一NMOS管MN11、第七PMOS管MP7、第五电阻R5、第六电阻R6、第四电阻R4、第一PNP型三极管PNP1以及第二PNP型三极管PNP2可形成从供电端VDD5至地的通路，因此基于第七电阻R7作为单个的接地启动器件，可以防止供电端VDD5进行上电时第十NMOS管MN10处于误开启状态，有助于整体电路的正确启动。具体的，第八PMOS管MP8的栅极宽长比与第七PMOS管MP7的栅极宽长比保持有一定的比例关系，在上电启动时第七PMOS管MP7自生成的电流按比例被镜像至第八PMOS管MP8，从而为运算放大器模块12提供了偏置电流，也助于运算放大器模块12的启动。在上述实施例中，第八PMOS管MP8为运算放大器模块提供工作电流(几十uA)，而第七PMOS管MP7是由VBG核心模块产生的电流(几uA)，所以电流比例约10左右，那么MP8的栅极宽长比就是MP7栅极宽长比的10倍左右。则可以根据不同运算放大器模块12的需要，调整第八PMOS管MP8的栅极宽长比与第七PMOS管MP7的栅极宽长比的比例以适应不同的运算放大器模块12。
在一实施方式中，输出模块20包括第十二NMOS管MN12，第十二NMOS管MN12的漏极接收供电端VDD5输出的5V工作电压，十二NMOS管MN12的栅极与运算放大器模块12的输出端电连接以接收第四结点c电压，即接收稳定电压，第十二NMOS管MN12的源极输出端口电压VDD1P8，即第十二NMOS管MN12的源极电压等同于端口电压VDD1P8。具体的，端口电压VDD1P8为1.8V的电压源端口，输出的电流量会因数字模块的需求而定，但电压保持在1.8V。而1.8V的电压是由第四结点c电压控制的(即由稳定电压控制)，第四结点c电压是个设计出的稳定电压(VBG建立模块最终产生的电压)，它减去一个电压差值(就是第十二NMOS管MN12栅极和源极之间的压差，这个压差与工艺有关，是已知的)就得到了1.8V输出电压(端口电压)，而数字模块所需要的电流也就是第十二NMOS管MN12的源极输出的电流，第十二NMOS管MN12的源极输出的电流由供电端VDD5所提供。
在设计第七电阻R7取值几MΩ和忽略运算放大器模块12失调的情况下，电路稳定后的运算放大器模块12的两个输入端电压近似相等，也就是第九PMOS管MP9的栅极所采样的第二结点电压和第十PMOS管MP10的栅极所采样的第一结点电压相等，即Va＝Vb(Va表示第一结点a的电压，Vb表示第二结点b的电压)。又因为第五电阻R5和第六电阻R6端头相连，因此第五电阻R5电压VR5就等于第六电阻R6电压VR6，则有如下公式关系：
VR5＝rR5×IR5 (公式1-1)
VR6＝rR6×IR6 (公式1-2)
Figure BDA0003216325390000101
其中，VR5、VR6分别表示第五电阻R5、第六电阻R6的电阻电压，rR5、rR6分别表示第五电阻R5和第六电阻R6的电阻值，IR5、IR6分别表示第五电阻R5和第六电阻R6的电流。
对于第一PNP型三极管PNP1和第二PNP型三极管PNP2，由于第一PNP型三极管PNP1的基极、集电极以及第二PNP型三极管PNP2的基极、集电极均接至地端，因此，第一结点电压Va和第二结点电压Vb的电压分别如下：
Va＝VEB_PNP1 (公式1-4)
Vb＝VEB_PNP2+VR4 (公式1-5)
其中，VEB表示PNP发射结正偏电压，VR4表示电阻R4的电压。即VEB_PNP1表示第一PNP型三极管发射结正偏电压，VEB_PNP2表示第二PNP型三极管发射结正偏电压。因为Va＝Vb，则有如下公式关系：
VEB_PNP1＝VEB_PNP2+VR4 (公式1-6)
根据PN结正偏时的存在以下电压电流关系式：
Figure BDA0003216325390000102
Figure BDA0003216325390000103
其中，IE_PNP表示发射极电流，IS_PNP表示PN结反偏漏电流，VT表示与温度有关的系数。所以就有如下公式关系：
Figure BDA0003216325390000111
Figure BDA0003216325390000112
IR5＝IE_PNP1 (公式2-2)
IR6＝IE_PNP2 (公式2-3)
同时，IS_PNP与发射结面积成正比，而第二PNP型三极管PNP2与第一PNP型三极管PNP1的个数比例是n，存在以下公式关系：
Figure BDA0003216325390000113
Figure BDA0003216325390000114
Figure BDA0003216325390000115
Figure BDA0003216325390000116
由此可以得出第四结点c的电压Vc，如下：
Figure BDA0003216325390000117
因此，端口电压VDD1P8如下：
Figure BDA0003216325390000118
若第十一NMOS管MN11与第十二NMOS管MN12的栅极宽长比比例接近第十一NMOS管MN11与第十二NMOS管MN12的源极电流比例，就有VGS_MN11≈VGS_MN12，于是存在以下公式关系：
Figure BDA0003216325390000119
上式中，由于第一PNP型三极管PNP1的发射结为硅PN结，则VEB_PNP1约0.6V，VSG_MP7是与工艺参数有关的第七PMOS管MP7的源栅电压，VT是与温度有关的系数，以上三者属于已知电压，因此端口电压VDD1P8可通过设置第四电阻R4、第五电阻R5和第六电阻R6的电阻值，以及第二PNP型三极管PNP2与第一PNP型三极管PNP1的个数比例n来确定。在满足低功率无线充电应用时，可以对第四电阻R4、第五电阻R5、第六电阻R6、n进行灵活设计搭配来实现端口电压VDD1P8的电压值为1.8V以满足对数字模块的稳定供电，以配合不同版图布局需要，由此适用于不同类型的无线充电接收芯片。
在VBG建立模块10中，VBG核心模块11与运算放大器模块12组成反馈环路来输出第四结点c的电压。该第四结点c的电压控制端口电压VDD1P8，因此为了保证端口电压VDD1P8稳定，该数字模块集成有稳压电容C0(该稳压电容C0的单位为pF级，是本发明电路中内置的电容，而不是片外电容)，以及通过设置第四电容C4，该第四电容C4一端同时与第十NMOS管MN10的漏极、第八电阻R8一端、第十一NMOS管MN11的栅极、第十二NMOS管MN12的栅极电连接，第四电容C4另一端接地。由此满足第十二NMOS管MN12对输出电流的阶跃响应。其次，作为两级放大器，第三结点d为负反馈的闭环环路的一极点，第四结点c为另一极点。第十二NMOS管MN12作为端口电压VDD1P8的输出管，会具有较大的尺寸，其栅电容也会很大，再加上第四电容C4，第四结点c的寄生电容会远大于第三结点d的寄生电容(主要为第十NMOS管MN10的栅电容)，而第七电阻R7和第八电阻R8都是几MΩ的电阻，再有第九NMOS管MN9的尺寸和第十NMOS管MN10的尺寸相当，从而第四结点c的等效输出电阻接近第三结点d的等效输出电阻，因此第四结点c为主极点，第三结点d为次极点，并且第三结点d极点频率远大于第四结点c极点频率，无需补偿可满足环路稳定性。如果第十二NMOS管MN12的源极输出电流需求偏小，为了节省版图面积，可适当缩小第十二NMOS管MN12的版图尺寸，但此时第四结点c极点频率会偏高，靠近d点极点频率，为了确保负反馈环路稳定性，此时可增设补偿电阻Rc和补偿电容Cc，如图1－3所示，该补偿电阻Rc一端同时与第十NMOS管MN10的栅极、第十PMOS管MP10的漏极、第九NMOS管MN9的漏极、第七电阻R7一端电连接，该补偿电阻Rc另一端经补偿电容Cc同时与第十NMOS管MN10的漏极、第四电容C4一端、第八电阻R8一端、第十一NMOS管MN11的栅极、第十二NMOS管MN12的栅极电连接，以进行密勒补偿，促使第三结点d设为主极点并远低于第四结点c的极点频率，来确保负反馈环路稳定性。
本发明电路中的PMOS管和NMOS管都采用了标准的增强型MOS管，特别是第九PMOS管MP9和第十PMOS管MP10组成的运算放大器模块12的输入差分对，它们的栅电压约0.6V(PNP的发射结正偏电压)，偏低的输入电压使得第九PMOS管MP9、第十PMOS管MP10和第八PMOS管MP8都可以采用标准类型的PMOS，并能工作在饱和区。而现有电路多采用特殊类型的LVT(低开启电压)的PMOS管，LVTPMOS在工艺上不仅比标准的PMOS多出两块MASK200，而且其允许的最小栅极长度L的设计尺寸偏大，如图6所示的LVTPMOS(图6中上部分)和标准PMOS(图6中下部分)的PCELL对比图(保持相同的栅极宽度W)。因此在现有电路的输入差分对设计上，为了控制版图面积不惜降低差分对性能。而在本发明电路的输入差分对设计上，可以在保持与现有电路差分对近似相同的版图面积下，设置出很高的栅极宽长比值(W/L)，有助于提高输入差分对跨导，增大环路增益，提高环路带宽，降低运放失调，也就是比现有电路的运算放大器具有更好的性能，同时在工艺上还节省掩膜版，减少工序。
在本发明无片外电容的线性电源集成电路的第十二NMOS管MN12与现有电路的输出管201保持相同尺寸的情况下，本发明电路的整体版图面积要比现有电路的缩小约40％，如图7所示的整体版图面积对比图(图7中上部分为现有电路，下部分为本发明电路)，并且本发明电路性能良好，可以满足实际应用需求。
本发明还提供了一种无线充电设备，包括如第一方面的无片外电容的线性电源集成电路。在线性电源集成电路达到小型化整体版图布局的设计要求的基础上，使得无线充电设备具备小型化优势并能应用于低功率充电。
以上仅为本发明的优选实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (10)

1.一种无片外电容的线性电源集成电路，其特征在于，所述线性电源集成电路包括VBG建立模块和输出模块，所述VBG建立模块包括VBG核心模块和运算放大器模块，所述运算放大器模块与所述VBG核心模块电连接，所述输出模块与所述运算放大器模块电连接，所述运算放大器模块内置有启动器件；
其中，所述启动器件用于驱动所述运算放大器模块与所述VBG核心模块形成负反馈的闭环环路以输出稳定电压，所述输出模块用于根据所述稳定电压输出端口电压。
2.如权利要求1所述无片外电容的线性电源集成电路，其特征在于，所述VBG核心模块包括第一PNP型三极管、第二PNP型三极管、电阻组件、第七PMOS管和第八PMOS管；
其中，所述第一PNP型三极管的发射极经所述电阻组件分别与所述第七PMOS管的漏极、所述第七PMOS管的栅极、所述第八PMOS管的栅极电连接，所述第二PNP型三极管的发射极经所述电阻组件分别与所述第七PMOS管的漏极、所述第七PMOS管的栅极、所述第八PMOS管的栅极电连接，所述第一PNP型三极管的基极和所述第一PNP型三极管的集电极均接地，所述第二PNP型三极管的基极和所述第二PNP型三极管的集电极均接地，所述第八PMOS管的源极与所述第七PMOS管的源极电连接。
3.如权利要求2所述无片外电容的线性电源集成电路，其特征在于，所述电阻组件包括第四电阻、第五电阻和第六电阻；
其中，所述第四电阻一端与所述第二PNP型三极管的发射极电连接，所述第四电阻另一端与所述第六电阻一端电连接，所述第六电阻另一端同时与所述第五电阻一端、所述第七PMOS管的漏极、所述第七PMOS管的栅极、所述第八PMOS管的栅极电连接，所述第五电阻另一端与所述第一PNP型三极管的发射极电连接。
4.如权利要求2或3任一所述无片外电容的线性电源集成电路，其特征在于，所述第一PNP型三极管的数量为一个，所述第二PNP型三极管的数量为至少两个。
5.如权利要求4所述无片外电容的线性电源集成电路，其特征在于，所述运算放大器模块包括第一级放大子模块和第二级放大子模块；
所述第一级放大子模块用于采样第一结点电压和第二结点电压并对差分电压进行第一级放大，所述第二级放大子模块用于对经第一级放大的所述差分电压进行第二级放大以生成所述稳定电压；
其中，所述第一结点电压为第一结点的电压，所述第一结点为所述第五电阻的另一端和所述第一PNP型三极管的发射极相交的结点，所述第二结点电压为第二结点的电压，所述第二结点为所述第四电阻的另一端和所述第六电阻的一端相交的结点，所述差分电压为所述第一结点电压和所述第二结点电压的差值电压。
6.如权利要求5所述无片外电容的线性电源集成电路，其特征在于，所述第一级放大子模块包括第九PMOS管、第十PMOS管和第八NMOS管、第九NMOS管；
其中，所述第九PMOS管的漏极同时与所述第八NMOS管的漏极、所述第八NMOS管的栅极、所述第九NMOS管的栅极电连接，所述第九PMOS管的源极同时与所述第十PMOS管的源极、所述第八PMOS管的漏极电连接，所述第九PMOS管的栅极与所述第二结点电连接以采样所述第二结点电压，所述第十PMOS管的栅极与所述第一结点电连接以采样所述第一结点电压，所述第十PMOS管的漏极同时与所述第二级放大电路、所述启动器件的一端和所述第九NMOS管的漏极电连接，所述第九NMOS管的源极和所述第八NMOS管的源极均接地。
7.如权利要求6所述无片外电容的线性电源集成电路，其特征在于，所述第二级放大子模块包括第十NMOS管、第八电阻和第十一NMOS管；
其中，所述第十NMOS管的栅极同时与所述第十PMOS管的漏极、所述第九NMOS管的漏极和所述启动器件的一端电连接，所述第十NMOS管的漏极同时与所述第八电阻一端、所述第十一NMOS管的栅极电连接，所述第十NMOS管的源极接地，所述第十一NMOS管的源极同时与所述第七PMOS管的源极、所述第八PMOS管的源极电连接，所述第八电阻另一端和所述第十一NMOS管的漏极均与供电端电连接。
8.如权利要求7所述无片外电容的线性电源集成电路，其特征在于，所述启动器件包括第七电阻，所述第七电阻的一端同时与所述第十PMOS管的漏极、所述第九NMOS管的漏极、第十NMOS管的栅极电连接，所述第七电阻的另一端接地。
9.如权利要求1－3、5－8任一项所述无片外电容的线性电源集成电路，其特征在于，所述输出模块包括第十二NMOS管，所述第十二NMOS管的漏极与供电端连接以接收电源电压，所述第十二NMOS管的栅极与所述运算放大器模块的输出端连接，所述第十二NMOS管的源极输出所述端口电压。
10.一种无线充电设备，其特征在于，包括如权利要求1－9任一项所述无片外电容的线性电源集成电路。
CN202110946725.XA 2021-08-17 2021-08-17 无片外电容的线性电源集成电路及无线充电设备 Active CN113589874B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110946725.XA CN113589874B (zh) 2021-08-17 2021-08-17 无片外电容的线性电源集成电路及无线充电设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110946725.XA CN113589874B (zh) 2021-08-17 2021-08-17 无片外电容的线性电源集成电路及无线充电设备

Publications (2)

Publication Number Publication Date
CN113589874A true CN113589874A (zh) 2021-11-02
CN113589874B CN113589874B (zh) 2022-12-06

Family

ID=78238291

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110946725.XA Active CN113589874B (zh) 2021-08-17 2021-08-17 无片外电容的线性电源集成电路及无线充电设备

Country Status (1)

Country Link
CN (1) CN113589874B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6630859B1 (en) * 2002-01-24 2003-10-07 Taiwan Semiconductor Manufacturing Company Low voltage supply band gap circuit at low power process
CN101470457A (zh) * 2007-12-26 2009-07-01 东部高科股份有限公司 带隙基准电压发生电路
CN101916128A (zh) * 2010-08-18 2010-12-15 北京大学 一种提高带隙基准源输出电源抑制比的方法及相应的电路
CN102262414A (zh) * 2010-05-29 2011-11-30 比亚迪股份有限公司 一种带隙基准源产生电路
CN104714590A (zh) * 2015-01-09 2015-06-17 芯原微电子(上海)有限公司 一种nmos驱动输出带隙基准电路
CN105607684A (zh) * 2016-02-26 2016-05-25 上海华力微电子有限公司 一种自偏置带隙基准源电路
CN109917842A (zh) * 2019-04-16 2019-06-21 卓捷创芯科技（深圳）有限公司 一种消除自偏置带隙基准简并亚稳态的钳位反馈启动电路

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6630859B1 (en) * 2002-01-24 2003-10-07 Taiwan Semiconductor Manufacturing Company Low voltage supply band gap circuit at low power process
CN101470457A (zh) * 2007-12-26 2009-07-01 东部高科股份有限公司 带隙基准电压发生电路
CN102262414A (zh) * 2010-05-29 2011-11-30 比亚迪股份有限公司 一种带隙基准源产生电路
CN101916128A (zh) * 2010-08-18 2010-12-15 北京大学 一种提高带隙基准源输出电源抑制比的方法及相应的电路
CN104714590A (zh) * 2015-01-09 2015-06-17 芯原微电子(上海)有限公司 一种nmos驱动输出带隙基准电路
CN105607684A (zh) * 2016-02-26 2016-05-25 上海华力微电子有限公司 一种自偏置带隙基准源电路
CN109917842A (zh) * 2019-04-16 2019-06-21 卓捷创芯科技（深圳）有限公司 一种消除自偏置带隙基准简并亚稳态的钳位反馈启动电路

Also Published As

Publication number Publication date
CN113589874B (zh) 2022-12-06

Similar Documents

Publication Publication Date Title
US7429854B2 (en) CMOS current mirror circuit and reference current/voltage circuit
EP0194031B1 (en) Cmos bandgap reference voltage circuits
US6900689B2 (en) CMOS reference voltage circuit
US4987379A (en) Operational amplifier circuit
US20090051341A1 (en) Bandgap reference circuit
JPH08234853A (ja) Ｐｔａｔ電流源
CN108351662B (zh) 具有曲率补偿的带隙参考电路
US8026756B2 (en) Bandgap voltage reference circuit
JPH10107557A (ja) 電圧電流変換回路
JPH03185506A (ja) 安定化定電圧回路
US20210349490A1 (en) Bandgap reference with input amplifier for noise reduction
US20050218993A1 (en) Fast-response current limiting
JPH04352508A (ja) 浮遊動作点を有するｃｍｏｓトランスコンダクタンス増幅器
US6288525B1 (en) Merged NPN and PNP transistor stack for low noise and low supply voltage bandgap
US5488329A (en) Stabilized voltage generator circuit of the band-gap type
CN111293876B (zh) 一种电荷泵的线性化电路
CN111752325A (zh) 一种高精度线性稳压电路
CN113589874B (zh) 无片外电容的线性电源集成电路及无线充电设备
US20030020536A1 (en) Compact self-biasing reference current generator
CN115840486A (zh) 一种曲率补偿带隙基准电路
CN212484194U (zh) 一种cmos电压基准源
CN113110692A (zh) 一种电流镜电路
US7170337B2 (en) Low voltage wide ratio current mirror
KR0158625B1 (ko) 자유 컬렉터단자를 구비한 바이폴라 트랜지스터 회로
US6255868B1 (en) Buffer circuit and hold circuit

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant