CN116610185A - 采用PNP型Brokaw基准核心的高压稳压电路 - Google Patents

采用PNP型Brokaw基准核心的高压稳压电路 Download PDF

Info

Publication number
CN116610185A
CN116610185A CN202310595301.2A CN202310595301A CN116610185A CN 116610185 A CN116610185 A CN 116610185A CN 202310595301 A CN202310595301 A CN 202310595301A CN 116610185 A CN116610185 A CN 116610185A
Authority
CN
China
Prior art keywords
voltage
circuit
brokaw
pnp
reference core
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202310595301.2A
Other languages
English (en)
Other versions
CN116610185B (zh
Inventor
袁冰
李江山
李志恒
梁春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN202310595301.2A priority Critical patent/CN116610185B/zh
Publication of CN116610185A publication Critical patent/CN116610185A/zh
Application granted granted Critical
Publication of CN116610185B publication Critical patent/CN116610185B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/569—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection
    • G05F1/571—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection with overvoltage detector
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

本发明公开一种采用PNP型Brokaw基准核心的高压稳压电路，包括耐高压电路、反馈电阻网络、PNP型Brokaw基准核心、偏置反馈电路、瞬时高压保护电路。PNP型Brokaw基准核心能够在上电后产生与带隙基准电压精度一致的参考电压差值，该差值电压经过反馈电阻网络能够成比例的反应到输出电压上，进而保证极高的输出电压精度。高压NMOS管能够隔离高压，完成耐高压的基本功能。齐纳二极管的钳位电压则能保证低耐压的高压NMOS器件的栅源极不被击穿。本发明解决了现有技术存在的输出电压精度差、低压器件易损坏、高压MOS管采用过多以及高压MOS管栅源极未作钳位保护易被高压击穿问题，可以作为一般高压电源集成电路包括LDO以及DC‑DC的高压预稳压电路。

Description

采用PNP型Brokaw基准核心的高压稳压电路
技术领域
本发明属于电子技术领域，更进一步涉及模拟集成电路中的一种采用PNP型Brokaw基准核心的高压稳压电路。本发明可以作为一般高压电源集成电路包括LDO以及DC-DC的高压预处理电路，也可应用于普通的高压模拟集成电路的预稳压。
背景技术
高压预处理电路也称高压预稳压电路，是许多高压模拟集成电路的重要组成部分。能够将其输入端的较高电压经过初步稳压后为后续电路(包括后级基准电路、偏置电路、电流镜电路、保护电路、逻辑电路等)提供合适的低压电源。传统的高压预稳压电路通常是利用齐纳二极管与三极管的组合方式，得到一个齐纳管稳压后的电压减去三极管的基极-发射极导通压降的电压，即输出电压取决于齐纳二极管击穿后的稳压电压。该电压会随输入电压及温度的变化产生较大的偏移，输出精度差。若后续电路需要更精准的供电电压，传统高压预稳压电路则难以满足其要求。同时，在高压工艺集成电路中，耐高压器件一般性能差、占用面积大，耗费版图面积，应尽可能的少用。而与之相对应的同工艺下的低压器件则性能好、占用面积小。因此，在高压集成电路工艺中，设计人员希望尽可能的多采用低压器件。然而，在高压电路中，使用低压器件又面临着器件容易被击穿的风险。在高压工艺集成电路中，高压MOS管一般利用其源漏耐压值极高的特性去做耐压设计，但是其栅源极却不能耐高压，如果加在高压MOS管栅源极的电压超过其额定耐压，高压MOS管便会被高压击穿而损坏。因此便需要设计电路去保证高压来临时能够保护高压MOS管的栅源极。
武汉职业技术学院在其申请的专利文献“一种预稳压电路”(申请号202111039431.5，申请公布号CN 113687683 A)中提出一种以固定栅压产生电路、低压电源产生电路为核心的高压预稳压电路。该电路所述的预稳压电路包括高压电源VCC，高压电源VCC与固定栅压产生电路和低压电源产生电路的正极连接，为固定栅压产生电路和低压电源产生电路进行供电。所述固定栅压产生电路的输出端与低压电源产生电路连接，低压电源产生电路输出低压电源Vpre，并将低压电源Vpre输入至负载，为负载进行供电。所述固定栅压产生电路、低压电源产生电路和负载的负极连接并接地。实现的基本思想是将输入的高线路电源电压通过核心为齐纳二极管的固定栅压产生电路先产生一个较低的稳压电压再通过低压电源产生电路跟随输出一个带载能力更强的低压输出。该电路存在的不足之处是：由于输出电压取决于固定栅压产生电路中的齐纳二极管的击穿稳压电压，而齐纳二极管的击穿稳压电压随温度的变化会产生较大的偏移。该专利申请的说明书的仿真显示，在500uA负载时，在全温度全工艺角下，其输出的低压范围为4.08V～5.4V。若后级低压电路所需的供电电压精度要求很高，那么该电路难以满足实际需求。
福建省福芯电子科技有限公司在申请的专利文献“一种高压带隙基准电路结构”(申请号201710556866.4申请公布号CN 107272818 A)中提出一种以控制电路、高低压转换电路、稳压电路、反馈电路、带隙基准电路为核心的高压带隙基准电路。该电路实现的基本思想是将输入的高线路电源电压经过采用高压MOS管的控制电路以及高低压转换电路进行稳定低压输出，然后通过稳压电路对高低压转换电路进行钳位控制，最后经过带隙基准电路输出所需基准电压。该电路存在的不足之处是：控制电路和高低压转换电路的高压MOS管采用较多，会降低电路性能和增加版图面积；高压MOS管的栅源极没有专门做钳位保护，存在被瞬时高压击穿的可能。
发明内容
本发明的目的是针对上述现有技术的不足，提出一种采用PNP型Brokaw基准核心的高压稳压电路，用于解决现有技术存在的输出电压精度差、低压器件易损坏、高压MOS管采用过多以及高压MOS管栅源极未作钳位保护易被高压击穿问题。
实现本发明目的的思路是：由于本发明采用了PNP型Brokaw基准核心，PNP型Brokaw基准核心能够在上电后产生与带隙基准电压精度一致的参考电压差值，该差值电压经过反馈电阻网络能够成比例的反应到输出电压上。因此输出电压的精度与带隙基准电压精度一致，最终能够保证极高精度的输出电压。由于本发明采用了一个具有极高源漏耐压特性的高压NMOS器件，使得输入线路高压只存在于高压NMOS器件的漏端，而高压NMOS器件的漏源极压差非常大，以至于耐住高压的同时，其源极电压可以保持低压。最终能够完成隔离高压保护电路的功能。由于本发明在高压NMOS管栅极引入了一个齐纳二极管，在齐纳二极管的两端加上瞬时高压的时刻，若瞬时高压超过其反向击穿电压值，那么齐纳二极管两端的电压便会被钳位在一个固定的稳压值。稳压电路上电的瞬间，高压NMOS器件的源极保持低压，栅极接收瞬时高压，此刻利用齐纳二极管的钳位电压则能保证低耐压的高压NMOS器件的栅源极不被击穿。电路可采用一般高压集成电路工艺实现，能够完成高压模拟电路的高压输入低压输出功能。本发明解决了现有技术存在的输出电压精度差、低压器件易损坏、高压MOS管采用过多以及高压MOS管栅源极未作钳位保护易被高压击穿问题，使得本发明的高压稳压电路拥有极高的输出电压精度、更小的版图面积以及更安全不易被高压损坏的优点。
为实现上述目的，本发明的技术方案如下。
采用PNP型Brokaw基准核心的高压稳压电路包括偏置反馈电路、反馈电阻网络、耐高压电路、PNP型Brokaw基准核心、瞬时高压保护电路；所述高压稳压电路的输入端VIN分别与耐高压电路、偏置反馈电路相连，所述高压稳压电路的输出端VOUT分别与反馈电阻网络、PNP型Brokaw基准核心、耐高压电路、偏置反馈电路相连；耐高压电路分别与偏置反馈电路、瞬时高压保护电路相连，PNP型Brokaw基准核心分别与反馈电阻网络、偏置反馈电路相连；所述高压稳压电路的接地端GND分别与反馈电阻网络、PNP型Brokaw基准核心、偏置反馈电路、瞬时高压保护电路相连。
本发明与现有技术相比具有以下优点：
第一，由于本发明采用了PNP型Brokaw基准核心，因此电路的输出电压能够保证拥有极高的精度，能够克服传统技术中采用齐纳二极管导致的电压输出精度不足。使得本发明能够用于对供电电压精度要求较高的后级低压电路。
第二，由于本发明采用了一个具有极高源漏耐压特性的高压NMOS器件，因此能够将高的输入线路电源电压与低压部分电路进行隔离，保证低压部分电路器件的正常工作而不被高压损坏且仅采用一个高压MOS器件，使得本发明提升电路性能的同时亦节约了版图的设计面积。
第三，由于本发明在高压NMOS管栅极引入了一个齐纳二极管，因此能够保护高压NMOS管的栅源极以及其他低压器件不被瞬时高压击穿。使得本发明能够拥有保护高压NMOS管栅源极的功能。
附图说明
图1为本发明的电路框图；
图2为本发明实施例的电路原理图；
图3为本发明的直流温度特性仿真结果图；
图4为本发明的线性调整率特性仿真结果图。
具体实施方式
下面结合附图和实施例对本发明作进一步详细的说明。
参照图1，对本发明的电路整体结构作进一步详细的说明。
本发明的电路包括耐高压电路、反馈电阻网络、PNP型Brokaw基准核心、偏置反馈电路、瞬时高压保护电路。
所述高压稳压电路的输入端VIN分别与耐高压电路、偏置反馈电路相连，所述高压稳压电路的输出端VOUT分别与反馈电阻网络、PNP型Brokaw基准核心、耐高压电路、偏置反馈电路相连；耐高压电路分别与偏置反馈电路、瞬时高压保护电路相连，PNP型Brokaw基准核心分别与反馈电阻网络、偏置反馈电路相连；所述高压稳压电路的接地端GND分别与反馈电阻网络、PNP型Brokaw基准核心、偏置反馈电路、瞬时高压保护电路相连。
所述耐高压电路中采用高压NMOS管MH1，该高压NMOS管MH1的漏极接高压稳压电路的输入端VIN，栅极分别与瞬时高压保护电路、偏置反馈电路相连；源极分别与高压稳压电路的输出端VOUT、反馈电阻网络、PNP型Brokaw基准核心、偏置反馈电路相连。
所述耐高压电路中采用的高压NMOS管MH1的漏源极耐压值设置大于100V，栅源极耐压值设置为5V，宽长比设置为152um/3um。一般并联个数设置为1，在需要扩大输出带载能力时，其并联个数可以增加。
所述反馈电阻网络由串联分压电阻的形式组成，其中电阻的阻值设置为兆欧级，能够保证其输出带载能力正常的同时降低电路的整体功耗。
所述PNP型Brokaw基准核心的PNP型三极管的电流增益大于200，以便降低其基极电流对输出电压精度的影响。
所述偏置反馈电路在上电后可以为所述耐高压电路提供栅极直流电压偏置，形成负反馈环路，保证电路的稳定性。
所述瞬时高压保护电路中采用齐纳二极管D1，该齐纳二极管D1的正极接地GND，负极接耐高压电路。
参照图2，对本发明实施例电路的原理作进一步详细的说明。
所述耐高压电路由高压NMOS管MH1构成。所述反馈电阻网络由第一电阻R1和第二电阻R2构成。所述PNP型Brokaw基准核心由第三电阻R3、第四电阻R4、第一PNP三极管Q1、第二PNP三极管Q2、第一NMOS管M1和第二NMOS管M2构成；高压稳压电路的输出端VOUT依次通过第四电阻R4、第三电阻R3与第一PNP三极管Q1的发射极相连，高压稳压电路的输出端VOUT通过第四电阻R4与第二PNP三极管Q2发射极相连。第一PNP三极管Q1的基极和第二PNP三极管Q2的基极相连并连接到反馈电阻网络，第一PNP管Q1的集电极与第一NMOS管M1的漏极、第一NMOS管M1的栅极、第二NMOS管M2的栅极连接。第一NMOS管M1的源极接地GND，第二PNP管Q2的集电极与第二NMOS管M2的漏极相连并连接到偏置反馈网络，第二NMOS管M2的源极接地GND。所述偏置反馈电路由第五电阻R5、第三NMOS管M3和第四NMOS管M4构成。所述瞬时高压保护电路由齐纳二极管D1构成。
高压NMOS管MH1的漏极和第五电阻R5连接为输入端VIN；输入端VIN通过第五电阻R5接齐纳二极管D1的负极、高压NMOS管MH1的栅极和第四NMOS管M4的漏极；齐纳二极管D1的正极接地GND。
高压NMOS管MH1的源极和第四NMOS管M4的栅极连接为输出端VOUT；输出端VOUT依次通过第二电阻R2、第一电阻R1接地GND；输出端VOUT依次通过第四电阻R4、第三电阻R3接第一PNP管Q1的发射极；输出端VOUT通过第二电阻R2接第一PNP管Q1的基极和第二PNP管Q2的基极；输出端VOUT通过第四电阻R4接第二PNP管Q2的发射极。
第一PNP管Q1的集电极与第一NMOS管M1的漏极、第一NMOS管M1的栅极、第二NMOS管M2的栅极连接；第一NMOS管M1的源极接地GND。
第二PNP管Q2的集电极与第二NMOS管M2的漏极、第三NMOS管M3的栅极连接；第二NMOS管M2的源极接地GND。
第四NMOS管M4的源极与第三NMOS管M3的漏极连接；第三NMOS管M3的源极接地GND。
参照图2，当输入高压加在输入端VIN和地GND之间时，输入端VIN的高压会通过第五电阻R5给到高压NMOS管MH1的栅极偏置电压，使得输出VOUT端的电压能够在VIN端高压加入的同时迅速爬升，完成自启动的功能。第五电阻R5的取值范围为兆欧级，能够降低电路的整体功耗。齐纳二极管D1能够保证在VIN端高压来临瞬间保护高压NMOS管MH1栅源极以及其他低压器件不被高压损坏。所述瞬时高压保护电路也可由栅极-漏极短接的MOS管或基极-集电极短接的三极管的串联稳压结构构成。
所述PNP型Brokaw基准核心中由第一MOS管M1和第二MOS管M2构成电流镜。第一MOS管M1和第二MOS管M2的宽长比相等，设置为5um/20um。第一MOS管M1和第二MOS管M2的并联个数比为1：1。这样可以保证流过第一PNP管Q1的集电极电流与流过第二PNP管Q2的集电极电流相等。
根据Brokaw基准结构原理，可得第二电阻R2两端的压差表达式为：
其中，VBE2表示第二PNP管Q2的基极-发射极电压，R4表示第四电阻R4的阻值，R3表示第三电阻R3的阻值，VT表示热电压，N表示第一PNP管Q1和第二PNP管Q2的并联个数比。合理调节R3、R4和N的值，即可得到几乎不随温度变化的电压VR2。
所述PNP型Brokaw基准核心的第一PNP管Q1和第二PNP管Q2的并联个数比设置为4：1，第三电阻R3的阻值设置为175.6KΩ，第四电阻R4的阻值设置为1.51MΩ。
由所述反馈电阻网络的第一电阻R1和第二电阻R2的分压关系，可以得到输出端VOUT的电压表达式：
其中，R1表示第一电阻R1的阻值，R2表示第二电阻R2的阻值。合理设置R1和R2的值可以保证输出端VOUT电压的高精度。第一电阻R1的阻值设置为4.95MΩ，第二电阻R2的阻值设置为3.18MΩ。
所述偏置反馈电路的第三MOS管M3宽长比设置为5um/20um，第四MOS管M4宽长比设置为5um/1um。
参照图3，对本发明实施例中的有益效果作进一步详细的说明。
图3是结合图2的电路原理图，基于Linux操作系统和软件IC616，运用Spectre仿真工具进行仿真试验，采用BCD工艺，在典型的工艺角下，在输入端VIN接入100V高压，在-40～150℃的温度范围内对电路进行直流扫描仿真，得到图3的仿真曲线图。图3中的横轴为温度，单位为℃；竖轴为输出端VOUT电压，单位为V。输出端VOUT电压大小一直保证在3.465V～3.471V之间，试验温度范围内变化量约为5.71mV。温度系数约为8.7ppm/℃。输出端VOUT电压精度极高。
参照图4，对本发明实施例电路的原理作进一步详细的说明。
图4是结合图2的电路原理图，基于Linux操作系统和软件IC616，运用Spectre仿真工具进行仿真试验，采用BCD工艺，在典型的工艺角下，在25℃的温度条件下，当输入端VIN的电压从6V～100V变化时，对电路进行直流扫描仿真，得到图4的仿真曲线图。图4中的横轴为输入端VIN电压，单位为V；竖轴为输出端VOUT电压，单位为V。试验输出端电压从3.413V变化到3.469V，变化量约为55.9mV，其输出端VOUT电压的线性调整率约为1.62％，完成了基本高压稳压的功能。

Claims (9)

1.一种采用PNP型Brokaw基准核心的高压稳压电路，包括偏置反馈电路、反馈电阻网络，其特征在于，还包括耐高压电路、PNP型Brokaw基准核心、瞬时高压保护电路；所述高压稳压电路的输入端VIN分别与耐高压电路、偏置反馈电路相连，所述高压稳压电路的输出端VOUT分别与反馈电阻网络、PNP型Brokaw基准核心、耐高压电路、偏置反馈电路相连；耐高压电路分别与偏置反馈电路、瞬时高压保护电路相连，PNP型Brokaw基准核心分别与反馈电阻网络、偏置反馈电路相连；所述高压稳压电路的接地端GND分别与反馈电阻网络、PNP型Brokaw基准核心、偏置反馈电路、瞬时高压保护电路相连。
2.根据权利要求1所述的采用PNP型Brokaw基准核心的高压稳压电路，其特征在于，所述耐高压电路中采用高压NMOS管MH1，该高压NMOS管MH1的漏极接高压稳压电路的输入端VIN，栅极分别与瞬时高压保护电路、偏置反馈电路相连；源极分别与高压稳压电路的输出端VOUT、反馈电阻网络、PNP型Brokaw基准核心、偏置反馈电路相连。
3.根据权利要求1所述的采用PNP型Brokaw基准核心的高压稳压电路，其特征在于，所述耐高压电路中采用的高压NMOS管MH1的漏源极耐压值设置大于100V，栅源极耐压值设置为5V，宽长比设置为152um/3um。
4.根据权利要求1所述的采用PNP型Brokaw基准核心的高压稳压电路，其特征在于，所述PNP型Brokaw基准核心由第三电阻R3、第四电阻R4、第一PNP三极管Q1、第二PNP三极管Q2、第一NMOS管M1和第二NMOS管M2构成；高压稳压电路的输出端VOUT依次通过第四电阻R4、第三电阻R3与第一PNP三极管Q1的发射极相连，高压稳压电路的输出端VOUT通过第四电阻R4与第二PNP三极管Q2发射极相连；第一PNP三极管Q1的基极和第二PNP三极管Q2的基极相连并连接到反馈电阻网络，第一PNP管Q1的集电极与第一NMOS管M1的漏极、第一NMOS管M1的栅极、第二NMOS管M2的栅极连接；第一NMOS管M1的源极接地GND；第二PNP管Q2的集电极与第二NMOS管M2的漏极相连并连接到偏置反馈网络，第二NMOS管M2的源极接地GND。
5.根据权利要求4所述的采用PNP型Brokaw基准核心的高压稳压电路，其特征在于，所述PNP型Brokaw基准核心的PNP型三极管的电流增益大于200。
6.根据权利要求4所述的采用PNP型Brokaw基准核心的高压稳压电路，其特征在于，所述PNP型Brokaw基准核心中由第一MOS管M1和第二MOS管M2构成电流镜；所述第一MOS管M1和第二MOS管M2的宽长比相等；第一MOS管M1和第二MOS管M2的并联个数比为1：1。
7.根据权利要求4所述的采用PNP型Brokaw基准核心的高压稳压电路，其特征在于，所述PNP型Brokaw基准核心中的第一PNP管Q1和第二PNP管Q2的并联个数比设置为4：1，第三电阻R3的阻值设置为175.6KΩ，第四电阻R4的阻值设置为1.51MΩ。
8.根据权利要求1所述的采用PNP型Brokaw基准核心的高压稳压电路，其特征在于，所述瞬时高压保护电路中采用齐纳二极管D1，该齐纳二极管D1的正极接地GND，负极接耐高压电路。
9.根据权利要求1所述的采用PNP型Brokaw基准核心的高压稳压电路，其特征在于，所述瞬时高压保护电路由栅极-漏极短接的MOS管或基极-集电极短接的三极管的串联稳压结构构成。
CN202310595301.2A 2023-05-25 2023-05-25 采用PNP型Brokaw基准核心的高压稳压电路 Active CN116610185B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310595301.2A CN116610185B (zh) 2023-05-25 2023-05-25 采用PNP型Brokaw基准核心的高压稳压电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310595301.2A CN116610185B (zh) 2023-05-25 2023-05-25 采用PNP型Brokaw基准核心的高压稳压电路

Publications (2)

Publication Number Publication Date
CN116610185A true CN116610185A (zh) 2023-08-18
CN116610185B CN116610185B (zh) 2024-01-09

Family

ID=87676107

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310595301.2A Active CN116610185B (zh) 2023-05-25 2023-05-25 采用PNP型Brokaw基准核心的高压稳压电路

Country Status (1)

Country Link
CN (1) CN116610185B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100102794A1 (en) * 2008-10-27 2010-04-29 Vanguard International Semiconductor Corporation Bandgap reference circuits
US20100308788A1 (en) * 2007-09-21 2010-12-09 Freescale Semiconductor, Inc Band-gap voltage reference circuit
WO2016095445A1 (zh) * 2014-12-19 2016-06-23 深圳市中兴微电子技术有限公司 一种低压电源产生电路、方法及集成电路
CN206505341U (zh) * 2017-02-21 2017-09-19 深圳伊凡微电子有限公司 一种高电压输入带隙基准电路
CN111240394A (zh) * 2020-01-15 2020-06-05 西安电子科技大学 带预稳压结构的无运放带隙基准电路
CN113220057A (zh) * 2021-04-21 2021-08-06 电子科技大学 一种高抗噪声的浮动带隙基准源
CN113552917A (zh) * 2021-07-23 2021-10-26 杭州朔天科技有限公司 一种用低压工艺器件实现高压应用的电压基准电路及方法
CN114879791A (zh) * 2022-04-28 2022-08-09 荣湃半导体（上海）有限公司 一种自启动稳压电路

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100308788A1 (en) * 2007-09-21 2010-12-09 Freescale Semiconductor, Inc Band-gap voltage reference circuit
US20100102794A1 (en) * 2008-10-27 2010-04-29 Vanguard International Semiconductor Corporation Bandgap reference circuits
WO2016095445A1 (zh) * 2014-12-19 2016-06-23 深圳市中兴微电子技术有限公司 一种低压电源产生电路、方法及集成电路
CN206505341U (zh) * 2017-02-21 2017-09-19 深圳伊凡微电子有限公司 一种高电压输入带隙基准电路
CN111240394A (zh) * 2020-01-15 2020-06-05 西安电子科技大学 带预稳压结构的无运放带隙基准电路
CN113220057A (zh) * 2021-04-21 2021-08-06 电子科技大学 一种高抗噪声的浮动带隙基准源
CN113552917A (zh) * 2021-07-23 2021-10-26 杭州朔天科技有限公司 一种用低压工艺器件实现高压应用的电压基准电路及方法
CN114879791A (zh) * 2022-04-28 2022-08-09 荣湃半导体（上海）有限公司 一种自启动稳压电路

Also Published As

Publication number Publication date
CN116610185B (zh) 2024-01-09

Similar Documents

Publication Publication Date Title
CN110362144B (zh) 基于指数补偿的低温漂高电源抑制比带隙基准电路
CN108037791B (zh) 一种无运放的带隙基准电路
CN102081423B (zh) 温度折返限流装置
CN110347203B (zh) 宽带低功耗的带隙基准电路
CN112068627B (zh) 一种电压输出调节模块
CN106020317B (zh) 一种低压差线性稳压器的过流保护电路
CN111045470B (zh) 一种低失调电压高电源抑制比的带隙基准电路
CN113703513A (zh) 防倒灌保护模块、低压差线性稳压器、芯片及供电系统
CN205540381U (zh) 一种电流反馈式精确过温保护电路
CN111026221A (zh) 一种工作在低电源电压下的电压基准电路
CN109491439B (zh) 一种基准电压源及其工作方法
CN204361662U (zh) 一种过温保护电路
CN116610185B (zh) 采用PNP型Brokaw基准核心的高压稳压电路
CN212586761U (zh) 一种基于低压放大器的易集成稳压电路
CN113377144A (zh) 一种输出端无过冲电压的线性稳压器电路
CN115079762B (zh) 低压差线性稳压器电路
CN116880644A (zh) 一种高阶曲率温度补偿带隙基准电路
CN112462835A (zh) 低压线性稳压器
CN116860052A (zh) 一种负反馈稳压电路及前端稳压电路
CN112433556A (zh) 一种改进的带隙基准电压电路
CN113342109B (zh) 一种具有最大电流限制功能的低压差线性稳压器
CN111427406A (zh) 带隙基准电路
CN107608440A (zh) 一种带隙基准参考源电路
WO2021073305A1 (zh) 高电源抑制比的低压差线性稳压器
CN113985955A (zh) 带隙基准电路及控制方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant