CN115237195B - 电压基准源 - Google Patents

Abstract

本发明提供了一种电压基准源，所述电压基准源包括：启动电路；曲率校正电路；运算放大器；负反馈电路；比例电阻输出电路；其中，曲率校正电路通过内部不同正温度系数电阻的差异化设计抵消掉内部目标三极管饱和压降的负温度系数，在目标三极管的基极处得到零温度系数的参考电压。在本发明中，电压基准源的曲率校正电路，通过内部不同正温度系数电阻的差异化设计抵消掉内部目标三极管饱和压降的负温度系数，在目标三极管的基极处得到零温度系数的参考电压，仅利用多个电阻之间温度系数的差异即可对参考电压或者基准电压的一阶温度曲率和高阶温度曲率进行校正，原理简单，整体电路结构简单，在对外输出低温漂的基准电压的同时，成本低且功耗低。

Description

电压基准源

技术领域

本发明属于集成电路设计技术领域，尤其是涉及一种电压基准源。

背景技术

在高精度数模混合电路中通常需要高精度的电压基准源，如A/D转换器、D/A转换器等。电压基准源的功能是为电路中的其他的模块提供基准电压，其稳定性直接决定了电路性能的优劣。描述电压基准源稳定性的指标主要有：温度系数、线性调整率、负载调整率等。

为了满足电路在恶劣的外接温度环境下正常工作的要求，电压基准必须具有非常小的温度系数。而常规的一阶补偿的电压基准源，其温漂的最优值只能达到20～30ppm/℃，为了获得低温漂，很多高阶曲率校正技术应用而生，如温度补偿，指数补偿，分段线性补偿等。虽然很多高阶曲率校正技术的温漂可以做得很低，但是其设计原理比较复杂，对应电路结构繁琐，功耗高且成本高。

因此，目前急需一种低功耗低成本且温漂足够低的电压基准源技术方案。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种低功耗低温漂的电压基准源，使得其在提供低温漂基准电压的同时，对应电路结构简单，功耗低、成本低。

为了实现上述目的及其他相关目的，本发明提供的技术方案如下。

一种电压基准源，包括：

启动电路，输出第一启动偏置电压和第二启动偏置电压；

曲率校正电路，接所述启动电路，在所述第一启动偏置电压的控制下启动并输出经过温度校正的参考电压；

运算放大器，其输出端接所述曲率校正电路，其输入端接所述启动电路，在所述第二启动偏置电压的控制下启动并对所述曲率校正电路进行钳位处理；

负反馈电路，其输入端接所述运算放大器的输出端，其输出端接所述曲率校正电路的输入端；

比例电阻输出电路，其输入端接所述曲率校正电路的输出端，其输出端输出经过温度校正的基准电压；

其中，所述曲率校正电路通过内部不同正温度系数电阻的差异化设计抵消掉内部目标三极管饱和压降的负温度系数，在所述目标三极管的基极处得到零温度系数的所述参考电压。

可选地，所述启动电路包括第一PMOS管、第二PMOS管、第三PMOS管、第一NPN三极管、第二NPN三极管及第一电阻，所述第一PMOS管的源极接工作电压，所述第一PMOS管的栅极接所述第二PMOS管的栅极，所述第二PMOS管的源极接所述工作电压，所述第二PMOS管的漏极接所述第二PMOS管的栅极，所述第三PMOS管的源极接所述工作电压，所述第三PMOS管的栅极接所述第二PMOS管的栅极，所述第三PMOS管的漏极接所述第三PMOS管的栅极，所述第二PMOS管的漏极还经串接的所述第一电阻后接所述第一NPN三极管的集电极，所述第一NPN三极管的基极接所述第二NPN三极管的基极，所述第一NPN三极管的发射极接地，所述第二NPN三极管的发射极输出所述第一启动偏置电压，所述第二NPN三极管的集电极输出所述第二启动偏置电压。

可选地，所述曲率校正电路包括第一PNP三极管、第二PNP三极管、第三NPN三极管、第四NPN三极管、第二电阻、第三电阻、第四电阻、第五电阻、第六电阻、第七电阻、第八电阻及第九电阻，所述第二电阻的一端经串接的所述第三电阻后接所述第一PNP三极管的发射极，所述第一PNP三极管的基极经串接的所述第四电阻后接所述第一PNP三极管的集电极，所述第一PNP三极管的集电极接所述第三NPN三极管的集电极，所述第三NPN三极管的发射极经串接的所述第五电阻及所述第六电阻后接地，所述第二电阻的一端还经串接的所述第七电阻后接所述第二PNP三极管的发射极，所述第二PNP三极管的基极接所述第一PNP三极管的集电极，所述第二PNP三极管的集电极接所述第四NPN三极管的集电极，所述第四NPN三极管的基极经串接的所述第八电阻后接所述第三NPN三极管的基极，所述第四NPN三极管的发射极经串接的所述第九电阻后接所述第三NPN三极管的发射极，所述第三NPN三极管的发射极接所述第二NPN三极管的发射极，所述第三NPN三极管为所述目标三极管，所述第三NPN三极管的基极输出所述参考电压。

可选地，所述第九电阻与所述第五电阻为同一类型电阻，所述第九电阻的温度系数为正温度系数，所述第六电阻的温度系数为正温度系数，且所述第六电阻的阻值与所述第九电阻的阻值之比是温度的高次项函数。

可选地，所述运算放大器包括第三PNP三极管、第四PNP三极管、第五PNP三极管、第六PNP三极管、第五NPN三极管、第六NPN三极管及第十电阻，所述第三PNP三极管的发射极接所述工作电压，所述第三PNP三极管的集电极接所述第四PNP三极管的发射极，所述第四PNP三极管的集电极接所述第五NPN三极管的集电极，所述第五NPN三极管的基极接所述第一PNP三极管的集电极，所述第五NPN三极管的发射极经串接的所述第十电阻后接地，所述第五PNP三极管的发射极接所述工作电压，所述第五PNP三极管的基极接所述第三PNP三极管的基极，所述第五PNP三极管的集电极接所述第六PNP三极管的发射极，所述第六PNP三极管的基极接所述第四PNP三极管的基极，所述第六PNP三极管的集电极接所述第六NPN三极管的集电极，所述第六NPN三极管的基极接所述第二PNP三极管的集电极，所述第六NPN三极管的发射极接所述第五NPN三极管的发射极。

可选地，所述负反馈电路包括第四PMOS管、第七PNP三极管、第十一电阻、第十二电阻及第一电容，所述工作电压经串接的所述第十一电阻后接所述第四PMOS管的源极，所述第四PMOS管的栅极接所述第四PNP三极管的集电极，所述第七PNP三极管的发射极接所述工作电压，所述第七PNP三极管的基极接所述第四PMOS管的源极，所述第七PNP三极管的集电极接所述第二电阻的另一端，所述第十二电阻的一端接所述第四PNP三极管的集电极，所述第十二电阻的另一端经串接的所述第一电容后接所述第五NPN三极管的基极。

可选地，所述比例电阻输出电路包括第十三电阻和第十四电阻，所述第十三电阻的一端接所述第七PNP三极管的集电极，所述第十三电阻的另一端经串接的所述第十四电阻后接地，所述第十三电阻与所述第十四电阻的公共端接所述第三NPN三极管的基极，所述第十三电阻接所述第七PNP三极管的一端输出所述基准电压。

可选地，所述电压基准源还包括：

限流电路，与所述运算放大器连接，对超限电流进行泄放。

可选地，所述限流电路包括第八PNP三极管、第七NPN三极管及第十五电阻，所述第八PNP三极管的发射极接所述工作电压，所述第八PNP三极管的基极接所述第四PMOS管的源极，所述第八PNP三极管的集电极经串接的所述第十五电阻后接地，所述第七NPN三极管的集电极接所述第六PNP三极管的集电极，所述第七NPN三极管的基极接所述第八PNP三极管的集电极，所述第七NPN三极管的发射极接地。

可选地，所述电压基准源还包括：

第一NMOS管，所述第一NMOS管的漏极接所述第四PMOS管的漏极，所述第一NMOS管的栅极接所述第一PMOS管的漏极，所述第一NMOS管的栅极还接睡眠控制信号，所述第一NMOS管的源极接地，所述睡眠控制信号作用于所述第一NMOS管时，控制所述电压基准源进入睡眠模式。

如上所述，本发明的电压基准源，至少具有以下有益效果：

在电压基准源中，曲率校正电路通过内部不同正温度系数电阻的差异化设计抵消掉内部目标三极管饱和压降的负温度系数，在目标三极管的基极处得到零温度系数的参考电压，仅利用多个电阻之间温度系数的差异即可对参考电压或者基准电压的一阶温度曲率和高阶温度曲率进行校正，原理简单易实现，整体电路结构简单，在对外输出低温漂的基准电压的同时，成本低且功耗低。

附图说明

图1显示为本发明中电压基准源的结构框图。

图2显示为本发明一可选实施例中电压基准源的电路图。

图3显示为本发明一可选实施例中电压基准源与常规电压基准源的输出基准电压的温度特性曲线对比示意图。

图4显示为本发明一可选实施例中电压基准源的静态电流仿真曲线图。

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

请参阅图1至图4。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意合理的改变，且其组件布局型态也可能更为复杂。本说明书所附图示所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。

如前述在背景技术中所述的，发明人研究发现：常规的一阶补偿的电压基准源，其温漂的最优值只能达到20～30ppm/℃，为了获得低温漂，开发了很多高阶曲率校正技术如温度补偿、指数补偿、分段线性补偿等；虽然很多高阶曲率校正技术的温漂可以做得很低，但是其设计原理比较复杂，对应电路结构繁琐，功耗高且成本高。

基于此，本发明提出一种低成本低功耗的电压基准源技术方案：在电压基准源内部，基于电阻的差异化温度特性设计曲率校正电路，通过不同正温度系数电阻的差异化设计抵消掉目标三极管饱和压降的负温度系数，在目标三极管的基极处得到零温度系数的参考电压，仅利用多个电阻之间温度系数的差异即可对实现对参考电压或者基准电压的一阶温度曲率和高阶温度曲率进行校正，原理简单易实现，整体电路结构简单，在对外输出低温票的基准电压的同时，成本低且功耗低。

详细地，如图1所示，本发明提供一种电压基准源，其包括：

启动电路，输出第一启动偏置电压V1和第二启动偏置电压V2；

曲率校正电路，接启动电路，在第一启动偏置电压V1的控制下启动并输出经过温度校正的参考电压V_REF；

运算放大器，其输出端接曲率校正电路，其输入端接启动电路，在第二启动偏置电压V2的控制下启动并对曲率校正电路进行钳位处理；

负反馈电路，其输入端接运算放大器的输出端，其输出端接曲率校正电路的输入端；

比例电阻输出电路，其输入端接曲率校正电路的输出端，其输出端输出经过温度校正的基准电压V_OUT；

其中，曲率校正电路通过内部不同正温度系数电阻的差异化设计抵消掉内部目标三极管饱和压降的负温度系数，在目标三极管的基极处得到零温度系数的参考电压V_REF。

更详细地，在本发明的一可选实施例中，如图2所示，启动电路包括第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第一NPN三极管Q1、第二NPN三极管Q2及第一电阻R1，第一PMOS管P1的源极接工作电压VCC，第一PMOS管P1的栅极接第二PMOS管P2的栅极，第二PMOS管P2的源极接工作电压VCC，第二PMOS管P2的漏极接第二PMOS管P2的栅极，第三PMOS管P3的源极接工作电压VCC，第三PMOS管P3的栅极接第二PMOS管P2的栅极，第三PMOS管P3的漏极接第三PMOS管P3的栅极，第二PMOS管P2的漏极还经串接的第一电阻R1后接第一NPN三极管Q1的集电极，第一NPN三极管Q1的基极接第二NPN三极管Q2的基极，第一NPN三极管Q1的发射极接地GND，第二NPN三极管Q2的发射极输出第一启动偏置电压V1，第二NPN三极管Q2的集电极输出第二启动偏置电压V2。

更详细地，在本发明的一可选实施例中，如图2所示，曲率校正电路包括第一PNP三极管Q3、第二PNP三极管Q5、第三NPN三极管Q4、第四NPN三极管Q6、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6、第七电阻R7、第八电阻R8及第九电阻R9，第二电阻R2的一端经串接的第三电阻R3后接第一PNP三极管Q3的发射极，第一PNP三极管Q3的基极经串接的第四电阻R4后接第一PNP三极管Q3的集电极，第一PNP三极管Q3的集电极接第三NPN三极管Q4的集电极，第三NPN三极管Q4的发射极经串接的第五电阻R5及第六电阻R6后接地GND，第二电阻R2的一端还经串接的第七电阻R7后接第二PNP三极管Q5的发射极，第二PNP三极管Q5的基极接第一PNP三极管Q3的集电极，第二PNP三极管Q5的集电极接第四NPN三极管Q6的集电极，第四NPN三极管Q6的基极经串接的第八电阻R8后接第三NPN三极管Q4的基极，第四NPN三极管Q6的发射极经串接的第九电阻R9后接第三NPN三极管Q4的发射极，第三NPN三极管Q4的发射极接第二NPN三极管Q2的发射极，第三NPN三极管Q4为目标三极管，第三NPN三极管Q4的基极输出参考电压V_REF。

其中，第三NPN三极管Q4与第四NPN三极管Q6的发射结面积之比为1:N，N为大于等于1的整数；第九电阻R9与第五电阻R5为同一类型电阻，第九电阻R9的温度系数为正温度系数(小的正温度系数)，第六电阻R6的温度系数为正温度系数(大的正温度系数)，且第六电阻R6的阻值与第九电阻R9的阻值之比是温度T的高次项函数。

更详细地，在本发明的一可选实施例中，如图2所示，运算放大器包括第三PNP三极管Q7、第四PNP三极管Q8、第五PNP三极管Q10、第六PNP三极管Q11、第五NPN三极管Q9、第六NPN三极管Q12及第十电阻R10，第三PNP三极管Q7的发射极接工作电压VCC，第三PNP三极管Q7的集电极接第四PNP三极管Q8的发射极，第四PNP三极管Q8的集电极接第五NPN三极管Q9的集电极，第五NPN三极管Q9的基极接第一PNP三极管Q3的集电极，第五NPN三极管Q9的发射极经串接的第十电阻R10后接地GND，第五PNP三极管Q10的发射极接工作电压VCC，第五PNP三极管Q10的基极接第三PNP三极管Q7的基极，第五PNP三极管Q10的集电极接第六PNP三极管Q11的发射极，第六PNP三极管Q11的基极接第四PNP三极管Q8的基极，第六PNP三极管Q11的集电极接第六NPN三极管Q12的集电极，第六NPN三极管Q12的基极接第二PNP三极管Q5的集电极，第六NPN三极管Q12的发射极接第五NPN三极管Q9的发射极。

更详细地，在本发明的一可选实施例中，如图2所示，负反馈电路包括第四PMOS管P4、第七PNP三极管Q13、第十一电阻R11、第十二电阻R12及第一电容C1，工作电压VCC经串接的第十一电阻R11后接第四PMOS管P4的源极，第四PMOS管P4的栅极接第四PNP三极管Q8的集电极，第七PNP三极管Q13的发射极接工作电压VCC，第七PNP三极管Q13的基极接第四PMOS管P4的源极，第七PNP三极管Q13的集电极接第二电阻R2的另一端，第十二电阻R12的一端接第四PNP三极管Q8的集电极，第十二电阻R12的另一端经串接的第一电容C1后接第五NPN三极管Q9的基极。

更详细地，在本发明的一可选实施例中，如图2所示，比例电阻输出电路包括第十三电阻R13和第十四电阻R14，第十三电阻R13的一端接第七PNP三极管Q13的集电极，第十三电阻R13的另一端经串接的第十四电阻R14后接地GND，第十三电阻R13与第十四电阻R14的公共端接第三NPN三极管Q4的基极，第十三电阻R13接第七PNP三极管Q13的一端输出基准电压V_OUT。

详细地，如图1所示，所述电压基准源还包括：

限流电路，与运算放大器连接，对超限电流进行泄放。

更详细地，在本发明的一可选实施例中，如图2所示，限流电路包括第八PNP三极管Q14、第七NPN三极管Q15及第十五电阻R15，第八PNP三极管Q14的发射极接工作电压VCC，第八PNP三极管Q14的基极接第四PMOS管P4的源极，第八PNP三极管Q14的集电极经串接的第十五电阻R15后接地GND，第七NPN三极管Q15的集电极接第六PNP三极管Q11的集电极，第七NPN三极管Q15的基极接第八PNP三极管Q14的集电极，第七NPN三极管Q15的发射极接地GND。

更详细地，在本发明的一可选实施例中，如图2所示，所述电压基准源还包括：

第一NMOS管N1，第一NMOS管的漏极接第四PMOS管P4的漏极，第一NMOS管N1的栅极接第一PMOS管P1的漏极，第一NMOS管N1的栅极还接睡眠控制信号V_S，所述第一NMOS管N1的源极接地GND，睡眠控制信号V_S作用于第一NMOS管N1时，控制所述电压基准源进入睡眠模式。

详细地，如图1-图2所示，启动电路为核心电路提供启动偏置电压，即为曲率校正电路提供第一启动偏置电压V1，即为即为曲率校正电路提供第二启动偏置电压V2，当整个电路稳定工作后，启动电路停止工作，与整个电路相隔离。负反馈电路主要是为了改善带隙基准的性能，提高输出电压的稳定性。限流电路是当电压基准源意外短路、电流突增时，防止电流突增造成电路被破坏的现象。通过比例电阻输出电路输出全温度范围内经补偿校正的基准电压V_OUT。

更详细地，针对如图2所示的电压基准源，基于曲率校正电路的电路结构进行分析，得到其中的参考电压

其中，ΔV_BE＝V_BE4-V_BE6，R₅代表第五电阻R5的阻值，R₆代表第六电阻R6的阻值，R₉代表第九电阻R9的阻值，第五电阻R5和第九电阻R9为小的正温度系数的薄膜电阻，第六电阻R6为大的正温度系数的发射区电阻。由于第五电阻R5和第九电阻R9是相同类型的电阻，具有相同的温度系数，所以，R₅/R₉几乎具有零温度系数，用于抵消第三NPN三极管的饱和降压V_BE4的温度线性项。第九电阻R9与第六电阻R6是不同类型的电阻，R₆/R₉是温度T的高次项函数，用于抵消第三NPN三极管的饱和降压V_BE4的温度高阶项。

假设第六电阻R6的温度系数是K6，第九电阻R9的温度系数是K9，在温度T＝T0处，将R₆/R₉进行Taylor展开，得到：

进而，代入参考电压，有：

上式中的第二项是温度的线性项，第三项依次包含温度的一阶、二阶、三阶等其余高次项，由此可见，适当调节温度系数K6与K9，可用右边第二项中的一阶、二阶等高次项去抵消将V_BE4中的温度高次项。

更详细地，针对如图2所示的电压基准源，在比例电阻输出电路中，参考电压V_ERF经过第十三电阻R13和第十四电阻R14的分压作用，获得基准电压V_OUT＝(R₁₃₊R₁₄)/R₁₄×V_ERF，其中，R₁₃代表第十三电阻R13的阻值，R₁₄代表第十四电阻R14的阻值。

更详细地，针对如图2所示的电压基准源，在运算放大器中，第五NPN三极管Q9的等效电阻由于运放的支路电路为微安量级，因此在第五NPN三极管Q9的基极处存在一个大的等效电阻，由于密勒效应，在运放的输入端存在一个大的等效电容，因此在第五NPN三极管Q9的基极处存在一个极点。此电路的输出功率管的尺寸较大，若电路在输出端带大的负载电容时，在输出节点处也存在一个极点。

因此，本电路通过引入第十二电阻R12，引入了一个左半平面零点，用以消除一个极点。此零点的频率为其中，/>

需要说明的是，运算放大器正常工作时主要是对曲率校正电路进行钳位处理，使得其输入端的曲率校正电路的两个支路基本保持一致，以保证曲率校正电路的正常工作。

更详细地，针对如图2所示的电压基准源，在启动电路中，启动电路的作用是保证电路在上电时工作在所期望的正常状态。电路刚接通电源时，第一PMOS管P1、第二PMOS管P2的基极为高电位，第三NPN三极管Q4的发射极为低电位，从而第二PMOS管P2导通，所以有电流流过第三NPN三极管Q4的发射极和第四PNP三极管Q8的集电极，启动曲率校正电路和运算放大器，这将驱动电路进入平衡状态。当电路进入平衡状态后，第三NPN三极管Q4的发射极电位升高到一定程度后，第二NPN三极管Q2进入截止状态。

更详细地，针对如图2所示的电压基准源，限流电路是当电路意外短路、电流突增时，防止因电流突增而造成器件过热或其他的破坏现象。如图2所示，当负载电流突增时，流过第八PNP三极管Q14及第十五电阻R15的电流突增，第十五电阻R15上的压降增加，即第七NPN三极管Q15的基极电压突增，第七NPN三极管Q15开启，且流过第七NPN三极管Q15的电流突增，从而将运算放大器的电流泄放掉，关掉电路，避免电路被破坏。

更详细地，针对如图2所示的电压基准源，当睡眠控制信号V_S为低电平时，第一NMOS管N1关断，电路进入睡眠模式，输出的基准电压V_OUT为0V。

在本发明的一可选实施例中，基于BiCMOS工艺制造如图1-图2所示的电压基准源并选择常规的不引入第六电阻R6的电压基准源进行对比测试，得到二者的输出基准电压的温度特性曲线如图3所示。详细地，如图3所示，5V电源电压下，温度在-55℃～125℃之间变化，在不引入第六电阻R6时，温度系数为8.57ppm/℃，在引入第六电阻R6后，温度系数达到2.83ppm/℃，可以看出，引入二阶校正的效果十分明显，温漂显著改善。

在本发明的一可选实施例中，基于BiCMOS工艺制造如图1-图2所示的电压基准源并进行功耗测试，得到其静态电流仿真曲线图如图4所示。详细地，如图4所示，该电路常温25℃下静态电流只有55.1μA，低温-55℃下静态电流58μA，高温125℃下静态电流53μA，由此可知，其静态电流低，功耗相对较低。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (8)

1.一种电压基准源，其特征在于，包括：

启动电路，输出第一启动偏置电压和第二启动偏置电压；

曲率校正电路，接所述启动电路，在所述第一启动偏置电压的控制下启动并输出经过温度校正的参考电压；

运算放大器，其输出端接所述曲率校正电路，其输入端接所述启动电路，在所述第二启动偏置电压的控制下启动并对所述曲率校正电路进行钳位处理；

负反馈电路，其输入端接所述运算放大器的输出端，其输出端接所述曲率校正电路的输入端；

比例电阻输出电路，其输入端接所述曲率校正电路的输出端，其输出端输出经过温度校正的基准电压；

其中，所述曲率校正电路通过内部不同正温度系数电阻的差异化设计抵消掉内部目标三极管饱和压降的负温度系数，在所述目标三极管的基极处得到零温度系数的所述参考电压；

所述曲率校正电路包括第一PNP三极管、第二PNP三极管、第三NPN三极管、第四NPN三极管、第二电阻、第三电阻、第四电阻、第五电阻、第六电阻、第七电阻、第八电阻及第九电阻，所述第二电阻的一端经串接的所述第三电阻后接所述第一PNP三极管的发射极，所述第一PNP三极管的基极经串接的所述第四电阻后接所述第一PNP三极管的集电极，所述第一PNP三极管的集电极接所述第三NPN三极管的集电极，所述第三NPN三极管的发射极经串接的所述第五电阻及所述第六电阻后接地，所述第二电阻的一端还经串接的所述第七电阻后接所述第二PNP三极管的发射极，所述第二PNP三极管的基极接所述第一PNP三极管的集电极，所述第二PNP三极管的集电极接所述第四NPN三极管的集电极，所述第四NPN三极管的基极经串接的所述第八电阻后接所述第三NPN三极管的基极，所述第四NPN三极管的发射极经串接的所述第九电阻后接所述第三NPN三极管的发射极，所述第三NPN三极管的发射极接第二NPN三极管的发射极，所述第三NPN三极管为所述目标三极管，所述第三NPN三极管的基极输出所述参考电压；所述第九电阻与所述第五电阻为同一类型电阻，所述第九电阻的温度系数为正温度系数，所述第六电阻的温度系数为正温度系数，且所述第六电阻的阻值与所述第九电阻的阻值之比是温度的高次项函数。

2.根据权利要求1所述的电压基准源，其特征在于，所述启动电路包括第一PMOS管、第二PMOS管、第三PMOS管、第一NPN三极管、所述第二NPN三极管及第一电阻，所述第一PMOS管的源极接工作电压，所述第一PMOS管的栅极接所述第二PMOS管的栅极，所述第二PMOS管的源极接所述工作电压，所述第二PMOS管的漏极接所述第二PMOS管的栅极，所述第三PMOS管的源极接所述工作电压，所述第三PMOS管的栅极接所述第二PMOS管的栅极，所述第三PMOS管的漏极接所述第三PMOS管的栅极，所述第二PMOS管的漏极还经串接的所述第一电阻后接所述第一NPN三极管的集电极，所述第一NPN三极管的基极接所述第二NPN三极管的基极，所述第一NPN三极管的发射极接地，所述第二NPN三极管的发射极输出所述第一启动偏置电压，所述第二NPN三极管的集电极输出所述第二启动偏置电压。

3.根据权利要求2所述的电压基准源，其特征在于，所述运算放大器包括第三PNP三极管、第四PNP三极管、第五PNP三极管、第六PNP三极管、第五NPN三极管、第六NPN三极管及第十电阻，所述第三PNP三极管的发射极接所述工作电压，所述第三PNP三极管的集电极接所述第四PNP三极管的发射极，所述第四PNP三极管的集电极接所述第五NPN三极管的集电极，所述第五NPN三极管的基极接所述第一PNP三极管的集电极，所述第五NPN三极管的发射极经串接的所述第十电阻后接地，所述第五PNP三极管的发射极接所述工作电压，所述第五PNP三极管的基极接所述第三PNP三极管的基极，所述第五PNP三极管的集电极接所述第六PNP三极管的发射极，所述第六PNP三极管的基极接所述第四PNP三极管的基极，所述第六PNP三极管的集电极接所述第六NPN三极管的集电极，所述第六NPN三极管的基极接所述第二PNP三极管的集电极，所述第六NPN三极管的发射极接所述第五NPN三极管的发射极。

4.根据权利要求3所述的电压基准源，其特征在于，所述负反馈电路包括第四PMOS管、第七PNP三极管、第十一电阻、第十二电阻及第一电容，所述工作电压经串接的所述第十一电阻后接所述第四PMOS管的源极，所述第四PMOS管的栅极接所述第四PNP三极管的集电极，所述第七PNP三极管的发射极接所述工作电压，所述第七PNP三极管的基极接所述第四PMOS管的源极，所述第七PNP三极管的集电极接所述第二电阻的另一端，所述第十二电阻的一端接所述第四PNP三极管的集电极，所述第十二电阻的另一端经串接的所述第一电容后接所述第五NPN三极管的基极。

5.根据权利要求4所述的电压基准源，其特征在于，所述比例电阻输出电路包括第十三电阻和第十四电阻，所述第十三电阻的一端接所述第七PNP三极管的集电极，所述第十三电阻的另一端经串接的所述第十四电阻后接地，所述第十三电阻与所述第十四电阻的公共端接所述第三NPN三极管的基极，所述第十三电阻接所述第七PNP三极管的一端输出所述基准电压。

6.根据权利要求5所述的电压基准源，其特征在于，所述电压基准源还包括：

限流电路，与所述运算放大器连接，对超限电流进行泄放。

7.根据权利要求6所述的电压基准源，其特征在于，所述限流电路包括第八PNP三极管、第七NPN三极管及第十五电阻，所述第八PNP三极管的发射极接所述工作电压，所述第八PNP三极管的基极接所述第四PMOS管的源极，所述第八PNP三极管的集电极经串接的所述第十五电阻后接地，所述第七NPN三极管的集电极接所述第六PNP三极管的集电极，所述第七NPN三极管的基极接所述第八PNP三极管的集电极，所述第七NPN三极管的发射极接地。

8.根据权利要求7所述的电压基准源，其特征在于，所述电压基准源还包括：

第一NMOS管，所述第一NMOS管的漏极接所述第四PMOS管的漏极，所述第一NMOS管的栅极接所述第一PMOS管的漏极，所述第一NMOS管的栅极还接睡眠控制信号，所述第一NMOS管的源极接地，所述睡眠控制信号作用于所述第一NMOS管时，控制所述电压基准源进入睡眠模式。