CN105511542B

CN105511542B - 一种应用于sar adc的电压缓冲器

Info

Publication number: CN105511542B
Application number: CN201610066548.5A
Authority: CN
Inventors: 吴建辉; 吴爱东; 杜媛; 李红; 陈超
Original assignee: Southeast University
Current assignee: Southeast University
Priority date: 2016-02-01
Filing date: 2016-02-01
Publication date: 2017-01-25
Anticipated expiration: 2036-02-01
Also published as: CN105511542A

Abstract

本发明公开了一种应用于SAR ADC的电压缓冲器，包括误差放大器、电压缓冲输出电路和电平检测电路；该电压缓冲器用于给SAR ADC的电容型DAC提供参考电压，有很强的驱动大电容负载的能力，能够满足因负载电容变化需要参考电压快速恢复的要求。该电压缓冲器还具有快速启动的能力，在电路上电启动时，电压缓冲器能够快速建立到所需要的参考电压，减少了SAR ADC从休眠状态到正常工作的时间，从而提高了SAR ADC的响应速度。相比于传统的应用于SAR ADC的电压缓冲器，其驱动电容负载的能力更强，功耗更小。

Description

一种应用于SAR ADC的电压缓冲器

技术领域

本发明涉及一种应用于高速高精度SAR ADC的基准电压缓冲器，属于模数转换器的基准源领域。

背景技术

对于逐次逼近寄存器型模数转换器(SAR ADC)，其电路设计的70％-80％的设计重点应放在基准源电路的设计之中，这个也是设计者常常容易忽略的问题。

相比于其他类型的模数转换器，比如pipeline ADC或者sigma-delta ADC，SARADC对基准源的驱动要求很高，特别是在高速高精度的应用场合，基准源的驱动能力直接影响了SAR ADC的性能。值得注意的是，在整个采样转化周期里，SAR ADC需要从信号的电路中抽取一次电荷，而要从基准源中至少抽取N次电荷(N等于ADC的位数)，而且抽取的周期更短(一个转化时钟周期)。这就要求基准源在整个转化过程中，能够更快的给转化网络电容充电，并且保持基准源的恒定。确切的说比信号驱动电路的要求更高。在传统的基准源设计中，参考电压缓冲器的驱动能力和其静态电流成正相关的关系。一般电压缓冲器的驱动能力越强，其静态电流越高，这样就会产生很多静态功耗。所以需要对电压缓冲器的驱动性能和功耗的折中。

发明内容

发明目的：为了克服现有技术中存在的不足，本发明提供一种应用于SAR ADC的电压缓冲器，其采用一种反馈式的源极输出跟随结构，能够进一步减小电压缓冲器的输出电阻，增加驱动能力，而且电压缓冲器的静态功耗就可以比传统的要小。但是这种反馈式的源极跟随结构，在自带负载电容较大(10uF)时，其电路的上电启动的时间较长，在SAR ADC的休眠和正常工作之间切换时，其时间就会很长；为了解决这个问题，在电压缓冲器的输出级增益一个电平检测电路，具有使能启动电路的功能，可以大大减少负载电容的充电时间，从而减小电压缓冲器的启动时间。

技术方案：为实现上述目的，本发明采用的技术方案为：

一种应用于SAR ADC的电压缓冲器，包括误差放大器、电压缓冲输出电路和电平检测电路，直流电源VDD同时给误差放大器、电压缓冲输出电路和电平检测电路供电；

所述误差放大器的第一输入端接外部(带隙基准)提供的参考电压Vin，第二输入端接电压缓冲输出电路输出的参考电压VREF，第三输入端接外部偏置电压VB4，第四输入端接外部偏置电压VB1，第五输入端接外部偏置电压VB2，第六输入端接外部偏置电压VB3；参考电压Vin不具备带大电容负载能力，误差放大器对参考电压Vin和参考电压VREF进行比较，将比较结果作为调整电压从误差放大器的输出端输出；

所述电压缓冲输出电路的第一输入端接误差放大器输出的调整电压，第二输入端接电平检测电路输出的使能信号EN，第三输入端接外部偏置电压VB1，第四输入端接外部偏置电压VB2，第五输入端接外部偏置电压VB3；电压缓冲输出电路的输出端输出参考电压VREF，参考电压VREF具备带大电容负载能力，调整电压使得参考电压VREF逼近参考电压Vin，达到参考电压VREF跟随参考电压Vin的效果；

所述电平检测电路的输入端接电压缓冲输出电路输出的参考电压VREF，电平检测电路具备根据参考电压VREF的大小判断是否打开电压缓冲输出电路中的启动电路对大电容负载进行快速充电的功能，该功能通过电平检测电路的输出端输出使能信号EN到电压缓冲输出电路的第二输入端实现。

具体的，所述误差放大器包括MP1a、MP1b、MP2a、MP2b、MN1、MN2、MN3、MN4a、MN4b、MN5a和MN5b，其中MP1a、MP1b、MP2a和MP2b为PMOS管，MN1、MN2、MN3、MN4a、MN4b、MN5a和MN5b为NMOS管；

MP1a的源极与MP1b的源极相连，其连接点与直流电源VDD相连；MP1a的栅极与MP1b的栅极相连，其连接点作为误差放大器的第四输入端；MP1a的漏极与MN1的漏极和MP2a的源极相连；MP1b的漏极与MN2的漏极和MP2b的源极相连；MP2a的栅极与MP2b的栅极相连，其连接点作为误差放大器的第五输入端；MP2a的漏极与MN4a的漏极、MN5a的栅极和MN5b的栅极相连；MP2b的漏极与MN4b的漏极相连，其连接点作为误差放大器的输出端；MN4a的栅极与MN4b的栅极相连，其连接点作为误差放大器的第六输入端；MN4a的源极与MN5a的漏极相连；MN4b的源极与MN5b的漏极相连；MN1的栅极作为误差放大器的第一输入端；MN1的源极与MN2的源极和MN3的漏极相连；MN2的栅极作为误差放大器的第二输入端；MN3的栅极作为误差放大器的第三输入端；MN3的源极、MN5a的源极和MN5b的源极均接GND。

具体的，所述电压缓冲输出电路包括MP4、MP5、MP6、MP7、MP8、MP9、MP10、MN6a、MN6b、MN7a、MN7b和MN8，其中MP4、MP5、MP6、MP7、MP8、MP9和MP10为PMOS管，MN6a、MN6b、MN7a、MN7b和MN8为NMOS管；

MP5的源极、MP6的源极、MP9的源极和MP8的源极相连，其连接点与直流电源VDD相连；MP5的栅极与MP8的栅极相连；MP5的漏极与MP4的源极、MP7的漏极和MP6的栅极相连，其连接点作为电压缓冲输出电路的输出端；MP4的栅极作为电压缓冲输出电路的第一输入端；MP4的漏极与MN6a的漏极相连；MP6的漏极与MP7的源极相连；MP7的栅极作为电压缓冲输出电路的第二输入端；MP9的漏极与MP10的源极相连；MP9的栅极作为电压缓冲输出电路的第三输入端；MP10的漏极与MN6b的漏极和MN7a的漏极相连；MP10的栅极作为电压缓冲输出电路的第四输入端；MP8的漏极与MN8的漏极相连；MN8的源极与MN7b的漏极相连；MN8的栅极作为电压缓冲输出电路的第五输入端；MN6a的栅极与MN6b的栅极相连；MN7a的栅极与MN7b的栅极相连；MN6a的源极、MN6b的源极、MN7a的源极和MN7b的源极均接GND。

具体的，所述电平检测电路包括MP11、MP12、MN9、MN10、R1和R2，其中MP11和MP12为PMOS管，MN9和MN10为NMOS管，R1和R2为电阻；

MP11的源极与MP12的源极相连，其连接点与直流电源VDD相连；MP11的栅极与MN9的栅极、电阻R1的一端和电阻R2的一端相连；MP11的漏极与MN9的漏极相连、MP12的栅极和MN10的栅极相连；MP12的漏极与MN10的漏极、电阻R2的另外一端相连，其连接点作为电平检测电路的输出端；电阻R1的另一端作为电平检测电路的输入端；MN9的源极和MN10的源极均接GND。

有益效果：本发明提供的应用于SAR ADC的电压缓冲器，具有以下优点：1、本发明采用的反馈式源跟随结构的电压缓冲输出级，其结构简单，输出电阻小，具有很强的驱动能力；2、该电压缓冲输出级，具有很好的小信号动态性能，在输出电容负载变化时，其响应时间更短，能够适应高速高精度的SAR ADC的应用场合；3、整体的电压缓冲器的静态功耗小，在低功耗SAR ADC的设计场合，该电压缓冲器相比于传统的结构具有优越性；4、电平检测电路的应用，让电压缓冲输出电路的建立时间更短，减小启动时间，使得该电压缓冲器可以应用于SAR ADC的休眠到正常工作频繁切换的场合。

附图说明

图1为本发明的总体结构框架图；

图2为误差放大器的电路原理图；

图3为电压缓冲输出电路的电路原理图；

图4为电平检测电路的电路原理图；

图5为电压缓冲器的输出电阻特性波形图；

图6为电压缓冲器的建立波形图。

具体实施方式

下面结合附图对本发明作更进一步的说明。

如图1所示为应用于SAR ADC的电压缓冲器的整体框图，包括误差放大器、电压缓冲输出电路和电平检测电路，直流电源VDD同时给误差放大器、电压缓冲输出电路和电平检测电路供电。

所述误差放大器的第一输入端接外部(带隙基准)提供的参考电压Vin，第二输入端接电压缓冲输出电路输出的参考电压VREF，第三输入端接外部偏置电压VB4，第四输入端接外部偏置电压VB1，第五输入端接外部偏置电压VB2，第六输入端接外部偏置电压VB3；参考电压Vin不具备带大电容负载能力，误差放大器对参考电压Vin和参考电压VREF进行比较，将比较结果作为调整电压从误差放大器的输出端输出。

如图2所示，所述误差放大器包括MP1a、MP1b、MP2a、MP2b、MN1、MN2、MN3、MN4a、MN4b、MN5a和MN5b，其中MP1a、MP1b、MP2a和MP2b为PMOS管，MN1、MN2、MN3、MN4a、MN4b、MN5a和MN5b为NMOS管；MP1a的源极与MP1b的源极相连，其连接点与直流电源VDD相连；MP1a的栅极与MP1b的栅极相连，其连接点作为误差放大器的第四输入端；MP1a的漏极与MN1的漏极和MP2a的源极相连；MP1b的漏极与MN2的漏极和MP2b的源极相连；MP2a的栅极与MP2b的栅极相连，其连接点作为误差放大器的第五输入端；MP2a的漏极与MN4a的漏极、MN5a的栅极和MN5b的栅极相连；MP2b的漏极与MN4b的漏极相连，其连接点作为误差放大器的输出端；MN4a的栅极与MN4b的栅极相连，其连接点作为误差放大器的第六输入端；MN4a的源极与MN5a的漏极相连；MN4b的源极与MN5b的漏极相连；MN1的栅极作为误差放大器的第一输入端；MN1的源极与MN2的源极和MN3的漏极相连；MN2的栅极作为误差放大器的第二输入端；MN3的栅极作为误差放大器的第三输入端；MN3的源极、MN5a的源极和MN5b的源极均接GND。

所述电压缓冲输出电路的第一输入端接误差放大器输出的调整电压，第二输入端接电平检测电路输出的使能信号EN，第三输入端接外部偏置电压VB1，第四输入端接外部偏置电压VB2，第五输入端接外部偏置电压VB3；电压缓冲输出电路的输出端输出参考电压VREF，参考电压VREF具备带大电容负载能力，调整电压使得参考电压VREF逼近参考电压Vin，达到参考电压VREF跟随参考电压Vin的效果。

如图3所示，所述电压缓冲输出电路包括MP4、MP5、MP6、MP7、MP8、MP9、MP10、MN6a、MN6b、MN7a、MN7b和MN8，其中MP4、MP5、MP6、MP7、MP8、MP9和MP10为PMOS管，MN6a、MN6b、MN7a、MN7b和MN8为NMOS管；MP5的源极、MP6的源极、MP9的源极和MP8的源极相连，其连接点与直流电源VDD相连；MP5的栅极与MP8的栅极相连；MP5的漏极与MP4的源极、MP7的漏极和MP6的栅极相连，其连接点作为电压缓冲输出电路的输出端；MP4的栅极作为电压缓冲输出电路的第一输入端；MP4的漏极与MN6a的漏极相连；MP6的漏极与MP7的源极相连；MP7的栅极作为电压缓冲输出电路的第二输入端；MP9的漏极与MP10的源极相连；MP9的栅极作为电压缓冲输出电路的第三输入端；MP10的漏极与MN6b的漏极和MN7a的漏极相连；MP10的栅极作为电压缓冲输出电路的第四输入端；MP8的漏极与MN8的漏极相连；MN8的源极与MN7b的漏极相连；MN8的栅极作为电压缓冲输出电路的第五输入端；MN6a的栅极与MN6b的栅极相连；MN7a的栅极与MN7b的栅极相连；MN6a的源极、MN6b的源极、MN7a的源极和MN7b的源极均接GND。

如图4所示，所述电平检测电路包括MP11、MP12、MN9、MN10、R1和R2，其中MP11和MP12为PMOS管，MN9和MN10为NMOS管，R1和R2为电阻；MP11的源极与MP12的源极相连，其连接点与直流电源VDD相连；MP11的栅极与MN9的栅极、电阻R1的一端和电阻R2的一端相连；MP11的漏极与MN9的漏极相连、MP12的栅极和MN10的栅极相连；MP12的漏极与MN10的漏极、电阻R2的另外一端相连，其连接点作为电平检测电路的输出端；电阻R1的另一端作为电平检测电路的输入端；MN9的源极和MN10的源极均接GND。

图2所示电压缓冲输出电路的第一输入端为PMOS管MP4的栅极，输出端为MP4的源极，所以电压缓冲输出电路本质上是一个源极跟随器。但是，电压缓冲输出电路中的NMOS管MN6a、MN6b、MN7a、MN7b、MN8以及PMOS管MP5、MP8、MP9、MP10组成了一个反馈环路。这里的反馈环路的作用就是将原先单纯的源极跟随器的输出动态输出电流增加一倍，这样就进一步增加了动态性能，减小了输出电阻，减小了输出对于电容负载变化的响应时间。假设由于负载电容变大，则新增加的负载电容需要从VREF中抽取电荷，那么原先的负载电容中的电荷减少，其电压VREF下降。VREF下降与误差放大器的输入参考电压Vin比较，在放大后得到调整电压输入到MP4的栅极。此时，MP4中源漏电流减少了ΔI，MN6a的源漏电流也减少ΔI，通过反馈环路作用，使得MP5的源漏电流增加ΔI，这样VREF输出的电流变为2ΔI。这个电流就给负载电容充电，使输出电压VREF增加接近Vin，这样就是一个响应的过程。当电压缓冲器的负载电容变化时，其VREF输出的电流源大，那么负载电容重新回到接近Vin的电压值得时间越短，即电压缓冲器的响应时间越短。

对于电压缓冲输出电路中的PMOS管MP6和MP7，这两个PMOS管组合成一个快速给大负载电容充电的启动电路。当电压缓冲器上电时，负载电容较大，需要大电流充电。但是由于MP5的源漏电流的限制，VREF输出的电流不会很大，这样大负载电容充电的时间很长。为了增加VREF在上电时的输出电流，通过MP6和MP7对大电容充电，在大的负载电容的电压冲到所需要的电压水平时，就关闭MP7管子，让MP6和MP7组成的启动电路脱离电压缓冲输出电路。当VREF很小时，电平检测电路的输出端输出低电平，MP7开启，从VREF向大电容负载灌电流，VREF增大。当VREF增大到接近Vin时(约0.97Vin)，启动电路的输出端输出高电平，MP7关闭，启动电路关闭。此时VREF在通过MP5的电流给大电容充电，直至VREF近似等于Vin。

图3所示的电平检测电路，其本质为一个施密特触发器，其具有两个阈值电平。正向的阈值电平负向阈值电平为其中V_TH为单个反相器的阈值电平，约为0.5VDD。R2和R1为调节电阻。这里通过调节R1和R2的比值，使得就能实现适用于该电压缓冲器的电平检测功能。

如图5所示，为整个电压缓冲器的交流输出电阻波形图，由图可知，在输出端10GHz的频率范围内，最大的交流输出电阻仅约为0.15Ω；图中，横坐标表示频率(单位：Hz)，纵坐标表示输出电阻(单位：mΩ)。

如图6所示，为整个电压缓冲器上电后输出参考电压建立的波形图。电源电压为5V，输入参考电压Vin为4V，输出参考电压VREF为3.998V。同时，由图中仿真波形可知，当VREF的电压小于3.946V时(约为0.98Vin)，启动电路开启，VREF上升很快。当VREF大于3.946V后，启动电路关闭，VREF电压上升变缓。最终VREF上升到3.998V；图中，横坐标表示时间(单位：ms)，纵坐标表示输出电压(单位：V)。

以上所述仅是本发明的优选实施方式，应当指出：对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims

1.一种应用于SAR ADC的电压缓冲器，其特征在于：包括误差放大器、电压缓冲输出电路和电平检测电路，直流电源VDD同时给误差放大器、电压缓冲输出电路和电平检测电路供电；

所述误差放大器的第一输入端接外部提供的参考电压Vin，第二输入端接电压缓冲输出电路输出的参考电压VREF，第三输入端接外部偏置电压VB4，第四输入端接外部偏置电压VB1，第五输入端接外部偏置电压VB2，第六输入端接外部偏置电压VB3；参考电压Vin不具备带大电容负载能力，误差放大器对参考电压Vin和参考电压VREF进行比较，将比较结果作为调整电压从误差放大器的输出端输出；

2.根据权利要求1所述的应用于SAR ADC的电压缓冲器，其特征在于：所述误差放大器包括MP1a、MP1b、MP2a、MP2b、MN1、MN2、MN3、MN4a、MN4b、MN5a和MN5b，其中MP1a、MP1b、MP2a和MP2b为PMOS管，MN1、MN2、MN3、MN4a、MN4b、MN5a和MN5b为NMOS管；

3.根据权利要求1所述的应用于SAR ADC的电压缓冲器，其特征在于：所述电压缓冲输出电路包括MP4、MP5、MP6、MP7、MP8、MP9、MP10、MN6a、MN6b、MN7a、MN7b和MN8，其中MP4、MP5、MP6、MP7、MP8、MP9和MP10为PMOS管，MN6a、MN6b、MN7a、MN7b和MN8为NMOS管；

4.根据权利要求1所述的应用于SAR ADC的电压缓冲器，其特征在于：所述电平检测电路包括MP11、MP12、MN9、MN10、R1和R2，其中MP11和MP12为PMOS管，MN9和MN10为NMOS管，R1和R2为电阻；

MP11的源极与MP12的源极相连，其连接点与直流电源VDD相连；MP11的栅极与MN9的栅极、电阻R1的一端和电阻R2的一端相连；MP11的漏极与MN9的漏极、MP12的栅极和MN10的栅极相连；MP12的漏极与MN10的漏极、电阻R2的另外一端相连，其连接点作为电平检测电路的输出端；电阻R1的另一端作为电平检测电路的输入端；MN9的源极和MN10的源极均接GND。