TWI594249B - 具有充電泵浦之非揮發性記憶體及其方法 - Google Patents

具有充電泵浦之非揮發性記憶體及其方法 Download PDF

Info

Publication number
TWI594249B
TWI594249B TW102131427A TW102131427A TWI594249B TW I594249 B TWI594249 B TW I594249B TW 102131427 A TW102131427 A TW 102131427A TW 102131427 A TW102131427 A TW 102131427A TW I594249 B TWI594249 B TW I594249B
Authority
TW
Taiwan
Prior art keywords
voltage
charge pump
charge
memory cells
during
Prior art date
Application number
TW102131427A
Other languages
English (en)
Other versions
TW201415473A (zh
Inventor
賀拉其歐Ｐ 加斯奎特
傑佛瑞Ｃ 坎寧漢
Original Assignee
飛思卡爾半導體公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 飛思卡爾半導體公司 filed Critical 飛思卡爾半導體公司
Publication of TW201415473A publication Critical patent/TW201415473A/zh
Application granted granted Critical
Publication of TWI594249B publication Critical patent/TWI594249B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42332—Gate electrodes for transistors with a floating gate with the floating gate formed by two or more non connected parts, e.g. multi-particles flating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)
  • Dc-Dc Converters (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Description

具有充電泵浦之非揮發性記憶體及其方法
本發明一般而言係關於非揮發性記憶體(NVM)，且更具體而言係關於NVM中之充電泵浦之使用。
對於半導體，通常期望按比例調整，此產生對於一給定大小之一半導體裝置提供較多功能性以及對於一給定功能性提供減小之電力之能力。按比例調整與給定特徵之減小之尺寸有關，諸如閘極尺寸及層厚度。當減小此等尺寸時，崩潰電壓變成已導致(舉例而言)減少之電源供應電壓之更大程度上之一問題。因此，崩潰電壓問題可係尺寸減小之一限制。在非揮發性記憶體(NVM)之情形中，需要充分電壓來用於程式化及抹除且此等電壓可不以與以其他方式減少尺寸之能力相同之比率減小。因此，NVM之按比例調整通常比一般用途之電晶體之按比例調整慢。
因此，需要提供NVM中之進一步按比例調整。
12‧‧‧系統單晶片電路/系統單晶片
14‧‧‧快閃記憶體單元
16‧‧‧快閃類比區塊/調節區塊
18‧‧‧記憶體胞陣列/快閃陣列核心
20‧‧‧調節器
22‧‧‧帶隙及電流參考
24‧‧‧充電泵浦/電壓泵浦/較小充電泵浦
26‧‧‧級/充電泵浦級/泵浦級
28‧‧‧級/充電泵浦級/泵浦級
30‧‧‧級/充電泵浦級/泵浦級
32‧‧‧級/最後泵浦級/充電泵浦級/泵浦級/最後級/最後充電泵送級
34‧‧‧調節器
36‧‧‧讀取路徑
38‧‧‧記憶體陣列/陣列
40‧‧‧例示性記憶體胞/記憶體胞
42‧‧‧泵浦胞元/例示性泵浦胞元
43‧‧‧供應器輸入/輸入電壓
44‧‧‧電容器/穩定電容器
46‧‧‧開關
48‧‧‧開關
50‧‧‧開關
52‧‧‧開關
53‧‧‧正輸出端子/節點
54‧‧‧開關
55‧‧‧負輸出端子/負輸出/端子
56‧‧‧開關
57‧‧‧節點
100‧‧‧部分
102‧‧‧控制閘極
104‧‧‧介電層/電介質
106‧‧‧奈米晶體
108‧‧‧奈米晶體
110‧‧‧底部介電層
CG‧‧‧控制閘極
d‧‧‧例示性直徑/直徑
HV‧‧‧電壓
Iref‧‧‧電流參考
MV‧‧‧電壓
SG‧‧‧選擇閘極
SRC‧‧‧源極
t‧‧‧距離/厚度
Vdd‧‧‧電源供應電壓
本發明係以實例方式圖解說明且並不限於附圖，在附圖中，相似元件符號指示類似元件。各圖中之元件係出於簡單及清晰之目的而圖解說明，且未必按比例繪製。
圖1係根據一實施例之具有一非揮發性記憶體(NVM)之一系統之一方塊圖； 圖2係圖1之NVM之部分中所使用之一例示性充電泵浦之一電路圖；圖3係圖1之系統之一程式化方法之一流程圖；圖4中展示在圖3之方法之一部分期間之圖2之例示性充電泵浦之一模式；圖5係展示在程式化方法期間之兩個信號之一圖表；圖6係圖1之系統之一抹除方法之一流程圖；圖7係在圖6之方法之一部分期間之圖2之例示性充電泵浦之一模式；圖8係展示在抹除方法期間之一信號之一圖表；且圖9係圖1之NVM中可使用之一NVM記憶體胞之一部分之剖面圖。
一系統包含一非揮發性記憶體(NVM)，該非揮發性記憶體藉由相對於施加至該NVM之一控制閘極之接地而施加一負電壓來抹除。此具有將電子驅逐出控制閘極下方之一電荷儲存層之效應。在程式化期間，一充電泵浦提供大於一正電源供應電壓之一電壓。在抹除期間，亦使用同一充電泵浦來產生施加至NVM之控制閘極之負電壓。在該等NVM胞利用奈米晶體時此係尤其有益的，其中控制閘極與奈米晶體之間的介電層具有小於該等奈米晶體之一最大直徑之一厚度。藉由參考圖式及以下書面說明將更好地理解此。
圖1中展示一系統10，該系統包含：一系統單晶片(SOC)電路，其耦合至提供邏輯控制及暫存器之一快閃記憶體單元14；一快閃類比區塊16，其耦合至快閃記憶體單元14；及一快閃陣列核心18，其耦合至快閃類比區塊16、快閃記憶體單元14及SOC電路12。調節區塊16包含調節器20、帶隙及電流參考Iref 22及一電壓泵浦24。電壓泵浦24包含 級26、28、30及32以及調節器34。級26、28、30及32展示為串聯連接但如需要可實施其他組態。調節器20將讀取位準、抹除驗證位準及程式化驗證位準提供至快閃陣列核心。帶隙及電流參考Iref 22將電流參考Iref提供至快閃陣列核心18。電壓泵浦24將一高電壓、一中電壓及一負電壓中之一或多者提供至快閃陣列核心18。快閃陣列核心18包含：一記憶體陣列38，其具有包含一例示性記憶體胞40之複數個記憶體胞；及一讀取路徑36，其係耦合至SOC 12之部分。每一記憶體胞(諸如記憶體胞40)包含複數個奈米晶體106上方之一控制閘極CG、一源極SRC、一汲極及一選擇閘極SG。快閃記憶體單元14控制快閃陣列核心18，包含程式化、抹除及讀取。
圖2中展示一泵浦胞元42，其在以串聯、並聯及/或串聯及並聯之一組合之方式放置於級26、28、30及32中之泵浦胞元之大多數方面係例示性的。泵浦胞元42包含一電容器44及開關46、48、50、52、54及56。開關46具有連接至一供應器輸入43之一第一端子及一第二端子。開關48具有連接至供應器輸入43之一第一端子及一第二端子。電容器44具有連接至開關46之第二端子之一第一端子及連接至開關48之第二端子之一第二端子。開關50具有連接至電容器44之第二端子之一第一端子。開關52具有連接至電容器44之第一端子之一第一端子及連接至一正輸出端子53之一第二端子。開關54具有連接至電容器44之第二端子之一第一端子及耦合至一負輸出端子55之一第二端子。級26、28及30之泵浦胞元中可不存在開關54及56以及負輸出55。最後泵浦級32接收如本文中所闡述之控制信號以實現極性反轉及負輸出55。泵浦胞元42用於提供具有比在供應器輸入43處所供應之電壓高之一量值之一電壓。電容器44可稱作一穩定電容器且與充電泵浦24之大部分電路相比在面積上相對較大。舉例而言，級26、28、30及32之穩定電容器之面積之總和可係充電泵浦24之總面積之一半以上。
圖3中展示具有步驟61、62、63、64、65、66、67及68之一程式化方法60。步驟61係一閒置步驟，該閒置步驟係其中不發生程式化、抹除或讀取之一穩定狀態。在步驟62中，對於所有泵浦胞元，電壓泵浦24經組態以僅傳遞可存在於供應器輸入43處作為節點53處之正輸出之電源供應電壓。在步驟63中，在構成充電泵浦級26、28、30及32之每一泵浦胞元42中，藉由閉合開關46、50及52且藉由斷開開關48及56而將可稱作VDD之電源供應電壓傳遞至記憶體陣列38。在步驟64中，執行所有位址解碼以識別哪些記憶體胞將被程式化。在步驟65處，啟動(亦可稱為接通)提供程式化電壓所需之級26、28、30及32中之多個級。此導致如圖5中所展示之電壓HV及MV之產生。對於待程式化之每一記憶體胞，在控制閘極處施加電壓HV且在源極SRC處施加電壓MV。在產生如圖5中所展示之HV及MV之脈衝並將其施加至選定用於程式化之記憶體胞之後，在步驟66中，關斷級26、28、30及32且開始MV及HV之放電，如展示為如圖5中所展示之自MV及HV之峰值之第一減小。在步驟67中，完成HV及MV之放電以使得HV及MV返回至在步驟61之閒置下之位準。此時，在步驟68處，可達成閒置。
圖4中展示在泵浦作用時針對步驟65之情形之例示性泵浦胞元42之操作。在步驟65期間，斷開開關56及54。交替地斷開及閉合開關46及48。開關50在閉合開關46時閉合且在閉合開關48時斷開。開關52在閉合開關46時斷開且在閉合開關48時閉合。此係作為一充電泵浦中之一級之一泵浦胞元之一常見充電泵浦操作。
圖6中展示具有步驟71、72、73、74、75、76、77、78、79、80、81、82及83之一抹除方法70。圖7中展示供在抹除中使用之例示性泵浦胞元42。步驟71係其中不發生程式化、抹除或讀取之如步驟61及68之一閒置步驟。在構成充電泵浦級26、28、30之每一泵浦胞元42中，步驟72藉由閉合開關46、50及52且藉由斷開開關48及56而在節點 57處建立VDD。然而，在泵浦級32中使開關52保持斷開以避免將正電壓傳遞至記憶體陣列38。在步驟73中，斷開開關46、50及52且僅在最後級(其係級32)中閉合開關54及56。在斷開除開關56及54之外的所有開關之情況下，負輸出端子55處之輸出與在正輸出端子53處所提供的且實質上相同量值之輸出之極性相反且因此為約-VDD。然後將端子55處之此負電壓耦合至陣列38且藉由位址解碼至目標為抹除之記憶體胞40之區段位置。在步驟74處，此展示於圖8中。在耦合至陣列38之後，該負電壓將上升。在將負電壓供應至陣列38之後，在步驟75處，藉由閉合開關50及46且斷開其餘開關而使最後級32中之穩定電容器44返回至步驟75處之其充電狀態。在此情形中，將電容器44充電至VDD。在步驟76處，然後藉由接通高電壓泵送而將電容器44充電至比VDD高之一電壓，從而致使開關46及50斷開且開關48閉合。可交替開關之斷開及關閉狀況直至達成跨越電容器44之所期望電壓在最後泵浦級32中高達串聯連接之每一充電泵浦級之供應器輸入43處所供應之電壓之兩倍為止。在步驟77處，藉由將開關46及48組態為斷開而將用於最後充電泵送級32之泵浦胞元中之穩定電容器44斷開連接且藉由斷開開關50並閉合開關54及56而反轉電容器電壓。然後端子55具有為一負電壓之目標抹除電壓。在一項實施例中，在步驟77期間，可將泵浦級26、28、30操作為維持用於泵浦級32中之泵浦胞元之輸入電壓43之一充電泵浦，且可調節此電壓。在步驟78中，然後將目標抹除量值處之負電壓輸出耦合至陣列38供用於抹除中。在步驟78處，該目標量值處之此負電壓展示於圖8中。在步驟79處，在最後泵浦級32中，斷開開關54及56且閉合開關46及50。在步驟80中，如在步驟72中，在所有級中關斷泵送。在步驟81處，接下來，藉由然後斷開開關46及50且閉合開關54及56來重複步驟73及74以在負輸出端子55處提供-VDD。如圖8中所展示，此展示在步驟81處以-VDD來供應抹除信號。此繼續作為 抹除脈衝之部分，且在步驟82處，解除判定位址解碼以使得將閒置電壓發送至陣列38且未選擇諸如記憶體胞40之所有記憶體胞。步驟83將充電泵浦24返回至閒置組態。
圖9中展示可係記憶體胞40之一例示性記憶體胞之部分100。此展示一控制閘極102、控制閘極102下方之一介電層104、在介電層104中且在一底部介電層110上方之奈米晶體106。奈米晶體108係奈米晶體106之一例示性奈米晶體。奈米晶體106具有可不同但展示為一例示性直徑d之直徑，具有距電介質104之一頂部表面之一距離t。對於如本文中所闡述之一抹除，將一負電壓以圖8之負脈衝之形式施加至控制閘極，此將電子驅逐出奈米晶體106並因此抹除該記憶體胞。在直徑d大於電介質104在奈米晶體上方之厚度t時，此類型之抹除比將一正電壓施加至控制閘極來抹除更高效。因此，可使用一較低電壓來達成一等效抹除速度，從而產生較低電力操作、一較小充電泵浦24及對抹除中所涉及之諸多電晶體之較低崩潰要求。在其中熱載子注入可用於程式化之一習用NVM實施方案中，用於程式化之電壓通常低於抹除所需之電壓。因此，抹除電壓之減小使得充電泵浦能夠在最小面積損失之情況下重新用於供應正電壓及負電壓兩者。特定而言，重新使用級32中之穩定電容器，此乃因在最後泵浦級中用於產生高正電壓之相同電容器係用於產生負電壓之相同電容器。
迄今為止，應瞭解，已提供一種操作一非揮發性記憶體裝置之方法，該方法包含組態耦合至該非揮發性記憶體裝置之一充電泵浦以在一程式化操作期間產生一第一極性之一第一電壓及在一抹除操作期間產生一第二極性之一第二電壓，其中該第二電壓之一量值小於或等於該第一電壓之一量值。該方法可由以下內容進一步表徵：該非揮發性記憶體裝置包含複數個記憶體胞，且該等記憶體胞中之每一者可包含：一底部介電層；複數個薄膜儲存器(TFS)電荷儲存元件，其安置 於該底部介電層上；及一頂部介電層，其形成於該等電荷儲存元件上方，其中該頂部介電層之一厚度小於該等TFS電荷儲存元件之一直徑。該方法可進一步包含：組態該充電泵浦以在一穩定電容器充電狀態期間以一旁路模式輸出該第一電壓，其中一穩定電容器係該充電泵浦之部分且該充電泵浦在該電容器充電狀態期間連接至該等記憶體胞。該方法可進一步包含：在將該充電泵浦中之一穩定電容器充電至該第一電壓時，組態該充電泵浦以將該第一電壓之該第一極性反轉至該第二電壓之該第二極性。該方法可進一步包含：組態該充電泵浦以將該第二電壓路由至該等記憶體胞之一子集。該方法可進一步包含：在該抹除操作期間，組態該充電泵浦以在一穩定電容器充電狀態期間輸出該第二電壓，其中一穩定電容器係該充電泵浦之部分且該充電泵浦在該電容器充電狀態期間不連接至該等記憶體胞。該方法可進一步包含：針對該程式化操作以一第一組態及針對該抹除操作以一第二組態操作該充電泵浦中之複數個開關。該方法可進一步包含：針對一旁路模式以一第三組態操作該充電泵浦中之該複數個開關，其中將該第一電壓提供至該非揮發性記憶體裝置中之該等記憶體胞中之至少某些記憶體胞。該方法可由以下內容進一步表徵：在該程式化操作期間，操作該充電泵浦中之複數個泵浦級以將一中電壓提供至該等記憶體胞之一源極電極且將該第一電壓提供至該等記憶體胞之一控制閘極。
亦揭示一種非揮發性記憶體裝置，其包含複數個記憶體胞，其中該等記憶體胞中之每一者包含：一底部介電層；複數個薄膜儲存器(TFS)電荷儲存元件，其安置於該底部介電層上；及一頂部介電層，其形成於該等電荷儲存元件上方，其中該頂部介電層之一厚度小於該等電荷儲存元件之一直徑。該非揮發性記憶體裝置進一步包含耦合至該等記憶體胞之一充電泵浦，其中該充電泵浦在一程式化操作期間產生一第一極性之一第一電壓且在一抹除操作期間產生一第二極性之一 第二電壓，且該第二電壓之一量值小於或等於該第一電壓之一量值。該非揮發性記憶體裝置由以下內容進一步表徵：該充電泵浦包含複數個充電泵浦胞元，其中每一充電泵浦胞元包含：一穩定電容器；及一第一開關，其並聯耦合於該穩定電容器之一側上；及一第二開關，其並聯耦合於該穩定電容器之另一側上，在該程式化操作期間閉合該第一開關及該第二開關以將該第一電壓傳導至該等記憶體胞。該非揮發性記憶體裝置由以下內容進一步表徵：該等充電泵浦胞元中之每一者進一步包含：一第三開關，其串聯耦合於接地與該穩定電容器之間；及一第四開關，其串聯耦合於接地與該穩定電容器之間，其中在該程式化操作期間，斷開該第三開關且一第五開關係基於一時脈信號，其中該第五開關耦合於一供應電壓與該穩定電容器之一負端子之間，且在該抹除操作之一部分期間，該第一開關及該第三開關基於一控制信號而操作且斷開該第四開關。該非揮發性記憶體裝置由以下內容進一步表徵：在該抹除操作期間相對於該第一開關而操作該第三開關。該非揮發性記憶體裝置由以下內容進一步表徵：該等充電泵浦胞元中之每一者進一步包含並聯耦合至該穩定電容器之一第六開關，在該抹除操作期間，斷開該第二開關且閉合該第六開關以將該第二電壓傳導至該等記憶體胞。該非揮發性記憶體裝置由以下內容進一步表徵：在該程式化操作期間，該第四開關及該第五開關基於一時脈信號而操作。該非揮發性記憶體裝置由以下內容進一步表徵：在該程式化操作期間相對於該第四開關而操作該第六開關。
亦揭示一種非揮發性記憶體裝置，其包含：一記憶體胞陣列；及一充電泵浦，其耦合至該等記憶體胞，其中該充電泵浦可動態地重新組態以：以一旁路模式操作以將一第一電壓提供至該等記憶體胞；以一程式化模式操作以將該第一電壓提供至該等記憶體胞；及以一抹除模式操作以提供具有該第一電壓之反極性之一第二電壓。該非揮發 性記憶體裝置可由以下內容進一步表徵：該充電泵浦包含複數個充電泵浦級，該複數個充電泵浦級將一供應電壓連續地增加至一中電壓及該第一電壓。該非揮發性記憶體裝置可由以下內容進一步表徵：該第一電壓之一量值小於或等於該第二電壓之一量值。該非揮發性記憶體裝置可由以下內容進一步表徵：該等記憶體胞係薄膜儲存器記憶體胞且在該程式化模式期間，將該中電壓提供至該等記憶體胞中之至少某些記憶體胞之一源極電極且將該第一電壓提供至該等記憶體胞中之該至少某些記憶體胞之一控制閘極。
由於實施本發明之設備在很大程度上由熟習此項技術者已知之電子組件及電路構成，因此為理解及瞭解本發明之基本概念且為了不模糊或分散對本發明之教示之注意將不在大於如上文所圖解說明視為必需之程度之任何程度上闡釋電路細節。
儘管在本文中參考特定實施例來闡述本發明，但可在不背離如以下申請專利範圍中所陳述之本發明之範疇之情況下做出各種修改及改變。舉例而言，針對每一泵浦胞元展示一單個電容器，但用於一穩定電容器之一電容(舉例而言)可來自經組合以達成一所期望電容之多個電容器。因此，本說明書及各圖應視為一說明性意義而非一限定性意義，且所有此等修改皆意欲包含於本發明之範疇內。。本文中關於具體實施例所闡述之任何益處、優點或問題之解決方案並不意欲視為任何或所有請求項之一關鍵、所需或基本特徵或元素。
如本文中所使用之術語「經耦合」並不意欲限於一直接耦合或一機械耦合。
此外，將如本文中所使用之術語「一(a或an)」定義為一個或一個以上。此外，在申請專利範圍中使用諸如「至少一個」及「一或多個」等介紹性片語不應理解為暗示藉由不定冠詞「一(a或an)」對另一請求項元素之介紹將含有此所介紹之請求項元素之任何特定請求項限 於僅含有一個此元素之發明，甚至當同一請求項包含介紹性片語「一或多個」或「至少一個」及諸如「一(a或an)」之不定冠詞時亦如此。對於定冠詞之使用，此同樣成立。
除非另有陳述，否則，使用諸如「第一」及「第二」之術語來在此等術語闡述之元件之間進行任意區分。因此，此等術語未必意欲指示此等元件之時間或其他優先順序。
12‧‧‧系統單晶片電路/系統單晶片
14‧‧‧快閃記憶體單元
16‧‧‧快閃類比區塊/調節區塊
18‧‧‧記憶體胞陣列/快閃陣列核心
20‧‧‧調節器
22‧‧‧帶隙及電流參考
24‧‧‧充電泵浦/電壓泵浦/較小充電泵浦
26‧‧‧級/充電泵浦級/泵浦級
28‧‧‧級/充電泵浦級/泵浦級
30‧‧‧級/充電泵浦級/泵浦級
32‧‧‧級/最後泵浦級/充電泵浦級/泵浦級/最後級/最後充電泵送級
34‧‧‧調節器
36‧‧‧讀取路徑
38‧‧‧記憶體陣列/陣列
40‧‧‧例示性記憶體胞/記憶體胞
CG‧‧‧控制閘極
Iref‧‧‧電流參考
SG‧‧‧選擇閘極
SRC‧‧‧源極

Claims (14)

  1. 一種操作一非揮發性記憶體裝置之方法，該非揮發性記憶體裝置包含複數個記憶體胞，該方法包括：組態耦合至該非揮發性記憶體裝置之一充電泵浦以在一程式化操作期間產生一第一極性之一第一電壓及在一抹除操作期間產生一第二極性之一第二電壓，其中該第二電壓之一量值小於或等於該第一電壓之一量值；及組態該充電泵浦以在一穩定電容器之一充電狀態期間以一旁路模式(bypass mode)輸出該第一電壓，其中該穩定電容器係該充電泵浦之部分且該充電泵浦在該穩定電容器之該充電狀態期間連接至該等記憶體胞。
  2. 如請求項1之方法，其中該非揮發性記憶體裝置之該等記憶體胞中之每一者包含：一底部介電層；複數個薄膜儲存器(TFS)電荷儲存元件，其安置於該底部介電層上；及一頂部介電層，其形成於該等電荷儲存元件上方，其中該頂部介電層之一厚度小於該等TFS電荷儲存元件之一直徑。
  3. 如請求項1之方法，其進一步包括：在將該充電泵浦中之該穩定電容器充電至該第一電壓時，組態該充電泵浦以將該第一電壓之該第一極性反轉至該第二電壓之該第二極性。
  4. 如請求項3之方法，其進一步包括：組態該充電泵浦以將該第二電壓路由至該等記憶體胞之一子集(subset)。
  5. 如請求項1之方法，其進一步包括：在該抹除操作期間，組態該充電泵浦以在該穩定電容器之該充電狀態期間輸出該第二電壓，其中該穩定電容器係該充電泵浦之部分且該充電泵浦在該穩定電容器之該充電狀態期間不連接至該等記憶體胞。
  6. 如請求項1之方法，其進一步包括：針對該程式化操作以一第一組態操作該充電泵浦中之複數個開關，及針對該抹除操作以一第二組態操作該充電泵浦中之該複數個開關。
  7. 如請求項1之方法，其進一步包括：針對一旁路模式以一第三組態操作該充電泵浦中之該複數個開關，其中將該第一電壓提供至該非揮發性記憶體裝置中之該等記憶體胞中之至少某些記憶體胞。
  8. 如請求項2之方法，其中在該程式化操作期間，操作該充電泵浦中之複數個泵浦級以將一中電壓提供至該等記憶體胞之一源極電極且將該第一電壓提供至該等記憶體胞之一控制閘極。
  9. 一種操作一非揮發性記憶體裝置之方法，該非揮發性記憶體裝置包含複數個記憶體胞，該方法包括：組態耦合至該非揮發性記憶體裝置之一充電泵浦以在一程式化操作期間產生一第一極性之一第一電壓及在一抹除操作期間產生一第二極性之一第二電壓，其中該第二電壓之一量值小於或等於該第一電壓之一量值；及針對一旁路模式以一第三組態操作該充電泵浦中之複數個開關，其中將該第一電壓提供至該非揮發性記憶體裝置中之該等記憶體胞中之至少某些記憶體胞。
  10. 如請求項9之方法，其中該等記憶體胞中之每一者包含： 一底部介電層；複數個薄膜儲存器(TFS)電荷儲存元件，其安置於該底部介電層上；及一頂部介電層，其形成於該等電荷儲存元件上方，其中該頂部介電層之一厚度小於該等TFS電荷儲存元件之一直徑。
  11. 如請求項9之方法，其進一步包括：在將該充電泵浦中之一穩定電容器充電至該第一電壓時，組態該充電泵浦以將該第一電壓之該第一極性反轉至該第二電壓之該第二極性。
  12. 如請求項11之方法，其進一步包括：組態該充電泵浦以將該第二電壓路由至該等記憶體胞之一子集。
  13. 如請求項9之方法，其進一步包括：在該抹除操作期間，組態該充電泵浦以在一穩定電容器之一充電狀態期間輸出該第二電壓，其中該穩定電容器係該充電泵浦之部分且該充電泵浦在該穩定電容器之該充電狀態期間不連接至該等記憶體胞。
  14. 如請求項9之方法，其進一步包括：針對該程式化操作以一第一組態操作該充電泵浦中之該複數個開關，及針對該抹除操作以一第二組態操作該充電泵浦中之該複數個開關。
TW102131427A 2012-09-14 2013-08-30 具有充電泵浦之非揮發性記憶體及其方法 TWI594249B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/616,206 US8897073B2 (en) 2012-09-14 2012-09-14 NVM with charge pump and method therefor

Publications (2)

Publication Number Publication Date
TW201415473A TW201415473A (zh) 2014-04-16
TWI594249B true TWI594249B (zh) 2017-08-01

Family

ID=49170560

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102131427A TWI594249B (zh) 2012-09-14 2013-08-30 具有充電泵浦之非揮發性記憶體及其方法

Country Status (6)

Country Link
US (1) US8897073B2 (zh)
EP (1) EP2709108B1 (zh)
JP (1) JP6355225B2 (zh)
KR (1) KR102330656B1 (zh)
CN (1) CN103680621B (zh)
TW (1) TWI594249B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102143520B1 (ko) 2014-09-17 2020-08-11 삼성전자 주식회사 펌핑 캐패시터
KR20160106990A (ko) 2015-03-03 2016-09-13 에스케이하이닉스 주식회사 전원 공급 회로 및 이를 포함하는 반도체 메모리 장치
JP6359479B2 (ja) * 2015-04-01 2018-07-18 東芝メモリ株式会社 チャージポンプおよび電圧発生回路
US10090759B1 (en) * 2017-08-31 2018-10-02 Micron Technology, Inc. Electronic device with a reconfigurable charging mechanism

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5306954A (en) * 1992-06-04 1994-04-26 Sipex Corporation Charge pump with symmetrical +V and -V outputs
US5781477A (en) * 1996-02-23 1998-07-14 Micron Quantum Devices, Inc. Flash memory system having fast erase operation
US6005810A (en) * 1998-08-10 1999-12-21 Integrated Silicon Solution, Inc. Byte-programmable flash memory having counters and secondary storage for disturb control during program and erase operations
US20020176283A1 (en) * 2001-05-23 2002-11-28 Samsung Electronics Co., Ltd. Nonvolatile semiconductor memory device
TW543259B (en) * 2001-01-09 2003-07-21 Mitsubishi Electric Corp Charge pump circuit and operation method of a non-volatile memory using the same
TWI240276B (en) * 2003-05-19 2005-09-21 Mitsubishi Electric Corp Voltage generating circuit
TWI360131B (en) * 2006-12-31 2012-03-11 Sandisk 3D Llc Multiple polarity reversible charge pump circuit a
US20120176844A1 (en) * 2011-01-06 2012-07-12 Cunningham Jeffrey C Read conditions for a non-volatile memory (nvm)

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03219496A (ja) * 1990-01-25 1991-09-26 Hitachi Ltd 不揮発性半導体記憶装置
JPH04117164A (ja) * 1990-09-06 1992-04-17 Seiko Instr Inc チャージポンプ電圧コンバータ
US5364801A (en) 1990-12-17 1994-11-15 Texas Instruments Incorporated Method of forming a charge pump circuit
JPH05244766A (ja) 1992-02-27 1993-09-21 Texas Instr Japan Ltd チャージポンプ回路
JPH0729386A (ja) * 1993-07-13 1995-01-31 Hitachi Ltd フラッシュメモリ及びマイクロコンピュータ
JP3285443B2 (ja) * 1993-12-22 2002-05-27 三菱電機株式会社 チャージポンプ
KR970003808A (ko) * 1995-06-28 1997-01-29 김주용 소자 분리막 제조방법
DE69515669T2 (de) 1995-10-31 2000-07-27 St Microelectronics Srl Negative Ladungspumpenschaltung für elektrisch löschbare Halbleiterspeichervorrichtung
TW362277B (en) * 1996-07-29 1999-06-21 Hynix Semiconductor Inc Charge pump for a semiconductor substrate
EP0822556B1 (en) 1996-08-02 2003-04-02 STMicroelectronics S.r.l. Bidirectional charge pump
KR100227620B1 (ko) 1996-10-17 1999-11-01 김영환 네가티브 챠지펌프 회로
IT1290168B1 (it) 1996-12-23 1998-10-19 Consorzio Eagle Pompa di carica a tensione negativa per memorie flash eeprom
US5914632A (en) 1997-02-28 1999-06-22 Exar Corporation Negative charge pump circuit
IT1301936B1 (it) 1998-08-27 2000-07-07 St Microelectronics Srl Circuito a pompa di carica per dispositivi integrati di memoria
JP4899241B2 (ja) 1999-12-06 2012-03-21 ソニー株式会社 不揮発性半導体記憶装置およびその動作方法
JP4057756B2 (ja) * 2000-03-01 2008-03-05 松下電器産業株式会社 半導体集積回路
EP2323164B1 (en) 2000-08-14 2015-11-25 SanDisk 3D LLC Multilevel memory array and method for making same
EP1262998B1 (de) 2001-05-28 2008-02-06 Infineon Technologies AG Ladungspumpenschaltung und Verwendung einer Ladungspumpenschaltung
KR100399598B1 (ko) * 2001-07-26 2003-09-26 삼성전자주식회사 전압 발생회로 및 방법
US6445623B1 (en) 2001-08-22 2002-09-03 Texas Instruments Incorporated Charge pumps with current sources for regulation
EP1656677A1 (en) * 2003-08-13 2006-05-17 Koninklijke Philips Electronics N.V. Improved erase and read schemes for charge trapping non-volatile memories
KR100748553B1 (ko) * 2004-12-20 2007-08-10 삼성전자주식회사 리플-프리 고전압 발생회로 및 방법, 그리고 이를 구비한반도체 메모리 장치
US20070020840A1 (en) * 2005-07-25 2007-01-25 Freescale Semiconductor, Inc. Programmable structure including nanocrystal storage elements in a trench
JP2007244078A (ja) * 2006-03-07 2007-09-20 Rohm Co Ltd スイッチング電源装置およびその駆動回路、ならびにそれらを用いた電子機器
US7592224B2 (en) * 2006-03-30 2009-09-22 Freescale Semiconductor, Inc Method of fabricating a storage device including decontinuous storage elements within and between trenches
US7427889B2 (en) * 2006-04-28 2008-09-23 Ememory Technology Inc. Voltage regulator outputting positive and negative voltages with the same offsets
US20080054990A1 (en) * 2006-08-30 2008-03-06 Taiwan Semiconductor Manufacturing Co., Ltd. Charge pump method and architecture
GB2444984B (en) * 2006-12-22 2011-07-13 Wolfson Microelectronics Plc Charge pump circuit and methods of operation thereof
US7477093B2 (en) 2006-12-31 2009-01-13 Sandisk 3D Llc Multiple polarity reversible charge pump circuit
US7495500B2 (en) 2006-12-31 2009-02-24 Sandisk 3D Llc Method for using a multiple polarity reversible charge pump circuit
CN101309048A (zh) * 2007-05-17 2008-11-19 比亚迪股份有限公司 一种电荷泵装置及电源电路

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5306954A (en) * 1992-06-04 1994-04-26 Sipex Corporation Charge pump with symmetrical +V and -V outputs
US5781477A (en) * 1996-02-23 1998-07-14 Micron Quantum Devices, Inc. Flash memory system having fast erase operation
US6005810A (en) * 1998-08-10 1999-12-21 Integrated Silicon Solution, Inc. Byte-programmable flash memory having counters and secondary storage for disturb control during program and erase operations
TW543259B (en) * 2001-01-09 2003-07-21 Mitsubishi Electric Corp Charge pump circuit and operation method of a non-volatile memory using the same
US20020176283A1 (en) * 2001-05-23 2002-11-28 Samsung Electronics Co., Ltd. Nonvolatile semiconductor memory device
TWI240276B (en) * 2003-05-19 2005-09-21 Mitsubishi Electric Corp Voltage generating circuit
TWI360131B (en) * 2006-12-31 2012-03-11 Sandisk 3D Llc Multiple polarity reversible charge pump circuit a
US20120176844A1 (en) * 2011-01-06 2012-07-12 Cunningham Jeffrey C Read conditions for a non-volatile memory (nvm)

Also Published As

Publication number Publication date
CN103680621B (zh) 2019-08-23
JP2014059944A (ja) 2014-04-03
KR20140035840A (ko) 2014-03-24
EP2709108A1 (en) 2014-03-19
US20140078828A1 (en) 2014-03-20
EP2709108B1 (en) 2017-06-21
KR102330656B1 (ko) 2021-11-23
US8897073B2 (en) 2014-11-25
TW201415473A (zh) 2014-04-16
JP6355225B2 (ja) 2018-07-11
CN103680621A (zh) 2014-03-26

Similar Documents

Publication Publication Date Title
TWI545568B (zh) 記憶體及其操作電壓開關電路的方法
US7245538B2 (en) High voltage generation and regulation circuit in a memory device
TWI594249B (zh) 具有充電泵浦之非揮發性記憶體及其方法
JP6768776B2 (ja) フラッシュメモリ装置のハイブリッドチャージポンプ並びに調節手段及び方法
KR100338548B1 (ko) 반도체 메모리 장치의 부스팅 회로
TWI603334B (zh) Semiconductor device
KR20120061564A (ko) 전압 공급 회로 및 방법
JPWO2006085373A1 (ja) 不揮発性半導体メモリ及び半導体装置
US20160291629A1 (en) Charge pump and voltage generation circuit
JP5255609B2 (ja) 電圧制御回路および電圧制御方法
KR100885788B1 (ko) 펌프 회로
JP4698592B2 (ja) 電圧制御回路および半導体装置
TW202329110A (zh) 針對非揮發性記憶體系統中的抹除或程式化操作提供高電壓的收發器
JP2004164776A (ja) メモリ回路及びデータ消去及び書き込み方法
KR100908537B1 (ko) 고전압 제공 장치
KR100749256B1 (ko) 부스팅 회로
KR100965069B1 (ko) 전압 생성장치 및 이를 구비한 불휘발성 메모리 소자
JP2013020677A (ja) 半導体装置
JP2004133993A (ja) フラッシュメモリのページバッファ
JP2008027510A (ja) 昇圧回路及び不揮発性メモリ装置
KR20050072201A (ko) 고전압 펌핑 회로
KR20000033908A (ko) 스테이틱 번-인 테스트 회로를 구비한 반도체 메모리 장치