KR101219031B1 - 히스테리시스를 갖는 전압 판별 회로 및 이를 구비하는 전원 공급 장치 - Google Patents

히스테리시스를 갖는 전압 판별 회로 및 이를 구비하는 전원 공급 장치 Download PDF

Info

Publication number
KR101219031B1
KR101219031B1 KR1020120011176A KR20120011176A KR101219031B1 KR 101219031 B1 KR101219031 B1 KR 101219031B1 KR 1020120011176 A KR1020120011176 A KR 1020120011176A KR 20120011176 A KR20120011176 A KR 20120011176A KR 101219031 B1 KR101219031 B1 KR 101219031B1
Authority
KR
South Korea
Prior art keywords
circuit
voltage
hysteresis
transistor
input
Prior art date
Application number
KR1020120011176A
Other languages
English (en)
Inventor
김진일
Original Assignee
주식회사 이진스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 이진스 filed Critical 주식회사 이진스
Priority to KR1020120011176A priority Critical patent/KR101219031B1/ko
Application granted granted Critical
Publication of KR101219031B1 publication Critical patent/KR101219031B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0084—Arrangements for measuring currents or voltages or for indicating presence or sign thereof measuring voltage only
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16566—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533
    • G01R19/1659—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533 to indicate that the value is within or outside a predetermined range of values (window)

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Measurement Of Current Or Voltage (AREA)

Abstract

본 발명은 전원 회로 없이 입력 전압의 높고 낮음을 판별할 수 있는 히스테리시스를 갖는 전압 판별 회로와 이러한 전압 판별 회로를 구비하는 전원 공급 장치에 관한 것으로, 히스테리시스를 갖는 전압 판별 회로는, 입력 전압의 레벨을 판별하고 판별한 입력 전압에 대한 전압 상태 신호를 발생시키는 전압 판별 회로에 있어서, 입력 전압을 수신하고 입력 저항의 조정을 통해 입력 전압 레벨을 제어하며 히스테리시스의 상한 레벨을 한정하는 입력측 회로; 입력측 회로에 직렬로 연결되며 히스테리시스 크기를 조정하는 히스테리시스 회로; 히스테리시스 회로와 기준 전위 사이에 직렬로 연결되고 출력측 저항의 조정을 통해 히스테리시스의 하한 레벨을 한정하는 출력측 회로; 히스테리시스 회로 양단에 병렬로 연결되는 전압 상태 신호 발생 회로; 전압 상태 신호 발생 회로를 개방 상태 또는 폐쇄 상태로 스위칭하는 제1 트랜지스터; 출력측 회로와 병렬로 연결되며 히스테리시스의 하한 레벨에 대한 판단 기준 전압을 제공하는 판단 기준 전압 회로; 및 판단 기준 전압 회로에 의해 스위칭 동작이 제어되며, 히스테리시스의 하한 레벨이 판단 기준 전압 이하일 때 제1 트랜지스터를 턴-오프 시키며, 히스테리시스의 상한 레벨이 판단 기준 전압보다 큰 전압일 때 제1 트랜지스터를 턴-온 시키고 제1 트랜지스터의 에미터-베이스 전류를 기준 전위로 흐르게 하는 제2 트랜지스터를 포함한다.

Description

히스테리시스를 갖는 전압 판별 회로 및 이를 구비하는 전원 공급 장치{VOLTAGE DETECTING CIRCUIT WITH HYSTERESIS AND POWER SUPPLY HAVING THE SAME}
본 발명은 전압 판별 회로 및 전원 공급 장치에 관한 것으로, 보다 상세하게는, 별도의 전원 회로 없이 입력 전압의 높고 낮음을 판별할 수 있는 히스테리시스를 갖는 전압 판별 회로로서 트랜지스터의 베이스-에미터 전압을 이용하여 히스테리시스 특성을 얻음으로써 입력 전압 변화에 대해 매우 안정한 히스테리시스 특성을 갖는 전압 판별 회로와 이러한 전압 판별 회로를 구비하는 전원 공급 장치에 관한 것이다.
일반적으로 전압 판별 회로는 미리 설정된 원하는 전압을 부하에 인가할 때 전원 이상이나 노이즈 등의 외부 영향으로 인해 입력 전압이 커지거나 작아지는 것을 검출하여 전압 판별 회로가 설치된 장치를 보호하고 정상적으로 동작할 수 있도록 하기 위한 것이다.
종래의 전압 판별 회로의 일례가 대한민국 등록실용신안공보 제20-0172667호에 개시되어 있다. 이 공보에서는 한 개의 비교기를 사용하여 입력 전압의 상한 레벨과 하한 레벨을 동시에 검출할 수 있는 입력 전압의 레벨 판별 회로를 개시한다.
그러나, 전술한 종래 기술의 입력 전압의 레벨 판별 회로는 비교기를 이용하기 위하여 별도의 보조 전원을 사용해야 하고, 따라서 입력 전압의 레벨 판별 회로 자체보다도 보조 전원 회로의 크기가 커져서 회로 전체의 크기가 매우 커지는 문제가 있다.
대한민국 등록실용신안공보 제20-0172667호(2000.03.02)
본 발명은 전술한 종래 기술의 한계를 극복하기 위한 것으로, 본 발명의 목적은 별도의 보조 전원 회로가 없이 입력 전압의 높고 낮음을 판별할 수 있고 입력 전압 변화에 대해 매우 안정한 히스테리시스 특성을 갖는 전압 판별 회로를 제공하는 것이다.
본 발명의 다른 목적은 설정된 레벨보다 낮은 레벨의 전원 전압에서 장치의 기동을 제한할 수 있고 입력 전압 변화에 대해 매우 안정한 히스테리시스 특성을 갖는 전압 판별 회로를 구비하는 전원 공급 장치를 제공하는 것이다.
상기 기술적 과제를 달성하기 위하여 본 발명의 일 측면에 따른 히스테리시스를 갖는 전압 판별 회로는, 입력 전압의 레벨을 판별하고 판별한 입력 전압에 대한 전압 상태 신호를 발생시키는 전압 판별 회로에 있어서, 입력 전압을 수신하고 입력 저항의 조정을 통해 입력 전압 레벨을 제어하며 히스테리시스의 상한 레벨을 한정하는 입력측 회로; 입력측 회로에 직렬로 연결되며 히스테리시스 크기를 조정하는 히스테리시스 회로; 히스테리시스 회로와 기준 전위 사이에 직렬로 연결되고 출력측 저항의 조정을 통해 히스테리시스의 하한 레벨을 한정하는 출력측 회로; 히스테리시스 회로 양단에 병렬로 연결되는 전압 상태 신호 발생 회로; 전압 상태 신호 발생 회로를 개방 상태 또는 폐쇄 상태로 스위칭하는 제1 트랜지스터; 출력측 회로와 병렬로 연결되며 히스테리시스의 하한 레벨에 대한 판단 기준 전압을 제공하는 판단 기준 전압 회로; 및 판단 기준 전압 회로에 의해 스위칭 동작이 제어되며, 히스테리시스의 하한 레벨이 판단 기준 전압 이하일 때 제1 트랜지스터를 턴-오프 시키며, 히스테리시스의 상한 레벨이 판단 기준 전압보다 큰 전압일 때 제1 트랜지스터를 턴-온 시키고 제1 트랜지스터의 에미터-베이스 전류를 기준 전위로 흐르게 하는 제2 트랜지스터를 포함한다.
일 실시예에서, 판단 기준 전압 회로는 히스테리시스 회로와 기준 전위 사이에 연결되는 제너 다이오드와 저항기의 직렬 회로이다.
일 실시예에서, 제1 트랜지스터는 전압 상태 신호 발생 회로에 연결되는 제1 단자 또는 에미터, 히스테리시스 회로에 연결되는 제2 단자 또는 컬렉터, 및 제3 단자 또는 베이스를 구비한 PNP 트랜지스터이다.
일 실시예에서, 제2 트랜지스터는, 제1 트랜지스터의 제3 단자 또는 베이스에 연결되는 제1 단자 또는 컬렉터; 기준 전위에 연결되는 제2 단자 또는 에미터; 및 제너 다이오드와 저항기 사이의 접속점에 연결되는 제3 단자 또는 베이스를 구비한 NPN 트랜지스터이다.
일 실시예에서, 히스테리시스를 갖는 전압 판별 회로는, 제1 트랜지스터의 베이스와 제2 트랜지스터의 컬렉터 사이에 연결되는 스위칭 회로 저항기를 더 포함한다.
일 실시예에서, 입력측 회로는 입력 전압이 인가되는 입력 단자와 히스테리시스 회로 사이에 직렬 연결되는 입력측 저항기를 포함한다.
일 실시예에서, 히스테리시스 회로는 입력측 회로와 출력측 회로 사이에 직렬 연결되는 히스테리시스 저항기를 포함한다.
일 실시예에서, 출력측 회로는 히스테리시스 회로와 기준 전위 사이에 직렬 연결되는 출력측 저항기를 포함한다.
일 실시예에서, 전압 상태 신호 발생 회로는 입력측 회로와 히스테리시스 회로의 접속 노드와 제1 트랜지스터의 에미터 사이에 직렬 연결되는 발광 다이오드를 포함한다.
본 발명의 일 측면에 따른 히스테리시스를 갖는 전압 판별 회로를 구비하는 전원 공급 장치는, 입력 전압이 입력측 회로, 히스테리시스 회로 및 출력측 회로의 직렬 회로에 의해 분배되며, 히스테리시스 회로에 병렬로 연결되는 전압 상태 신호 발생 회로에 의해 미리 정해진 히스테리시스의 상한 레벨을 초과하는 입력 전압의 높음과 미리 정해진 히스테리시스의 하한 레벨 이하인 입력 전압의 낮음에 대한 전압 상태 신호가 선택적으로 출력되는 전술한 실시예들 중 어느 하나의 히스테리시스를 갖는 전압 판별 회로; 및 전압 판별 회로와 병렬로 연결되고 입력 전압 또는 입력 전류를 변환하여 부하 측에 공급하는 전원 변환 회로를 포함한다.
일 실시예에서, 전압 판별 회로는 입력 전압이 미리 정해진 레벨을 초과하거나 미만일 때 입력 전압 차단 신호를 발생시키며, 전원 변환 회로는 전압 판별 회로의 입력 전원 차단 신호에 따라 부하 측으로의 전원 공급을 차단하도록 구성된다.
본 발명에 의하면, 별도의 보조 전원 회로가 없이 입력 전압의 높고 낮음을 판별할 수 있고 입력 전압 변화에 대해 매우 안정한 히스테리시스를 갖는 전압 판별 회로를 제공할 수 있다. 또한, 본 발명의 전압 판별 회로를 이용하면, 보조 전원 회로가 없이 독립적으로 입력 전압을 감지할 수 있는 감지 장치를 제공할 수 있다.
또한, 본 발명에 의하면, 설정된 레벨보다 높거나 낮은 레벨의 전원 전압에서 장치의 기동을 제한할 수 있고 입력 전압 변화에 대해 매우 안정한 히스테리시스를 갖는 전압 판별 회로를 구비한 전원 공급 장치를 제공할 수 있다.
도 1은 본 발명의 일 실시예에 따른 전압 판별 회로를 나타낸 개략적인 블록도이다.
도 2는 도 1의 전압 판별 회로에 채용가능한 회로 구성의 일 실시예에 대한 상세 회로도이다.
도 3a 및 도 3b는 도 2의 전압 판별 회로에서 처리되는 전류 신호들을 설명하기 위한 도면들이다.
도 4는 도 2의 전압 판별 회로에서 처리되는 전압 신호들의 일 실시예에 대한 타이밍 파형도이다.
도 5는 도 1의 전압 판별 회로를 구비하는 전원 공급 장치의 일 실시예에 대한 개략적인 블록도이다.
이하, 본 발명의 바람직한 실시예를 도면을 참조하여 상세하게 설명한다.
도 1은 본 발명의 일 실시예에 따른 전압 판별 회로를 나타낸 개략적인 블록도이다.
도 1을 참조하면, 본 실시예의 전압 판별 회로(100)는 입력측 회로(10), 히스테리시스 회로(20), 출력측 회로(30), 전압 상태 신호 발생 회로(40), 제1 트랜지스터(Q1), 판단 기준 전압 회로(50) 및 제2 트랜지스터(Q2)를 구비한다.
입력측 회로(10)는 입력 전압(Vin)이 인가되는 입력 단자와 히스테리시스 회로(20) 사이에 직렬로 연결되며, 입력 저항의 조정을 통해 입력 전압(Vin)의 레벨을 제어한다. 출력측 회로(30)는 히스테리시스 회로(20)와 기준 전위 사이에 직렬로 연결된다.
히스테리시스 회로(20)는 입력측 회로(10)와 출력측 회로(30) 사이에 직렬로 연결되며 입력 전압(Vin)의 히스테리시스 크기를 조정한다. 히스테리시스 전압(Hysteresis Voltage)는 일정한 상태에서 일정한 값으로 정의되는 전압이 아니라 이전의 전압 상태 변화에 따라 값이 변하는 전압을 지칭한다.
입력측 회로(10), 히스테리시스 회로(20) 및 출력측 회로(30)의 직렬 회로의 양단에는 입력 전압(Vin)과 기준 전위(Vref)가 각각 인가되고, 히스테리시스 회로(20)의 양단에서 입력 전압(Vin)이 분배된다.
전압 상태 신호 발생 회로(40)는 히스테리시스 회로(20)의 양단에 병렬로 연결되고, 입력 전압(Vin)과 판단 기준 전압 간의 차이, 또는 히스테리시스 회로(20)의 양단에 인가되는 전압들(V1, V2) 간의 차이에 따라 미리 정해진 레벨을 초과하는 입력 전압(Vin)의 높음과 미리 정해진 레벨 이하인 입력 전압(Vin)의 낮음에 대한 전압 상태 신호를 선택적으로 출력한다. 미리 정해진 레벨은 히스테리시스 회로(20)에 의해 그 크기가 조정될 수 있다.
제1 트랜지스터(Q1)는 히스테리시스 회로(20)의 양단에 병렬로 연결되는 전압 상태 신호 발생 회로(40)를 스위칭하기 위한 수단이다.
판단 기준 전압 회로(50)는 미리 정해진 레벨을 초과하거나 미리 정해진 레벨 이하인 입력 전압(Vin)의 레벨을 판단하기 위한 판단 기준 전압을 제공한다. 본 실시예에서 판단 기준 전압 회로(50)는 일정한 내부 고정 전압(제너 전압 등)을 구비하는 고정전압 회로(60)와 이 고정전압 회로(60)와 기준 전위 사이에서 연결되는 저항기 회로(70)의 직렬 회로를 포함한다.
제2 트랜지스터(Q2)는 판단 기준 전압 회로(50) 내에 인가되는 전압에 따라 스위칭 동작이 제어된다. 제2 트랜지스터(Q2)는 히스테리시스의 하한 레벨이 판단 기준 전압 이하일 때 제1 트랜지스터(Q1)를 턴-오프 시키고, 히스테리시스의 상한 레벨이 판단 기준 전압보다 큰 전압일 때 제1 트랜지스터(Q1)를 턴-온 시킨다. 그리고, 제2 트랜지스터(Q2)는 활성화된 상태에서 제1 트랜지스터(Q1)의 에미터-베이스 전류를 기준 전위(Vref)로 흐르게 한다.
도 2는 도 1의 전압 판별 회로에 채용가능한 회로 구성의 일 실시예에 대한 상세 회로도이다.
도 2를 참조하면, 본 실시예의 전압 판별 회로(100a)는 제1 저항기(R1), 제2 저항기(R2), 제3 저항기(R3), 발광 다이오드(LD), 제1 트랜지스터(Q1), 제4 저항기(R4), 제너 다이오드(ZD), 제5 저항기(R5) 및 제2 트랜지스터(Q2)를 구비한다.
제1 저항기(R1)는 제1 단자와 제2 단자를 구비하고, 제1 저항기(R1)의 제1 단자에는 입력 전압(Vin)이 인가된다. 본 실시예에서, 제1 저항기(R1)는 전술한 입력측 회로(10)의 일례로서, 히스테리시스 회로(20)의 일단 측에서 입력 전압(Vin)을 분배하여 입력 전압(Vin)의 레벨을 제어하고 입력측 저항의 조정을 통해 히스테리시스의 상한 레벨을 한정할 수 있는 기존의 소자나 회로로 대체가능하다. 제1 저항기(R1)는 입력측 저항기 또는 제1 분배 저항기로 지칭될 수 있다.
제2 저항기(R2)는 제1 단자와 제2 단자를 구비하고, 제2 저항기(R2)의 제1 단자는 제1 저항기(R1)의 제2 단자에 연결된다. 본 실시예에서, 제2 저항기(R2)는 전술한 히스테리시스 회로(20)의 일례로서, 제2 저항기(R2)와 동일한 기능을 수행하는 소자나 대응 등가 회로로 대체 가능하다. 제2 저항기(R2)는 히스테리시스 저항기로 지칭될 수 있다.
제3 저항기(R3)는 제1 단자와 제2 단자를 구비하고, 제3 저항기(R3)의 제2 단자는 기준 전위(Vref)에 연결된다. 본 실시예에서, 제3 저항기(R3)는 전술한 출력측 회로(30)의 일례로서, 히스테리시스 회로(20)의 타단 측에서 입력 전압(Vin)을 분배하고, 출력측 저항의 조정을 통해 히스테리시스의 하한 레벨을 한정할 수 있는 저항기 회로나 이러한 저항기 회로와 동일한 기능을 수행하는 소자 또는 등가 회로로 대체 가능하다. 제3 저항기(R3)는 출력측 저항기 또는 제2 분배 저항기로 지칭될 수 있다.
발광 다이오드(LD)는 제1 단자와 제2 단자를 구비하고, 발광 다이오드(LD)의 제1 단자는 제1 저항기(R1)의 제2 단자와 제2 저항기(R2)의 제1 단자에 함께 연결된다. 본 실시예에서, 발광 다이오드(LD)는 전압 상태 신호 발생 회로(40)의 일례로서, 미리 정해진 레벨을 초과하거나 미리 정해진 레벨 이하에 대응하는 입력 전압(Vin)의 높음과 낮음에 따라 통전되거나 단전되어 전압 상태 신호를 빛을 출력한다. 발광 다이오드(LD)는 통전 또는 단전에 따라 입력 전압의 상태 신호를 출력할 수 있는 기존의 다양한 전기 소자나 회로로 대체가능하다.
제1 트랜지스터(Q1)는 제1 단자, 제2 단자 및 제3 단자를 구비한다. 본 실시예에서, 제1 트랜지스터(Q1)는 제1 단자, 제2 단자 및 제3 단자가 기재된 순서대로 에미터, 컬렉터 및 베이스인 PNP형 트랜지스터이다. 제1 트랜지스터(Q1)의 에미터는 발광 다이오드(LD)의 제2 단자에 연결된다.
제1 트랜지스터(Q1)는 제2 저항기(R2)의 양단에 병렬 연결되는 발광 다이오드(LD)에 직렬 연결되어 소정 기준 레벨에 대한 입력 전원(Vin)의 높고 낮음에 따라 발광 다이오드(LD) 회로를 통전 상태 또는 단전 상태로 스위칭한다.
제4 저항기(R4)는 제1 단자와 제2 단자를 구비하며, 제4 저항기(R4)의 제1 단자는 제1 트랜지스터(Q1)의 베이스에 연결되고, 제4 저항기(R4)의 제2 단자는 제2 트랜지스터(Q2)의 컬렉터에 연결된다. 본 실시예에서, 제4 저항기(R4)는 제1 트랜지스터(Q1) 또는 제2 트랜지스터(Q2)의 스위칭 회로 저항기로 기능한다.
제너 다이오드(ZD)는 제1 단자(캐소드에 대응)와 제2 단자(애노드에 대응)를 구비하며, 제너 다이오드(ZD)의 제1 단자는 제2 저항기(R2)의 제2 단자, 제3 저항기(R3)의 제1 단자, 및 제1 트랜지스터(Q1)의 컬렉터에 함께 연결되고, 제너 다이오드(ZD)의 제2 단자는 제5 저항기(R5)의 제1 단자에 연결된다. 제어 다이오드(ZD)는 일반적인 다이오드의 특성과는 달리 캐소드에서 애노드로 어느 일정 값 이상의 항복 전압이 가해졌을 때 역방향으로 전류가 흐르는 다이오드의 일종이다. 본 실시예에서는 제어 다이오드(ZD)는 제1 트랜지스터(Q1)의 활성화 및 비활성화에 위한 판단 기준 전압을 제공한다. 판단 기준 전압은 제너 다이오드(ZD)의 제너 전압에 대응한다.
제5 저항기(R5)는 제1 단자와 제2 단자를 구비하고, 제5 저항기(R5)의 제1 단자는 제너 다이오드(ZD)의 제2 단자에 연결되고, 제5 저항기(R5)의 제2 단자는 기준 전위(Vref)에 연결된다. 본 실시예에서, 제5 저항기(R5)는 제2 트랜지스터(Q2)의 베이스와 에미터 사이에 신호 전력이 인가될 수 있도록 제2 트랜지스터(Q2)의 베이스와 에미터 사이에 설치되는 저항기에 대응한다.
제2 트랜지스터(Q2)는 제1 단자, 제2 단자 및 제3 단자를 구비한다. 본 실시예에서, 제2 트랜지스터(Q2)는 제1 단자, 제2 단자 및 제3 단자가 기재된 순서대로 컬렉터, 에미터 및 베이스인 NPN형 트랜지스터이다. 제2 트랜지스터(Q2)의 컬렉터는 제4 저항기(R4)의 제2 단자에 연결되고, 제2 트랜지스터(Q2)의 에미터는 기준 전위(Vref)에 연결되며, 제2 트랜지스터(Q2)의 베이스는 제너 다이오드(ZD)의 제2 단자와 제5 저항기(R5)의 제1 단자에 함께 연결된다. 제2 트랜지스터(Q2)는 제너 다이오드(ZD)의 역방향으로 흐르는 전류에 의해 활성화되어 제1 트랜지스터(Q1)를 스위칭하도록 동작한다.
도 3a 및 도 3b는 도 2의 전압 판별 회로에서 처리되는 전류 신호들을 설명하기 위한 도면들이다.
도 3a를 참조하면, 입력 전압(Vin)이 히스테리시스 저항기에 의해 설정된 히스테리시스 하한 레벨(Vb, 도 4 참조)보다 작으면(이하, "제1 모드"라 한다), 제2 전압(V2)과 제3 전압(V3)의 차이에 해당하는 전압이 제너 다이오드(ZD)의 제너 전압보다 크지 않으므로 제너 다이오드(ZD)의 역방향으로 전류가 흐르지 않는다.
그 경우, 제너 다이오드(ZD)의 역방향으로 전류가 흐르지 못하므로, 제2 트랜지스터(Q2)는 비활성화되고, 제1 트랜지스터(Q1)는 오프 상태로 유지된다. 그리고, 전압 판별 장치 내에서의 전류는 제1 전류(I1)만이 흐르게 된다. 입력 단자로 인가되는 제1 전류(I1)는 제1 저항기(R1), 제2 저항기(R2) 및 제3 저항기(R3)를 순차적으로 경유하여 기준 전위(Vref) 측으로 흐른다. 이때, 제2 저항기(R2)의 양단에 병렬로 연결되는 회로 블록(80)은 스위칭 회로(제1 트랜지스터)의 오프 상태에 의해 개방 회로와 같이 동작하고, 회로 블록(80)에 연결된 발광 다이오드(LD)는 발광부에서 빛을 방출하지 않는 형태로 입력 전압(Vin)이 판단 기준 전압보다 낮음에 대응하는 전압 상태 신호를 출력하게 된다.
도 3b를 참조하면, 입력 전압(Vin)이 히스테리시스 저항에 의해 설정된 히스테리시스 상한 레벨(Va, 도 4 참조)보다 크면(이하, "제2 모드"라 한다), 제2 전압(V2)과 제3 전압(V3)의 차이에 해당하는 전압이 제너 다이오드(ZD)의 제너 전압보다 크게 된다.
그 경우, 제너 다이오드(ZD)의 역방향으로 전류가 흐르게 되고, 제2 트랜지스터(Q2)의 베이스와 에미터 사이에 신호 전력(I4 등)이 공급되어 제2 트랜지스터(Q2)의 컬렉터와 에미터 사이에는 증폭된 전류(I5)가 흐르게 된다. 제2 트랜지스터(Q2)가 활성화되면, 제2 트랜지스터(Q2)의 컬렉터에 베이스가 연결되어 있는 제1 트랜지스터(Q1)가 턴-온 되고, 그에 따라 제너 다이오드(ZD)가 빛을 방출하게 된다. 제너 다이오드(ZD)를 통해 흐르는 제5 전류(I5)는 제1 트랜지스터(Q1) 및 제2 트랜지스터(Q2)를 경유하여 기준 전위(Vref)로 흐른다.
전술한 제2 모드에서, 제1 저항기(R1)를 통해 흐르는 제1 전류(I1)는 제2 저항기(R2)를 통해 흐르는 제1a 전류(I1a)와 발광 다이오드(LD)를 통해 흐르는 제5 전류(I5)로 분기하여 흐르고, 제1a 전류(I1a)는 제3 저항기(R3)를 통해 흐르는 제1b 전류(I1b)와 제너 다이오드(ZD)를 통해 흐르는 제2 전류(I2)로 분기하여 흐르며, 그리고 제2 전류(I2)는 제4 저항기(R4)를 통해 흐르는 제3 전류(I3)와 제2 트랜지스터(Q2)의 베이스와 에미터를 통해 흐르는 제4 전류(I4)로 분기하여 흐른다.
한편, 입력 전압(Vin)이 히스테리시스 저항에 의해 설정된 히스테리시스 하한 레벨(Vb)보다 크고 상한 레벨(Va, 도 4 참조)보다 작으면(이하, "제3 모드"라 한다), 입력 전압(Vin)은 히스테리시스 저항의 특성에 따라 상한 레벨과 하한 레벨 사이를 서승 또는 서강하며 이전 상태(제1 모드 또는 제2 모드에 대응)를 유지하게 된다.
전술한 전압 판별 회로는 예컨대 사인파 형태의 입력 전압 신호에 대하여 제1 모드, 제3 모드, 제2 모드 및 제3 모드를 기재된 순서대로 반복적으로 가지며 입력 전압의 높음과 낮음을 판별하고, 판별한 전압 상태 신호에 대한 펄스 형태의 출력 신호를 출력한다. 이러한 실시예를 간략히 도시하여 나타내면 도 4와 같다.
도 4는 도 2의 전압 판별 회로에서 처리되는 전압 신호들의 일 실시예에 대한 타이밍 파형도이다.
도 4를 참조하면, 본 실시예의 전압 판별 회로는 슈미트 트리거 회로의 기본 파형과 유사하게 입력 전압(Vin)이 히스테리시스 저항기에 의해 설정되는 하한 레벨(Vb)보다 낮을 때 제1 트랜지스터를 차단 상태로 구성하여 제1 모드로 동작하고, 입력 전압(Vin)이 히스테리시스 저항기에 의해 설정된 상한 레벨(Va)보다 높을 때 제1 트랜지스터를 통전 상태로 구성하여 제2 모드로 동작한다. 그리고, 전압 판별 회로는 입력 전압(Vin)이 하한 레벨(Vb) 이상, 상한 레벨(Va) 이하(제3 모드)일 때, 히스테리시스 특성에 의해 직전 상태의 모드(제1 모드 또는 제2 모드)를 해당 기간 동안 유지하도록 동작한다. 전압 판별 회로의 출력은 사인파 형태의 입력 전압 신호에 대하여 펄스 형태를 가지게 된다.
이와 같이, 전술한 실시예에 의하면, 보조 전원 회로가 없이 입력 전압의 높고 낮음을 판별할 수 있는 히스테리시스를 갖는 전압 판별 회로를 제공할 수 있다. 이러한 전압 판별 회로는 보조 전원 회로가 없이 독립적으로 입력 전압을 감지하는 감지 장치로 용이하게 적용가능하고, 또한 설정된 레벨보다 낮은 레벨의 전원 전압에서 장치의 기동을 제한하는 서승/서강 회로로 사용할 수 있다.
도 5는 도 1의 전압 판별 회로를 구비하는 전원 공급 장치의 일 실시예에 대한 개략적인 블록도이다.
도 5를 참조하면, 본 실시예의 전원 공급 장치(300)는 전압 판별 회로(100) 및 전원 변환 회로(200)를 구비한다. 전원 공급 장치(300)는 입력 전압을 간단한 구성의 전압 판별 회로(100)를 사용하여 판별할 수 있도록 구성된다.
전압 판별 회로(100)와 전원 변환 회로(200)에는 입력 전압(Vin)이 함께 인가된다. 전압 판별 회로(100)의 출력은 부하(400)에 전달될 수 있다. 본 실시예에서 전압 판별 회로(100)는 도 1 내지 도 4를 참조하여 앞서 설명한 히스테리시스를 갖는 전압 판별 회로인 것이 바람직하다.
이러한 히스테리시스를 갖는 전압 판별 회로(100)는 히스테리시스 회로에 의해 설정된 상한레벨과 하한 레벨을 기준으로 입력 전압의 높음과 낮음을 판별하거나 입력 전압의 높음이나 낮음에 따라 입력 전압 차단 신호(Sb)를 발생하도록 동작할 수 있다. 즉, 부하(400)에 안정적으로 전원을 공급하거나 입력 전압의 불안정 시 전원 공급을 차단하여 부하 장치를 보호할 수 있다.
전원 변환 회로(200)는 입력 전압(Vin)이 인가되는 입력단과, 부하가 연결되는 출력단 사이에 전압 판별 회로(100)와 병렬로 연결되며, 입력 전압(Vin) 및/또는 입력 전류의 세기나 파형을 기설정된 조건에 따라 변환하여 부하에 공급한다. 이러한 전원 변환 회로(200)는 DC-DC 컨버터 등으로 구현될 수 있다.
본 실시예에서, 전원 변환 회로(200)는 입력 전압 또는 입력 전류를 변환하여 부하 측에 공급하는 기본적인 기능 이외에 전압 판별 회로(100)의 입력 전압 차단 신호(Sb)에 따라 부하 측으로의 전원 공급을 차단하도록 동작할 수 있다.
본 실시예에 의하면, 간단하고 간소한 구조로 입력 전압의 높고 낮음을 판별할 수 있는 전압 판별 회로를 구비함으로써 안정성이 우수하고 소형화에 유리한 전원 공급 장치를 제공할 수 있다.
10: 입력측 회로
20: 히스테리시스 회로
30: 출력측 회로
40: 전압 상태 신호 발생 회로
50: 판단 기준 전압 회로
Q1: 제1 트랜지스터
Q2: 제2 트랜지스터
100, 100a: 전압 판별 회로

Claims (11)

  1. 입력 전압의 레벨을 판별하고 판별한 입력 전압에 대한 전압 상태 신호를 발생시키는 전압 판별 회로에 있어서,
    상기 입력 전압을 수신하고 입력 저항의 조정을 통해 입력 전압 레벨을 제어하며 히스테리시스의 상한 레벨을 한정하는 입력측 회로;
    상기 입력측 회로에 직렬로 연결되며 히스테리시스 크기를 조정하는 히스테리시스 회로;
    상기 히스테리시스 회로와 기준 전위 사이에 직렬로 연결되고 출력측 저항의 조정을 통해 히스테리시스의 하한 레벨을 한정하는 출력측 회로;
    상기 히스테리시스 회로 양단에 병렬로 연결되는 전압 상태 신호 발생 회로;
    상기 전압 상태 신호 발생 회로를 개방 상태 또는 폐쇄 상태로 스위칭하는 제1 트랜지스터;
    상기 출력측 회로와 병렬로 연결되며 히스테리시스의 하한 레벨에 대한 판단 기준 전압을 제공하는 판단 기준 전압 회로; 및
    상기 판단 기준 전압 회로에 의해 스위칭 동작이 제어되며, 히스테리시스의 하한 레벨이 상기 판단 기준 전압 이하일 때 상기 제1 트랜지스터를 턴-오프 시키며, 히스테리시스의 상한 레벨이 상기 판단 기준 전압보다 큰 전압일 때 상기 제1 트랜지스터를 턴-온 시키고 상기 제1 트랜지스터의 에미터-베이스 전류를 기준 전위로 흐르게 하는 제2 트랜지스터
    를 포함하는 히스테리시스를 갖는 전압 판별 회로.
  2. 제1항에 있어서,
    상기 판단 기준 전압 회로는 상기 히스테리시스 회로와 기준 전위 사이에 연결되는 제너 다이오드와 저항기의 직렬 회로인 것을 특징으로 하는 히스테리시스를 갖는 전압 판별 회로.
  3. 제2항에 있어서,
    상기 제1 트랜지스터는 전압 상태 신호 발생 회로에 연결되는 제1 단자 또는 에미터, 히스테리시스 회로에 연결되는 제2 단자 또는 컬렉터, 및 제3 단자 또는 베이스를 구비한 PNP 트랜지스터인 것을 특징으로 하는 히스테리시스를 갖는 전압 판별 회로.
  4. 제3항에 있어서,
    상기 제2 트랜지스터는, 상기 제1 트랜지스터의 제3 단자 또는 베이스에 연결되는 제1 단자 또는 컬렉터; 기준 전위에 연결되는 제2 단자 또는 에미터; 및 상기 제너 다이오드와 저항기 사이의 접속점에 연결되는 제3 단자 또는 베이스를 구비한 NPN 트랜지스터인 것을 특징으로 하는 히스테리시스를 갖는 전압 판별 회로.
  5. 제4항에 있어서,
    상기 제1 트랜지스터의 베이스와 상기 제2 트랜지스터의 컬렉터 사이에 연결되는 스위칭 회로 저항기를 더 포함하는 히스테리시스를 갖는 전압 판별 회로.
  6. 제1항에 있어서,
    상기 입력측 회로는 입력 전압이 인가되는 입력 단자와 상기 히스테리시스 회로 사이에 직렬 연결되는 입력측 저항기를 포함하는 히스테리시스를 갖는 전압 판별 회로.
  7. 제1항에 있어서,
    상기 히스테리시스 회로는 상기 입력측 회로와 상기 출력측 회로 사이에 직렬 연결되는 히스테리시스 저항기를 포함하는 히스테리시스를 갖는 전압 판별 회로.
  8. 제1항에 있어서,
    상기 출력측 회로는 상기 히스테리시스 회로와 기준 전위 사이에 직렬 연결되는 출력측 저항기를 포함하는 히스테리시스를 갖는 전압 판별 회로.
  9. 제1항에 있어서,
    상기 전압 상태 신호 발생 회로는 상기 입력측 회로와 상기 히스테리시스 회로의 접속 노드와 상기 제1 트랜지스터의 에미터 사이에 직렬 연결되는 발광 다이오드를 포함하는 히스테리시스를 갖는 전압 판별 회로.
  10. 입력 전압이 입력측 회로, 히스테리시스 회로 및 출력측 회로의 직렬 회로에 의해 분배되며, 상기 히스테리시스 회로에 병렬로 연결되는 전압 상태 신호 발생 회로에 의해 미리 정해진 히스테리시스의 상한 레벨을 초과하는 상기 입력 전압의 높음과 미리 정해진 히스테리시스의 하한 레벨 이하인 상기 입력 전압의 낮음에 대한 전압 상태 신호가 선택적으로 출력되는 제1항 내지 제9항 중 어느 한 항의 히스테리시스를 갖는 전압 판별 회로; 및
    상기 전압 판별 회로와 병렬로 연결되고 상기 입력 전압 또는 입력 전류를 변환하여 부하 측에 공급하는 전원 변환 회로
    를 포함하는 히스테리시스를 갖는 전압 판별 회로를 구비하는 전원 공급 장치.
  11. 제10항에 있어서,
    상기 전압 판별 회로는 상기 입력 전압이 미리 정해진 레벨을 초과하거나 미만일 때 입력 전압 차단 신호를 발생시키며,
    상기 전원 변환 회로는 상기 전압 판별 회로의 입력 전원 차단 신호에 따라 부하 측으로의 전원 공급을 차단하는 것을 특징으로 하는 전원 공급 장치.
KR1020120011176A 2012-02-03 2012-02-03 히스테리시스를 갖는 전압 판별 회로 및 이를 구비하는 전원 공급 장치 KR101219031B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120011176A KR101219031B1 (ko) 2012-02-03 2012-02-03 히스테리시스를 갖는 전압 판별 회로 및 이를 구비하는 전원 공급 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120011176A KR101219031B1 (ko) 2012-02-03 2012-02-03 히스테리시스를 갖는 전압 판별 회로 및 이를 구비하는 전원 공급 장치

Publications (1)

Publication Number Publication Date
KR101219031B1 true KR101219031B1 (ko) 2013-01-09

Family

ID=47841267

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120011176A KR101219031B1 (ko) 2012-02-03 2012-02-03 히스테리시스를 갖는 전압 판별 회로 및 이를 구비하는 전원 공급 장치

Country Status (1)

Country Link
KR (1) KR101219031B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11160370A (ja) 1997-11-25 1999-06-18 Oki Electric Ind Co Ltd 異常電圧検出回路
KR20010063223A (ko) * 1999-12-22 2001-07-09 이형도 자동 전압 선택 장치
KR20110022136A (ko) * 2009-08-27 2011-03-07 엘지이노텍 주식회사 입력전압 검출회로
KR20110041901A (ko) * 2009-10-16 2011-04-22 엘지이노텍 주식회사 전원 공급 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11160370A (ja) 1997-11-25 1999-06-18 Oki Electric Ind Co Ltd 異常電圧検出回路
KR20010063223A (ko) * 1999-12-22 2001-07-09 이형도 자동 전압 선택 장치
KR20110022136A (ko) * 2009-08-27 2011-03-07 엘지이노텍 주식회사 입력전압 검출회로
KR20110041901A (ko) * 2009-10-16 2011-04-22 엘지이노텍 주식회사 전원 공급 장치

Similar Documents

Publication Publication Date Title
US8674621B2 (en) Constant current control circuit with multiple outputs for LED driver
KR102084801B1 (ko) 스위치 제어 회로, 스위치 제어 방법 및 이를 이용한 변환기
US8247981B2 (en) Integrated circuit and related method for determining operation modes
US20070127170A1 (en) Inverter
US20210321501A1 (en) Systems and methods for controlling power factors of led lighting systems
JPH02280209A (ja) タップ切り換え交流電源安定化装置
US20110241894A1 (en) Low voltage warning circuit
US5486781A (en) Base current-control circuit of an output transistor
US9848468B1 (en) Visible light communication enabling lighting driver
KR101219031B1 (ko) 히스테리시스를 갖는 전압 판별 회로 및 이를 구비하는 전원 공급 장치
JP4128539B2 (ja) 車両用灯具
EP2639668A2 (en) Voltage stabilizing circuit and electronic device
JP2021531634A (ja) 駆動回路及び関連ランプ
KR20130056085A (ko) 발광소자부 쇼트 보호 회로
JP2016149261A (ja) 光源ユニットおよびそれを用いた照明器具
KR102521306B1 (ko) 스위칭 전원장치용 출력전압 검출회로
US8415928B2 (en) Power circuit
KR101919120B1 (ko) 음성인식 구동 led 장치
KR101490872B1 (ko) 래치 모드 또는 자동 복귀 모드 기능이 갖추어진 과전압 보호 회로
TWI772180B (zh) 應用在led照明裝置的電源轉換器
JP6635513B2 (ja) スイッチング電源装置
JP5333506B2 (ja) 電源回路
JP2013207879A (ja) 電源回路
CN114788173A (zh) 运算放大器过载功率限制电路、系统及其方法
JP4367164B2 (ja) スイッチング電源装置の定電流回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150904

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161221

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20181219

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20191223

Year of fee payment: 8