JP2002218645A - 電源保護回路及びリムーバブルディスク装置 - Google Patents
電源保護回路及びリムーバブルディスク装置Info
- Publication number
- JP2002218645A JP2002218645A JP2001013303A JP2001013303A JP2002218645A JP 2002218645 A JP2002218645 A JP 2002218645A JP 2001013303 A JP2001013303 A JP 2001013303A JP 2001013303 A JP2001013303 A JP 2001013303A JP 2002218645 A JP2002218645 A JP 2002218645A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- protection circuit
- voltage
- power
- overvoltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Protection Of Static Devices (AREA)
- Control Of Voltage And Current In General (AREA)
Abstract
(57)【要約】
【課題】 本発明は、電源保護回路及びリムーバブルデ
ィスク装置に関し、装置の保護を図ることができる電源
回路の保護回路及び該電源回路の保護回路を用いたリム
ーバブルディスク装置を提供することを目的としてい
る。 【解決手段】 装置２の電源入口部に設けられた電源供
給をオン／オフする電源スイッチと、過電圧を検出する
過電圧検出部とを備え、前記過電圧検出部が過電圧を検
出したら、前記電源スイッチをオフにするように構成す
る。
ィスク装置に関し、装置の保護を図ることができる電源
回路の保護回路及び該電源回路の保護回路を用いたリム
ーバブルディスク装置を提供することを目的としてい
る。 【解決手段】 装置２の電源入口部に設けられた電源供
給をオン／オフする電源スイッチと、過電圧を検出する
過電圧検出部とを備え、前記過電圧検出部が過電圧を検
出したら、前記電源スイッチをオフにするように構成す
る。
Description
【０００１】
【発明の属する技術分野】本発明は、電源保護回路及び
電源保護回路を用いたリムーバブルディスク装置に関
し、更に詳しくはＡＣアダプタ等によって電源が供給さ
れる装置の保護回路及び該保護回路を用いたリムーバブ
ルディスク装置に関する。ここで、ＡＣアダプタとは、
ＡＣ入力を受けて直流電圧を出力するものである。
電源保護回路を用いたリムーバブルディスク装置に関
し、更に詳しくはＡＣアダプタ等によって電源が供給さ
れる装置の保護回路及び該保護回路を用いたリムーバブ
ルディスク装置に関する。ここで、ＡＣアダプタとは、
ＡＣ入力を受けて直流電圧を出力するものである。
【０００２】
【従来の技術】近年、光ディスク装置等の外部記憶装置
等は小型化が進み、ノートパソコンと接続されて使用さ
れることが増えている。ところが、光ディスク装置のＡ
Ｃアダプタよりノートパソコンの方が一般的には高い電
圧のＡＣアダプタを使用していることが多く、これらの
ＡＣアダプタを接続し間違えることがあった。このよう
なことは、光ディスク装置に限ったことではなく、外部
より電源を供給する装置においては、起こりうる可能性
がある。
等は小型化が進み、ノートパソコンと接続されて使用さ
れることが増えている。ところが、光ディスク装置のＡ
Ｃアダプタよりノートパソコンの方が一般的には高い電
圧のＡＣアダプタを使用していることが多く、これらの
ＡＣアダプタを接続し間違えることがあった。このよう
なことは、光ディスク装置に限ったことではなく、外部
より電源を供給する装置においては、起こりうる可能性
がある。
【０００３】
【発明が解決しようとする課題】前記接続し間違いを防
止するため、光ディスク装置等においては、ＡＣアダプ
タのジャック形状を変えて対応することを行なってい
る。しかしながら、ＡＣアダプタのジャックが全て電圧
に応じて形状が分かれていないため、誤って他の機器の
ＡＣアダプタを接続されると、装置内部が破損される等
の不都合が生じる場合がある。
止するため、光ディスク装置等においては、ＡＣアダプ
タのジャック形状を変えて対応することを行なってい
る。しかしながら、ＡＣアダプタのジャックが全て電圧
に応じて形状が分かれていないため、誤って他の機器の
ＡＣアダプタを接続されると、装置内部が破損される等
の不都合が生じる場合がある。
【０００４】従来の装置では、装置の定格よりも低い電
圧が供給された場合には、電源監視用のＩＣ（リセット
ＩＣ）が働き、誤動作を防ぐようにしている。しかしな
がら、装置の定格よりも高い電圧や逆電圧が印加された
場合には、装置自体が破損するという不具合が発生して
いる。
圧が供給された場合には、電源監視用のＩＣ（リセット
ＩＣ）が働き、誤動作を防ぐようにしている。しかしな
がら、装置の定格よりも高い電圧や逆電圧が印加された
場合には、装置自体が破損するという不具合が発生して
いる。
【０００５】本発明はこのような課題に鑑みてなされた
ものであって、装置の保護を図ることができる電源回路
の保護回路及び該電源回路の保護回路を用いたリムーバ
ブルディスク装置を提供することを目的としている。
ものであって、装置の保護を図ることができる電源回路
の保護回路及び該電源回路の保護回路を用いたリムーバ
ブルディスク装置を提供することを目的としている。
【０００６】
【課題を解決するための手段】（１）請求項１記載の発
明は、装置の電源入口部に設けられた電源供給をオン／
オフする電源スイッチと、過電圧を検出する過電圧検出
部とを備え、前記過電圧検出部が過電圧を検出したら、
前記電源スイッチをオフにすることを特徴とする。
明は、装置の電源入口部に設けられた電源供給をオン／
オフする電源スイッチと、過電圧を検出する過電圧検出
部とを備え、前記過電圧検出部が過電圧を検出したら、
前記電源スイッチをオフにすることを特徴とする。
【０００７】このように構成すれば、装置の電源入口部
に設けられた電源スイッチを過電圧の場合にオフにし
て、装置の保護を図ることができる。 （２）請求項２記載の発明は、前記過電圧検出部とし
て、一方の入力に基準電圧を、他方の入力に入力電圧に
応じた電圧を入力するコンパレータを用いることを特徴
とする。
に設けられた電源スイッチを過電圧の場合にオフにし
て、装置の保護を図ることができる。 （２）請求項２記載の発明は、前記過電圧検出部とし
て、一方の入力に基準電圧を、他方の入力に入力電圧に
応じた電圧を入力するコンパレータを用いることを特徴
とする。
【０００８】このように構成すれば、基準電圧と入力電
圧との比較を行なうことができる。 （３）請求項３記載の発明は、前記コンパレータにヒス
テリシス特性をもたせることを特徴とする。
圧との比較を行なうことができる。 （３）請求項３記載の発明は、前記コンパレータにヒス
テリシス特性をもたせることを特徴とする。
【０００９】このように構成すれば、入力電圧に若干の
振幅の変動が発生した時でも、コンパレータが反転する
ことなく、過電圧保護状態を維持することができる。 （４）請求項４記載の発明は、前記基準電圧は、ツェナ
ーダイオードを用いた回路により発生させることを特徴
とする。
振幅の変動が発生した時でも、コンパレータが反転する
ことなく、過電圧保護状態を維持することができる。 （４）請求項４記載の発明は、前記基準電圧は、ツェナ
ーダイオードを用いた回路により発生させることを特徴
とする。
【００１０】このように構成すれば、ツェナーダイオー
ドを用いることにより、基準電圧を簡単に発生させるこ
とができる。 （５）請求項５記載の発明は、電源接続時に電源スイッ
チをオンにするまでの遅延時間があることを特徴とす
る。
ドを用いることにより、基準電圧を簡単に発生させるこ
とができる。 （５）請求項５記載の発明は、電源接続時に電源スイッ
チをオンにするまでの遅延時間があることを特徴とす
る。
【００１１】このように構成すれば、過電圧が入力され
た場合に、装置へ過渡的に過電圧をかけないようにする
ことができる。 （６）請求項６記載の発明は、前記電源スイッチを過電
圧保護回路として使用することによりその定格電圧を装
置内部の定格電圧よりも高くし装置の耐圧がスイッチの
定格電圧になることを特徴とする。
た場合に、装置へ過渡的に過電圧をかけないようにする
ことができる。 （６）請求項６記載の発明は、前記電源スイッチを過電
圧保護回路として使用することによりその定格電圧を装
置内部の定格電圧よりも高くし装置の耐圧がスイッチの
定格電圧になることを特徴とする。
【００１２】このように構成すれば、過大な入力電圧に
対して、装置が破損することを防止することができる。 （７）請求項７記載の発明は、前記電源スイッチとして
ＦＥＴを用いることを特徴とする。
対して、装置が破損することを防止することができる。 （７）請求項７記載の発明は、前記電源スイッチとして
ＦＥＴを用いることを特徴とする。
【００１３】このように構成すれば、電源スイッチとし
てＦＥＴを用いることができ、回路を簡単にすることが
できる。また、スイッチ部分の電圧降下を抑えることが
できる。また、ＦＥＴを用いた場合、機械式スイッチと
比べて耐久性が大幅に向上する。ＦＥＴを使用しない場
合、装置全部の電流を切れるような大きなスイッチが要
求されてしまう。
てＦＥＴを用いることができ、回路を簡単にすることが
できる。また、スイッチ部分の電圧降下を抑えることが
できる。また、ＦＥＴを用いた場合、機械式スイッチと
比べて耐久性が大幅に向上する。ＦＥＴを使用しない場
合、装置全部の電流を切れるような大きなスイッチが要
求されてしまう。
【００１４】（８）請求項８記載の発明は、前記電源ス
イッチとしてリレーを用いることを特徴とする。このよ
うに構成すれば、確実に電源スイッチをオフにすること
ができ、装置保護を確実に行なうことができる。
イッチとしてリレーを用いることを特徴とする。このよ
うに構成すれば、確実に電源スイッチをオフにすること
ができ、装置保護を確実に行なうことができる。
【００１５】（９）請求項９記載の発明は、前記装置の
入口部に逆電圧が印加された時に、装置を保護するため
の逆電源保護回路を設けることを特徴とする。このよう
に構成すれば、装置入口部に逆電圧が印加され、装置が
破損することを防止することができる。
入口部に逆電圧が印加された時に、装置を保護するため
の逆電源保護回路を設けることを特徴とする。このよう
に構成すれば、装置入口部に逆電圧が印加され、装置が
破損することを防止することができる。
【００１６】（１０）請求項１０記載の発明は、前記逆
電源保護回路として、ダイオードの直列接続を用いるこ
とを特徴とする。このように構成すれば、装置への逆電
圧入力時にダイオードにより逆電圧の入力を阻止するこ
とができる。
電源保護回路として、ダイオードの直列接続を用いるこ
とを特徴とする。このように構成すれば、装置への逆電
圧入力時にダイオードにより逆電圧の入力を阻止するこ
とができる。
【００１７】（１１）請求項１１記載の発明は、前記逆
電源保護回路として、ＦＥＴを用いることを特徴とす
る。このように構成すれば、特に負荷電流が流れる時の
逆電圧保護回路の電圧降下を小さくすることができる。
電源保護回路として、ＦＥＴを用いることを特徴とす
る。このように構成すれば、特に負荷電流が流れる時の
逆電圧保護回路の電圧降下を小さくすることができる。
【００１８】（１２）請求項１２記載の発明は、前記電
源保護回路として、電源供給部から第２のＦＥＴのドレ
インに入り、該第２のＦＥＴのソースから第１のＦＥＴ
のソースに入り、第１のＦＥＴのドレインと接続するこ
とを特徴とする。
源保護回路として、電源供給部から第２のＦＥＴのドレ
インに入り、該第２のＦＥＴのソースから第１のＦＥＴ
のソースに入り、第１のＦＥＴのドレインと接続するこ
とを特徴とする。
【００１９】このように構成すれば、過電圧保護、逆電
圧保護を実現することができる。 （１３）請求項１３記載の発明は、前記ＦＥＴを用いた
電源保護回路において、入力電圧を基準電圧と比較する
コンパレータの電源を電源監視部の電源ＦＥＴのソース
に接続したことを特徴とする。
圧保護を実現することができる。 （１３）請求項１３記載の発明は、前記ＦＥＴを用いた
電源保護回路において、入力電圧を基準電圧と比較する
コンパレータの電源を電源監視部の電源ＦＥＴのソース
に接続したことを特徴とする。
【００２０】このように構成すれば、コンパレータの動
作を確実に行なうことができる。 （１４）請求項１４記載の発明は、装置の電源入口部に
設けられた電源供給をオン／オフする電源スイッチと、
過電圧を検出する過電圧検出部とを備え、前記過電圧検
出部が過電圧を検出したら、前記電源スイッチをオフに
する電源保護回路を具備し、該電源保護回路を通った後
からサブ基板に電流を供給することを特徴とする。
作を確実に行なうことができる。 （１４）請求項１４記載の発明は、装置の電源入口部に
設けられた電源供給をオン／オフする電源スイッチと、
過電圧を検出する過電圧検出部とを備え、前記過電圧検
出部が過電圧を検出したら、前記電源スイッチをオフに
する電源保護回路を具備し、該電源保護回路を通った後
からサブ基板に電流を供給することを特徴とする。
【００２１】このように構成すれば、ベアドライブ、サ
ブ基板共に過電圧、逆電圧から保護することができる。 （１５）請求項１５記載の発明は、ＳＣＳＩドライブに
サブ基板を付ける場合に、サブ基板を動作させるための
電源をＳＣＳＩのタームパワーから供給することを特徴
とする。
ブ基板共に過電圧、逆電圧から保護することができる。 （１５）請求項１５記載の発明は、ＳＣＳＩドライブに
サブ基板を付ける場合に、サブ基板を動作させるための
電源をＳＣＳＩのタームパワーから供給することを特徴
とする。
【００２２】このように構成すれば、ＳＣＳＩのターム
パワーを用いてサブ基板を動作させることができる。
パワーを用いてサブ基板を動作させることができる。
【００２３】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態例を詳細に説明する。図１は本発明の原理回路
図である。図において、２は装置本体、ＳＷは装置本体
２に電源を供給するかしないかの切り替えを行なう電源
スイッチ、１０は電圧ＶＣＣを検出して異常であるかど
うかを検出し、検出結果に応じて前記スイッチＳＷをオ
ン／オフする電源電圧異常検知回路である。装置本体２
は、例えば＋５Ｖで動作するものとする。電源電圧異常
検知回路１０としては、例えば＋２０Ｖまで動作するＩ
Ｃが用いられる。そして、該電源電圧異常検知回路１０
は、電源電圧ＶＣＣが０〜＋６Ｖ以外では電源異常と判
定する。
施の形態例を詳細に説明する。図１は本発明の原理回路
図である。図において、２は装置本体、ＳＷは装置本体
２に電源を供給するかしないかの切り替えを行なう電源
スイッチ、１０は電圧ＶＣＣを検出して異常であるかど
うかを検出し、検出結果に応じて前記スイッチＳＷをオ
ン／オフする電源電圧異常検知回路である。装置本体２
は、例えば＋５Ｖで動作するものとする。電源電圧異常
検知回路１０としては、例えば＋２０Ｖまで動作するＩ
Ｃが用いられる。そして、該電源電圧異常検知回路１０
は、電源電圧ＶＣＣが０〜＋６Ｖ以外では電源異常と判
定する。
【００２４】最初はスイッチＳＷはＶＣＣ側と接続さ
れ、装置本体２はＶＣＣからパワーの供給を受けて動作
している。ここで、電源電圧異常検知回路１０が電源電
圧ＶＣＣの異常（過電圧、逆電圧）を検出すると、スイ
ッチＳＷを制御し、スイッチＳＷをオフにしてその接点
を解放し装置本体２に電源が供給されないようにする。
れ、装置本体２はＶＣＣからパワーの供給を受けて動作
している。ここで、電源電圧異常検知回路１０が電源電
圧ＶＣＣの異常（過電圧、逆電圧）を検出すると、スイ
ッチＳＷを制御し、スイッチＳＷをオフにしてその接点
を解放し装置本体２に電源が供給されないようにする。
【００２５】図２は第１の発明の一実施の形態例を示す
回路図である。図１と同一のものは、同一の符号を付し
て示す。図において、１は電源（ＡＣアダプタ）、Ｒ１
とＲ２は入力電圧を分圧する分圧用抵抗である。Ｒ３は
抵抗、Ｄ１は該抵抗Ｒ３と接続され、基準電圧を発生す
るツェナーダイオードである。基準電圧としては、例え
ば２．５Ｖが用いられる。Ｕはその入力１に分圧抵抗Ｒ
１、Ｒ２による分圧電圧を、入力２にツェナーダイオー
ドＤ１による基準電圧を受けるコンパレータである。該
コンパレータは、入力電圧が基準電圧よりも大きいか小
さいかを検出するものである。コンパレータを用いる
と、基準電圧と入力電圧の比較を行なうことができる。
該コンパレータの電源はＦＥＴＱ１のソースに接続して
いる。このため、コンパレータの動作を確実に行なうこ
とができる。
回路図である。図１と同一のものは、同一の符号を付し
て示す。図において、１は電源（ＡＣアダプタ）、Ｒ１
とＲ２は入力電圧を分圧する分圧用抵抗である。Ｒ３は
抵抗、Ｄ１は該抵抗Ｒ３と接続され、基準電圧を発生す
るツェナーダイオードである。基準電圧としては、例え
ば２．５Ｖが用いられる。Ｕはその入力１に分圧抵抗Ｒ
１、Ｒ２による分圧電圧を、入力２にツェナーダイオー
ドＤ１による基準電圧を受けるコンパレータである。該
コンパレータは、入力電圧が基準電圧よりも大きいか小
さいかを検出するものである。コンパレータを用いる
と、基準電圧と入力電圧の比較を行なうことができる。
該コンパレータの電源はＦＥＴＱ１のソースに接続して
いる。このため、コンパレータの動作を確実に行なうこ
とができる。
【００２６】Ｒ４は電源ラインとコンパレータＵの出力
間に接続されたバイアス用抵抗である。Ｑ１はコンパレ
ータＵの出力でオン／オフ制御されるＦＥＴであり、図
１のスイッチＳＷに対応している。Ｄ２はＱ１のドレイ
ン−ソース間に存在する寄生ダイオードである。以下、
ＦＥＴのドレイン−ソース間に接続されるダイオードは
寄生ダイオードである。Ｑ１のドレイン側から負荷であ
る装置本体２にパワーが供給されている。このように構
成された回路の動作を説明すれば、以下の通りである。
間に接続されたバイアス用抵抗である。Ｑ１はコンパレ
ータＵの出力でオン／オフ制御されるＦＥＴであり、図
１のスイッチＳＷに対応している。Ｄ２はＱ１のドレイ
ン−ソース間に存在する寄生ダイオードである。以下、
ＦＥＴのドレイン−ソース間に接続されるダイオードは
寄生ダイオードである。Ｑ１のドレイン側から負荷であ
る装置本体２にパワーが供給されている。このように構
成された回路の動作を説明すれば、以下の通りである。
【００２７】通常の動作時はコンパレータＵの出力は
“Ｌ”であり、Ｑ１のゲートＧにバイアス抵抗Ｒ４を介
して電圧が印加され、Ｑ１はオンである。ここで、ＡＣ
アダプタ１から供給される電圧が誤接続等により高電圧
になったものとする。この結果、抵抗Ｒ１とＲ２の分圧
点の電圧はツェナーダイオードＤ１による基準電圧より
も高くなり、コンパレータＵの出力は“Ｈ”になる。こ
の結果、Ｑ１のゲート−ソース間は、同電位となり、Ｑ
１はオフになり、装置本体２にはパワーが供給されなく
なり、装置本体２は保護される。
“Ｌ”であり、Ｑ１のゲートＧにバイアス抵抗Ｒ４を介
して電圧が印加され、Ｑ１はオンである。ここで、ＡＣ
アダプタ１から供給される電圧が誤接続等により高電圧
になったものとする。この結果、抵抗Ｒ１とＲ２の分圧
点の電圧はツェナーダイオードＤ１による基準電圧より
も高くなり、コンパレータＵの出力は“Ｈ”になる。こ
の結果、Ｑ１のゲート−ソース間は、同電位となり、Ｑ
１はオフになり、装置本体２にはパワーが供給されなく
なり、装置本体２は保護される。
【００２８】例えば、抵抗Ｒ１＝１４ｋΩ、抵抗Ｒ２＝
１０ｋΩとすると、入力電圧が６Ｖの時に分圧点の電圧
が２．５Ｖになり、入力電圧が６Ｖ以上となると、コン
パレータＵの出力はそれまでの“Ｌ”状態から“Ｈ”状
態になり、Ｑ１はオフになる。
１０ｋΩとすると、入力電圧が６Ｖの時に分圧点の電圧
が２．５Ｖになり、入力電圧が６Ｖ以上となると、コン
パレータＵの出力はそれまでの“Ｌ”状態から“Ｈ”状
態になり、Ｑ１はオフになる。
【００２９】このようにすれば、装置本体２の入口部に
設けられた電源スイッチＱ１を過電圧の場合にオフにし
て、装置の保護を図ることができる。また、この実施の
形態例によれば過電圧検出部として、一方の入力に基準
電圧を、他方の入力に入力電圧に応じた電圧を入力する
コンパレータを用いることにより、基準電圧と入力電圧
の比較を行なうことができる。
設けられた電源スイッチＱ１を過電圧の場合にオフにし
て、装置の保護を図ることができる。また、この実施の
形態例によれば過電圧検出部として、一方の入力に基準
電圧を、他方の入力に入力電圧に応じた電圧を入力する
コンパレータを用いることにより、基準電圧と入力電圧
の比較を行なうことができる。
【００３０】また、この実施の形態例によれば、基準電
圧をツェナーダイオードを用いた回路により発生させる
ことにより、基準電圧を手軽に発生させることができ
る。また、この実施の形態例によれば、電源スイッチＱ
１の定格電圧を装置内部の定格電圧よりも高くすること
によって、過大な入力電圧に対して、装置本体が破損す
ることを防止することができる。
圧をツェナーダイオードを用いた回路により発生させる
ことにより、基準電圧を手軽に発生させることができ
る。また、この実施の形態例によれば、電源スイッチＱ
１の定格電圧を装置内部の定格電圧よりも高くすること
によって、過大な入力電圧に対して、装置本体が破損す
ることを防止することができる。
【００３１】また、この実施の形態例によれば、電源ス
イッチＱ１としてＦＥＴを用いることにより、回路を簡
単にすることができる。また、スイッチ部での電圧降下
を抑えることができる。また、この発明によれば、機械
式のスイッチを用いた場合に比較して耐久性を大幅に向
上させることができる。
イッチＱ１としてＦＥＴを用いることにより、回路を簡
単にすることができる。また、スイッチ部での電圧降下
を抑えることができる。また、この発明によれば、機械
式のスイッチを用いた場合に比較して耐久性を大幅に向
上させることができる。
【００３２】また、この実施の形態例によれば、電源ス
イッチとしてＦＥＴの代わりにリレーを用いるようにす
ることもできる。これによれば、電源オフの場合に抵抗
が無限大になり、確実に電源スイッチをオフにすること
ができ、装置保護を確実に行なうことができる。
イッチとしてＦＥＴの代わりにリレーを用いるようにす
ることもできる。これによれば、電源オフの場合に抵抗
が無限大になり、確実に電源スイッチをオフにすること
ができ、装置保護を確実に行なうことができる。
【００３３】図３は第２の発明の一実施の形態例を示す
回路図である。図２と同一のものは、同一の符号を付し
て示す。この実施の形態例は、過電圧のみならず、逆電
圧をも防止するために、電源１の出力に逆流阻止用ダイ
オードＤ３を接続したものであり、ダイオードＤ３を介
して電圧が印加される。このダイオードＤ３は、逆電圧
保護回路を構成している。その他の構成は、図２に示す
回路と全く同じである。
回路図である。図２と同一のものは、同一の符号を付し
て示す。この実施の形態例は、過電圧のみならず、逆電
圧をも防止するために、電源１の出力に逆流阻止用ダイ
オードＤ３を接続したものであり、ダイオードＤ３を介
して電圧が印加される。このダイオードＤ３は、逆電圧
保護回路を構成している。その他の構成は、図２に示す
回路と全く同じである。
【００３４】図に示す回路の過電圧入力時の動作は図２
に示す回路と同じである。例えば、入力電圧が６Ｖ以上
となると、コンパレータＵの出力が“Ｈ”となり、ＦＥ
ＴＱ１がオフになり、装置本体２への電源供給が切れ、
装置は保護される。
に示す回路と同じである。例えば、入力電圧が６Ｖ以上
となると、コンパレータＵの出力が“Ｈ”となり、ＦＥ
ＴＱ１がオフになり、装置本体２への電源供給が切れ、
装置は保護される。
【００３５】次に、電源１の種類を間違えて逆電圧が印
加されたものとする。この時には、逆流阻止ダイオード
Ｄ３のために電流は流れず、従って装置本体２には電源
は供給されず、装置本体２は保護される。
加されたものとする。この時には、逆流阻止ダイオード
Ｄ３のために電流は流れず、従って装置本体２には電源
は供給されず、装置本体２は保護される。
【００３６】この実施の形態例によれば、装置入口部に
逆電圧防止回路（例えばダイオード）を設けることによ
り、逆電圧が印加され、装置が破損することを防止する
ことができる。
逆電圧防止回路（例えばダイオード）を設けることによ
り、逆電圧が印加され、装置が破損することを防止する
ことができる。
【００３７】図３に示す回路の場合、通常動作時には逆
流阻止ダイオードＤ３には常時負荷電流が流れているた
め、電圧降下が発生する。この電圧降下は、例えば０．
６Ｖ程度であるが、装置によっては、この電圧降下が問
題となる場合がある。また、このダイオードＤ３の順方
向電圧降下を０．６Ｖとすると、負荷電流をＩとして
０．６×Ｉの損失が発生する。このような不具合を防止
するために、図４に示すような回路が用いられる。
流阻止ダイオードＤ３には常時負荷電流が流れているた
め、電圧降下が発生する。この電圧降下は、例えば０．
６Ｖ程度であるが、装置によっては、この電圧降下が問
題となる場合がある。また、このダイオードＤ３の順方
向電圧降下を０．６Ｖとすると、負荷電流をＩとして
０．６×Ｉの損失が発生する。このような不具合を防止
するために、図４に示すような回路が用いられる。
【００３８】図４は第３の発明の一実施の形態例を示す
回路図である。図３と同一のものは、同一の符号を付し
て示す。この実施の形態例は、図３に示すダイオードＤ
３をＦＥＴＱ２に置換したものである。即ち、ＦＥＴＱ
２のドレインは電源１に接続され、そのソースはＱ１の
ソースと接続されている。そして、Ｑ２のゲートはＱ１
のゲートと接続され、コンパレータＵの出力で駆動され
るようになっている。
回路図である。図３と同一のものは、同一の符号を付し
て示す。この実施の形態例は、図３に示すダイオードＤ
３をＦＥＴＱ２に置換したものである。即ち、ＦＥＴＱ
２のドレインは電源１に接続され、そのソースはＱ１の
ソースと接続されている。そして、Ｑ２のゲートはＱ１
のゲートと接続され、コンパレータＵの出力で駆動され
るようになっている。
【００３９】２０はコンパレータＵにヒステリシス特性
を持たせるヒステリシス回路である。該ヒステリシス回
路２０はコンパレータＵの入力１とＱ１のゲート間に接
続されている。２１はコンパレータＵの出力を受ける遅
延スイッチ回路で、その出力はＦＥＴＱ１のゲートに接
続されている。Ｒ４はＱ１のソースとヒステリシス回路
２０間に接続されている。このように構成された回路の
動作を説明すれば、以下の通りである。
を持たせるヒステリシス回路である。該ヒステリシス回
路２０はコンパレータＵの入力１とＱ１のゲート間に接
続されている。２１はコンパレータＵの出力を受ける遅
延スイッチ回路で、その出力はＦＥＴＱ１のゲートに接
続されている。Ｒ４はＱ１のソースとヒステリシス回路
２０間に接続されている。このように構成された回路の
動作を説明すれば、以下の通りである。
【００４０】電源１から６Ｖ以上の電圧が印加された場
合、コンパレータＵの出力は“Ｈ”となり、Ｑ１をオフ
にする。この結果、装置本体には電源は供給されず、装
置本体２は保護される。逆電圧が印加された場合、Ｑ２
のソースとゲートの電圧はほぼ等しいため、Ｑ２はオフ
となり装置本体２には電源は供給されず、装置本体２は
保護される。
合、コンパレータＵの出力は“Ｈ”となり、Ｑ１をオフ
にする。この結果、装置本体には電源は供給されず、装
置本体２は保護される。逆電圧が印加された場合、Ｑ２
のソースとゲートの電圧はほぼ等しいため、Ｑ２はオフ
となり装置本体２には電源は供給されず、装置本体２は
保護される。
【００４１】また、正常動作時においては、Ｑ２のソー
ス・ドレイン間のオン抵抗は極めて小さいため（例えば
１００ｍΩ）、その電圧降下はわずかである。このよう
に、この実施の形態例によれば、負荷電流が流れる時の
逆電圧保護回路の電圧降下を小さくすることができる。
ス・ドレイン間のオン抵抗は極めて小さいため（例えば
１００ｍΩ）、その電圧降下はわずかである。このよう
に、この実施の形態例によれば、負荷電流が流れる時の
逆電圧保護回路の電圧降下を小さくすることができる。
【００４２】次に、コンパレータＵのヒステリシス動作
について説明する。図５はヒステリシス特性及び遅延時
間特性の説明図である。図に示すように、コンパレータ
Ｕがオフになる電圧とオンになるしきい値電圧を異なら
しめ、ヒステリシス（不感帯）を設けている。Ｌ１がオ
フ時のしきい値、Ｌ２がオン時のしきい値である。時刻
ｔ１において、入力電圧がしきい値Ｌ１を越えると、コ
ンパレータＵは“Ｈ”になり、電源出力はオフになる。
そして、入力電圧がＬ１とＬ２の間でノイズ等によりふ
られても、コンパレータＵの出力は変化しない。時刻ｔ
２において入力電圧がしきい値Ｌ２を下側に切ると、遅
延スイッチ回路２１による遅延時間経過後、ｔ３でコン
パレータＵの出力は反転して“Ｈ”から“Ｌ”になり、
電源は再びオンになる。
について説明する。図５はヒステリシス特性及び遅延時
間特性の説明図である。図に示すように、コンパレータ
Ｕがオフになる電圧とオンになるしきい値電圧を異なら
しめ、ヒステリシス（不感帯）を設けている。Ｌ１がオ
フ時のしきい値、Ｌ２がオン時のしきい値である。時刻
ｔ１において、入力電圧がしきい値Ｌ１を越えると、コ
ンパレータＵは“Ｈ”になり、電源出力はオフになる。
そして、入力電圧がＬ１とＬ２の間でノイズ等によりふ
られても、コンパレータＵの出力は変化しない。時刻ｔ
２において入力電圧がしきい値Ｌ２を下側に切ると、遅
延スイッチ回路２１による遅延時間経過後、ｔ３でコン
パレータＵの出力は反転して“Ｈ”から“Ｌ”になり、
電源は再びオンになる。
【００４３】この遅延時間がある理由は、以下の通りで
ある。電源投入時、すぐにスイッチがオンしてしまう
と、過電圧が入力された時に、過電圧検出→コンパレー
タ反転→スイッチオフまでの動作時間中に過電圧が装置
にかかってしまい、装置を破損してしまう可能性がある
ため、スイッチがオンしてもよい状態から一定時間をお
いてスイッチをオンにしている。
ある。電源投入時、すぐにスイッチがオンしてしまう
と、過電圧が入力された時に、過電圧検出→コンパレー
タ反転→スイッチオフまでの動作時間中に過電圧が装置
にかかってしまい、装置を破損してしまう可能性がある
ため、スイッチがオンしてもよい状態から一定時間をお
いてスイッチをオンにしている。
【００４４】このように、本発明の実施の形態例によれ
ば、入力電圧に振幅の変動が発生した時でも、コンパレ
ータが反転することはなく、過電圧保護状態を維持する
ことができる。
ば、入力電圧に振幅の変動が発生した時でも、コンパレ
ータが反転することはなく、過電圧保護状態を維持する
ことができる。
【００４５】上述の実施の形態例では、電圧検出のため
にコンパレータを用いているが、本発明はこれに限るも
のではなく、他の種類の回路を用いることができる。ま
た、スイッチもＦＥＴではなく他の種類のスイッチ、例
えばリレー等を用いることができる。
にコンパレータを用いているが、本発明はこれに限るも
のではなく、他の種類の回路を用いることができる。ま
た、スイッチもＦＥＴではなく他の種類のスイッチ、例
えばリレー等を用いることができる。
【００４６】リムーバブルディスク装置（例えばＭＯ等
を用いたディスク装置）においては、サブ基板をつけて
インターフェィスを変換する場合がある。例えば、ＡＴ
ＡＰＩインターフェィスのベアドライブ（ドライブ本
体）をＵＳＢインターフェィス、ＩＥＥＥ１３９４イン
ターフェィス、ＳＣＳＩに変換したり、ＳＣＳＩインタ
ーフェィスのベアドライブをＵＳＢインターフェィス、
ＩＥＥＥ１３９４に変換したりする。また、ＡＴＡＰＩ
やＳＣＳＩのインターフェィスを変換しないで、そのま
ま用いることもある。
を用いたディスク装置）においては、サブ基板をつけて
インターフェィスを変換する場合がある。例えば、ＡＴ
ＡＰＩインターフェィスのベアドライブ（ドライブ本
体）をＵＳＢインターフェィス、ＩＥＥＥ１３９４イン
ターフェィス、ＳＣＳＩに変換したり、ＳＣＳＩインタ
ーフェィスのベアドライブをＵＳＢインターフェィス、
ＩＥＥＥ１３９４に変換したりする。また、ＡＴＡＰＩ
やＳＣＳＩのインターフェィスを変換しないで、そのま
ま用いることもある。
【００４７】図６は電源保護回路の接続形態を示す図で
ある。（ａ）から（ｄ）まで４種類の電源の流れを示
す。図１と同一のものは、同一の符号を付して示す。ベ
アドライブ３１とサブ基板（インターフェイス変換回
路）３２間には信号ラインがあるが、ここでは省略す
る。（ａ）の構成にした場合、インターフェイスを変換
したサブ基板３２とベアドライブ３１の前に図１〜図４
で説明したような電源保護回路４０が設けられている。
この場合、サブ基板３２及びベアドライブ３１共に保護
される。
ある。（ａ）から（ｄ）まで４種類の電源の流れを示
す。図１と同一のものは、同一の符号を付して示す。ベ
アドライブ３１とサブ基板（インターフェイス変換回
路）３２間には信号ラインがあるが、ここでは省略す
る。（ａ）の構成にした場合、インターフェイスを変換
したサブ基板３２とベアドライブ３１の前に図１〜図４
で説明したような電源保護回路４０が設けられている。
この場合、サブ基板３２及びベアドライブ３１共に保護
される。
【００４８】図（ｂ）に示す回路は、前述したような電
源保護回路４１をベアドライブ３１内に格納したもので
あり、ベアドライブ３１は保護されるが、サブ基板３２
は保護されない。（ｃ）に記載された回路は、それぞれ
ベアドライブ３１及びサブ基板３２毎に電源保護回路４
１、４０を設けたものであり、ベアドライブ３１、サブ
基板３２共に保護されるが、部品が二重になりコストア
ップにつながる。
源保護回路４１をベアドライブ３１内に格納したもので
あり、ベアドライブ３１は保護されるが、サブ基板３２
は保護されない。（ｃ）に記載された回路は、それぞれ
ベアドライブ３１及びサブ基板３２毎に電源保護回路４
１、４０を設けたものであり、ベアドライブ３１、サブ
基板３２共に保護されるが、部品が二重になりコストア
ップにつながる。
【００４９】そこで、（ｄ）に示すように、電源保護回
路４１はベアドライブ３１内に入れ、サブ基板３２の電
源は、ベアドライブ３１の方から供給するようにする。
このように構成すれば、ベアドライブ３１の単体でも保
護できるし、サブ基板とのセットにおいてもベアドライ
ブ３１、サブ基板３２共に過電圧、逆電圧より保護する
ことができる。
路４１はベアドライブ３１内に入れ、サブ基板３２の電
源は、ベアドライブ３１の方から供給するようにする。
このように構成すれば、ベアドライブ３１の単体でも保
護できるし、サブ基板とのセットにおいてもベアドライ
ブ３１、サブ基板３２共に過電圧、逆電圧より保護する
ことができる。
【００５０】この構成においては、ＦＥＴを使用するこ
とで最小限の電圧降下に抑えることができる。また、Ｓ
ＣＳＩのベアドライブにおいては、サブ基板３２の電源
供給はタームパワーより行なうようにする。タームパワ
ーは、ＳＣＳＩの終端抵抗の電源ラインとして定義され
ている。そこで、このピンからサブ基板３２へ電源を供
給するようにしたものである。このようにすれば、ＳＣ
ＳＩのタームパワーからサブ基板３２を動作させること
ができる。
とで最小限の電圧降下に抑えることができる。また、Ｓ
ＣＳＩのベアドライブにおいては、サブ基板３２の電源
供給はタームパワーより行なうようにする。タームパワ
ーは、ＳＣＳＩの終端抵抗の電源ラインとして定義され
ている。そこで、このピンからサブ基板３２へ電源を供
給するようにしたものである。このようにすれば、ＳＣ
ＳＩのタームパワーからサブ基板３２を動作させること
ができる。
【００５１】
【発明の効果】本発明によれば、以下のような効果が得
られる。 （１）請求項１記載の発明によれば、装置の電源入口部
に設けられた電源スイッチを過電圧の場合にオフにし
て、装置の保護を図ることができる。
られる。 （１）請求項１記載の発明によれば、装置の電源入口部
に設けられた電源スイッチを過電圧の場合にオフにし
て、装置の保護を図ることができる。
【００５２】（２）請求項２記載の発明によれば、基準
電圧と入力電圧との比較を行なうことができる。 （３）請求項３記載の発明によれば、入力電圧に若干の
振幅の変動が発生した時でも、コンパレータが反転する
ことなく、過電圧保護状態を維持することができる。
電圧と入力電圧との比較を行なうことができる。 （３）請求項３記載の発明によれば、入力電圧に若干の
振幅の変動が発生した時でも、コンパレータが反転する
ことなく、過電圧保護状態を維持することができる。
【００５３】（４）請求項４記載の発明は、ツェナーダ
イオードを用いることにより、基準電圧を簡単に発生さ
せることができる。 （５）請求項５記載の発明によれば、過電圧が入力され
た場合に、装置へ過渡的に過電圧をかけないようにする
ことができる。
イオードを用いることにより、基準電圧を簡単に発生さ
せることができる。 （５）請求項５記載の発明によれば、過電圧が入力され
た場合に、装置へ過渡的に過電圧をかけないようにする
ことができる。
【００５４】（６）請求項６記載の発明によれば、過大
な入力電圧に対して、装置が破損することを防止するこ
とができる。 （７）請求項７記載の発明によれば、電源スイッチして
ＦＥＴを用いることができ、回路を簡単にすることがで
きる。また、スイッチ部分の電圧降下を抑えることがで
き、機械式のスイッチを用いた場合に比較して耐久性を
大幅に向上させることができる。
な入力電圧に対して、装置が破損することを防止するこ
とができる。 （７）請求項７記載の発明によれば、電源スイッチして
ＦＥＴを用いることができ、回路を簡単にすることがで
きる。また、スイッチ部分の電圧降下を抑えることがで
き、機械式のスイッチを用いた場合に比較して耐久性を
大幅に向上させることができる。
【００５５】（８）請求項８記載の発明によれば、確実
に電源スイッチを確実にオフにすることができ、装置保
護を確実に行なうことができる。 （９）請求項９記載の発明によれば、装置に逆電圧が印
加され、装置が破損することを防止することができる。
に電源スイッチを確実にオフにすることができ、装置保
護を確実に行なうことができる。 （９）請求項９記載の発明によれば、装置に逆電圧が印
加され、装置が破損することを防止することができる。
【００５６】（１０）請求項１０記載の発明によれば、
装置への逆電圧入力時にダイオードにより逆電圧の入力
を阻止することができる。 （１１）請求項１１記載の発明によれば、特に負荷電流
が流れる時の逆電圧保護回路の電圧降下を小さくするこ
とができる。
装置への逆電圧入力時にダイオードにより逆電圧の入力
を阻止することができる。 （１１）請求項１１記載の発明によれば、特に負荷電流
が流れる時の逆電圧保護回路の電圧降下を小さくするこ
とができる。
【００５７】（１２）請求項１２記載の発明によれば、
過電圧保護、逆電圧保護を実現することができる。 （１３）請求項１３記載の発明によれば、コンパレータ
の動作を確実に行なうことができる。
過電圧保護、逆電圧保護を実現することができる。 （１３）請求項１３記載の発明によれば、コンパレータ
の動作を確実に行なうことができる。
【００５８】（１４）請求項１４記載の発明によれば、
ベアドライブ、サブ基板共に過電圧、逆電圧から保護す
ることができる。 （１５）請求項１５記載の発明によれば、ＳＣＳＩのタ
ームパワーを用いてサブ基板を動作させることができ
る。
ベアドライブ、サブ基板共に過電圧、逆電圧から保護す
ることができる。 （１５）請求項１５記載の発明によれば、ＳＣＳＩのタ
ームパワーを用いてサブ基板を動作させることができ
る。
【００５９】このように、本発明によれば、装置の保護
を図ることができる電源回路の保護回路及び該電源回路
の保護回路を用いたリムーバブルディスク装置を提供す
ることができる。
を図ることができる電源回路の保護回路及び該電源回路
の保護回路を用いたリムーバブルディスク装置を提供す
ることができる。
【図１】本発明の原理回路図である。
【図２】第１の発明の一実施の形態例を示す回路図であ
る。
る。
【図３】第２の発明の一実施の形態例を示す回路図であ
る。
る。
【図４】第３の発明の一実施の形態例を示す回路図であ
る。
る。
【図５】ヒステリシス特性及び遅延時間特性の説明図で
ある。
ある。
【図６】電源保護回路の接続形態を示す図である。
１ 電源 ２ 装置本体 ２０ ヒステリシス回路 ２１ 遅延スイッチ回路 Ｕ コンパレータ Ｑ１、Ｑ２ ＦＥＴ Ｄ１ ツェナーダイオード Ｄ２、Ｄ４ 寄生ダイオード Ｄ３ 整流ダイオード Ｒ１〜Ｒ４ 抵抗
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5G004 AA05 AB02 DC04 DC10 EA01 FA01 5G053 AA09 BA04 CA01 DA01 EB05 EC03 FA06 5H410 BB04 CC03 DD02 EA11 EB01 EB37 FF03 FF25 GG05 LL02 LL20
Claims (15)
- 【請求項１】 装置の電源入口部に設けられた電源供給
をオン／オフする電源スイッチと、 過電圧を検出する過電圧検出部とを備え、 前記過電圧検出部が過電圧を検出したら、前記電源スイ
ッチをオフにすることを特徴とする電源保護回路。 - 【請求項２】 前記過電圧検出部として、一方の入力に
基準電圧を、他方の入力に入力電圧に応じた電圧を入力
するコンパレータを用いることを特徴とする請求項１記
載の電源保護回路。 - 【請求項３】 前記コンパレータにヒステリシス特性を
もたせることを特徴とする請求項２記載の電源保護回
路。 - 【請求項４】 前記基準電圧は、ツェナーダイオードを
用いた回路により発生させることを特徴とする請求項２
記載の電源保護回路。 - 【請求項５】 電源接続時に、電源スイッチをオンにす
るまでの遅延時間があることを特徴とする請求項１記載
の電源保護回路。 - 【請求項６】 前記電源スイッチを過電圧保護回路とし
て使用することによりその定格電圧を装置内部の定格電
圧よりも高くし装置の耐圧がスイッチの定格電圧になる
ことを特徴とする請求項１記載の電源保護回路。 - 【請求項７】 前記電源スイッチとしてＦＥＴを用いる
ことを特徴とする請求項１記載の電源保護回路。 - 【請求項８】 前記電源スイッチとしてリレーを用いる
ことを特徴とする請求項１記載の電源保護回路。 - 【請求項９】 前記装置の入口部に逆電圧が印加された
時に、装置を保護するための逆電源保護回路を設けるこ
とを特徴とする請求項１記載の電源保護回路。 - 【請求項１０】 前記逆電源保護回路として、ダイオー
ドの直列接続を用いることを特徴とする請求項９記載の
電源保護回路。 - 【請求項１１】 前記逆電源保護回路として、ＦＥＴを
用いることを特徴とする請求項９記載の電源保護回路。 - 【請求項１２】 前記電源保護回路として、電源供給部
から第２のＦＥＴのドレインに入り、該第２のＦＥＴの
ソースから第１のＦＥＴのソースに入り、第１のＦＥＴ
のドレインと接続することを特徴とする請求項１１記載
の電源保護回路。 - 【請求項１３】 前記ＦＥＴを用いた電源保護回路にお
いて、入力電圧を基準電圧と比較するコンパレータの電
源を電源監視部の電源ＦＥＴのソースに接続したことを
特徴とする請求項１２記載の電源保護回路。 - 【請求項１４】 装置の電源入口部に設けられた電源供
給をオン／オフする電源スイッチと、過電圧を検出する
過電圧検出部とを備え、 前記過電圧検出部が過電圧を検出したら、前記電源スイ
ッチをオフにする電源保護回路を具備し、 該電源保護回路を通った後からサブ基板に電流を供給す
ることを特徴とするリムーバブルディスク装置。 - 【請求項１５】 ＳＣＳＩドライブにサブ基板を付ける
場合に、サブ基板を動作させるための電源をＳＣＳＩの
タームパワーから供給することを特徴とする請求項１１
記載のリムーバブルディスク装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001013303A JP2002218645A (ja) | 2001-01-22 | 2001-01-22 | 電源保護回路及びリムーバブルディスク装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001013303A JP2002218645A (ja) | 2001-01-22 | 2001-01-22 | 電源保護回路及びリムーバブルディスク装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002218645A true JP2002218645A (ja) | 2002-08-02 |
| JP2002218645A5 JP2002218645A5 (ja) | 2008-03-06 |
Family
ID=18880177
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001013303A Pending JP2002218645A (ja) | 2001-01-22 | 2001-01-22 | 電源保護回路及びリムーバブルディスク装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002218645A (ja) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007096400A (ja) * | 2005-09-27 | 2007-04-12 | Sanyo Electric Co Ltd | 保護回路 |
| JP2007226638A (ja) * | 2006-02-24 | 2007-09-06 | Nec Electronics Corp | 電源選択検出回路 |
| JP2008005582A (ja) * | 2006-06-20 | 2008-01-10 | Ricoh Co Ltd | 過電圧保護回路、電子装置 |
| WO2008080576A1 (de) * | 2006-12-29 | 2008-07-10 | Phoenix Contact Gmbh & Co. Kg | Spannungsschutzanordnung für ein elektronisches gerät |
| JP2008211940A (ja) * | 2007-02-27 | 2008-09-11 | Kyocera Corp | 過電圧保護回路および無線通信装置 |
| JP2009148097A (ja) * | 2007-12-14 | 2009-07-02 | Nintendo Co Ltd | 過電圧保護回路およびそれを備える電子機器 |
| JP2010181331A (ja) * | 2009-02-06 | 2010-08-19 | Nec Access Technica Ltd | ＶｏＩＰアダプタにおけるＡＣアダプタ誤接続防止装置、及び防止方法 |
| US7864495B2 (en) | 2006-06-06 | 2011-01-04 | Ricoh Company, Ltd. | Excess voltage protection circuit, method of protecting a circuit from excess voltage, and semiconductor apparatus having the excess voltage protection circuit |
| US8044639B2 (en) | 2007-10-23 | 2011-10-25 | Rohm Co., Ltd. | Selector circuit |
| WO2012025088A3 (de) * | 2010-07-30 | 2012-08-23 | Hottinger Baldwin Messtechnik Gmbh | Schutzschaltung |
| CN102780202A (zh) * | 2011-05-09 | 2012-11-14 | 海洋王照明科技股份有限公司 | 一种过电压保护电路及灯具 |
| JP2016073131A (ja) * | 2014-09-30 | 2016-05-09 | コイト電工株式会社 | 電源制御回路 |
| KR20160076609A (ko) * | 2014-12-23 | 2016-07-01 | 주식회사 유라코퍼레이션 | 정션박스의 전원 공급 배선 장애 검출 장치 및 그 방법 |
| JP2020052954A (ja) * | 2018-09-28 | 2020-04-02 | 株式会社リコー | 電源装置、搬送装置、および画像形成装置 |
-
2001
- 2001-01-22 JP JP2001013303A patent/JP2002218645A/ja active Pending
Cited By (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007096400A (ja) * | 2005-09-27 | 2007-04-12 | Sanyo Electric Co Ltd | 保護回路 |
| JP2007226638A (ja) * | 2006-02-24 | 2007-09-06 | Nec Electronics Corp | 電源選択検出回路 |
| US7864495B2 (en) | 2006-06-06 | 2011-01-04 | Ricoh Company, Ltd. | Excess voltage protection circuit, method of protecting a circuit from excess voltage, and semiconductor apparatus having the excess voltage protection circuit |
| JP2008005582A (ja) * | 2006-06-20 | 2008-01-10 | Ricoh Co Ltd | 過電圧保護回路、電子装置 |
| US7719810B2 (en) | 2006-06-20 | 2010-05-18 | Ricoh Company, Ltd. | Overvoltage protection circuit and electronic device |
| US8284531B2 (en) | 2006-12-29 | 2012-10-09 | Phoenix Contact Gmbh & Co. Kg | Voltage protection arrangement for an electronic device |
| WO2008080576A1 (de) * | 2006-12-29 | 2008-07-10 | Phoenix Contact Gmbh & Co. Kg | Spannungsschutzanordnung für ein elektronisches gerät |
| CN104466919A (zh) * | 2006-12-29 | 2015-03-25 | 菲尼克斯电气公司 | 用于电子设备的电压保护装置 |
| JP2008211940A (ja) * | 2007-02-27 | 2008-09-11 | Kyocera Corp | 過電圧保護回路および無線通信装置 |
| US8044639B2 (en) | 2007-10-23 | 2011-10-25 | Rohm Co., Ltd. | Selector circuit |
| JP2009148097A (ja) * | 2007-12-14 | 2009-07-02 | Nintendo Co Ltd | 過電圧保護回路およびそれを備える電子機器 |
| US8508900B2 (en) | 2007-12-14 | 2013-08-13 | Nintendo Co., Ltd. | Overvoltage protection circuit and electronic device comprising the same |
| JP2010181331A (ja) * | 2009-02-06 | 2010-08-19 | Nec Access Technica Ltd | ＶｏＩＰアダプタにおけるＡＣアダプタ誤接続防止装置、及び防止方法 |
| WO2012025088A3 (de) * | 2010-07-30 | 2012-08-23 | Hottinger Baldwin Messtechnik Gmbh | Schutzschaltung |
| CN103141002A (zh) * | 2010-07-30 | 2013-06-05 | 霍廷格·鲍德温测量技术有限责任公司 | 保护电路 |
| US9397492B2 (en) | 2010-07-30 | 2016-07-19 | Hottinger Baldwin Messtechnik Gmbh | Protective circuit |
| CN102780202A (zh) * | 2011-05-09 | 2012-11-14 | 海洋王照明科技股份有限公司 | 一种过电压保护电路及灯具 |
| JP2016073131A (ja) * | 2014-09-30 | 2016-05-09 | コイト電工株式会社 | 電源制御回路 |
| KR20160076609A (ko) * | 2014-12-23 | 2016-07-01 | 주식회사 유라코퍼레이션 | 정션박스의 전원 공급 배선 장애 검출 장치 및 그 방법 |
| KR101636291B1 (ko) * | 2014-12-23 | 2016-07-06 | 주식회사 유라코퍼레이션 | 정션박스의 전원 공급 배선 장애 검출 장치 및 그 방법 |
| JP2020052954A (ja) * | 2018-09-28 | 2020-04-02 | 株式会社リコー | 電源装置、搬送装置、および画像形成装置 |
| JP7159760B2 (ja) | 2018-09-28 | 2022-10-25 | 株式会社リコー | 電源装置、搬送装置、および画像形成装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4851203B2 (ja) | 電源選択検出回路、及び電源制御方法 | |
| EP1288846B1 (en) | Fingerprint sensor power management detection of overcurrent | |
| JP2002218645A (ja) | 電源保護回路及びリムーバブルディスク装置 | |
| JP5427356B2 (ja) | 過電圧保護回路およびそれを備える電子機器 | |
| TWI436591B (zh) | 具有過電壓保護之輸出驅動器及用於輸出驅動器之過電壓保護的方法 | |
| JP2014500700A (ja) | リチウム電池保護回路 | |
| US20130188287A1 (en) | Protection circuit, charge control circuit, and reverse current prevention method employing charge control circuit | |
| JPWO2013047005A1 (ja) | 負荷駆動回路 | |
| US8054125B2 (en) | Charge pump with low power, high voltage protection circuitry | |
| JPH07202584A (ja) | 低電圧誤動作防止機能付過熱保護回路 | |
| KR100680892B1 (ko) | 반도체장치 | |
| US8806255B2 (en) | Interface connection control based on voltage at input rail | |
| US9484733B1 (en) | Power control module for data storage device | |
| JP2005080491A (ja) | 電源装置 | |
| JP6326921B2 (ja) | 過電圧保護回路 | |
| WO2006093204A1 (ja) | 半導体集積回路装置 | |
| CN107977035B (zh) | 栅极驱动器电路及其操作方法和用于电路保护的系统 | |
| JP4205072B2 (ja) | 電源供給装置 | |
| US9042066B2 (en) | Output stage with short-circuit protection | |
| US20190296729A1 (en) | Drive device | |
| US20060001457A1 (en) | High current charge pump for intelligent power switch drive | |
| US8089740B2 (en) | Clamp unit, and power supply having the same cross-reference to related application | |
| TW202113546A (zh) | 具高開關機準確度之內嵌式電源供應器和相關電腦系統 | |
| KR100536577B1 (ko) | 휴대용 전자 장치의 서지/돌입 전류 제한 회로 | |
| JP7392831B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080118 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080118 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090219 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090317 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090707 |