JP2008211940A - 過電圧保護回路および無線通信装置 - Google Patents

過電圧保護回路および無線通信装置 Download PDF

Info

Publication number
JP2008211940A
JP2008211940A JP2007048154A JP2007048154A JP2008211940A JP 2008211940 A JP2008211940 A JP 2008211940A JP 2007048154 A JP2007048154 A JP 2007048154A JP 2007048154 A JP2007048154 A JP 2007048154A JP 2008211940 A JP2008211940 A JP 2008211940A
Authority
JP
Japan
Prior art keywords
switch
voltage
power supply
protection circuit
overvoltage protection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007048154A
Other languages
English (en)
Other versions
JP4990649B2 (ja
Inventor
Juichi Hiramoto
寿一 平本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2007048154A priority Critical patent/JP4990649B2/ja
Publication of JP2008211940A publication Critical patent/JP2008211940A/ja
Application granted granted Critical
Publication of JP4990649B2 publication Critical patent/JP4990649B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Emergency Protection Circuit Devices (AREA)
  • Direct Current Feeding And Distribution (AREA)
  • Power Conversion In General (AREA)

Abstract

【課題】過電圧の入力に対して電源供給ラインのスイッチの動作を追従させる。
【解決手段】電源と前記電圧変換器間に介在され、第1の信号レベルの制御信号が入力されるまでは電源を電圧変換器から遮断しておく第1のスイッチと、第1のスイッチの制御端子に接続され、第2の信号レベルの制御信号が入力されるまでは第1のスイッチに前記第2の信号レベルの制御信号を供給する第2のスイッチと、電源電圧を監視する電圧検出器と、第2のスイッチの制御端子に接続され、電圧検出器が異常電圧を検出するまでは第2のスイッチの制御信号を第2の信号レベルとしている第3のスイッチと備え、電圧検出器が電圧を検出して不安定期間は第1のスイッチを遮断状態、正常電圧検出時は接続状態、異常電圧検出時は遮断状態とすることを特徴とする。
【選択図】図3

Description

本発明は、外部から電源が供給される過電圧保護回路およびこの過電圧保護回路を備えたモジュール化された無線通信装置に関する。
近年、無線通信機能を有する通信モジュール(無線通信装置)を様々な機器に組み込み、通信モジュールを介して種々の情報を取得または発信し、機器間の情報交換を行う通信システムが注目されている。例えば、放送受信機と一体化された電話機等がある。
通信モジュールの中には、外部電源から電源供給を受けて動作するものがある。上述の通信モジュールには、過電圧保護回路やDC/DCコンバータ(電力変換器)が内蔵され、外部電源から供給される電源電圧は、過電圧保護回路で保護された後、上記DC/DCコンバータによって電圧変換されて、通信モジュール内部の各回路ブロックに供給される。特に、送信時には大きな電力が必要なため、DC/DCコンバータを経由して電源が供給される。例えば電源が供給されるとき、通信モジュールに過電圧が印加されることがあるので過電圧保護回路が備えられる。過電圧保護回路の例は特許文献1から3に示される。
特開平6−335158号公報 特開平10−108457号公報 特開2004−88857号公報
次に、図7に通常考えられる過電圧保護回路100の回路を示す。
電源が容量手段102,104とインダクタ103で構成されるL.P.F(ローパスフィルタ)、PチャネルFETスイッチ105を介してDC/DCコンバータ106に供給される。
またL.P.Fから供給される入力電圧VDDのレベルを電源検出回路(電源検出デバイスDET)110で検出し、PチャネルFETスイッチ105を制御する。過電圧が入力端子101から供給されると、入力電圧VDDを電源検出回路110で検出し、PチャネルFETスイッチ105のゲートを制御して、ソース−ドレイン間を遮断して、DC/DCコンバータ106に過電圧が供給されないようにしている。
しかしながら、入力電圧VDDが急激に上昇した場合、PチャネルFETスイッチ105のゲート電位がソース電位と同電位になるまでにはタイムラグ(時間遅れ)が生じるため、過電圧がソース−ドレインを介してDC/DCコンバータ106に入力されてしまうので、完全に保護できない。
図8に入力電圧VDDが急激に変化したときの、電源検出回路110の応答速度に関する波形図を示す。
入力電圧VDDが何らかの理由により、通常電圧V0から過電圧V1にステップ状に変化する場合があり(図8(a))、これに伴い電源検出回路110の出力電圧はLow(ロー)レベル(GND)からHigh(ハイ)レベルに変化する(図8(b))。しかしながら、電源検出回路110の出力がオープンドレインであるため、立ち上がり時間に遅れを生じる。このように、過電圧保護回路100の電源検出回路110の応答にタイムラグがあるため、電源供給ラインのスイッチ手段を遮断する以前に、過電圧がDC/DCコンバータに過電圧が供給されてしまう可能性が生じる。そこで抵抗108の抵抗値を上げることにより、応答速度を速めることができるが、この場合には通常動作時における無効電流が増大してしまう。
通信モジュール等では電源の耐電圧が決められ、電源電圧は通信モジュール内部で降圧または昇圧され、通信モジュール各部へ供給される。降圧または昇圧にはDC/DCコンバータが一般に使用されるが、この場合電源電圧にノイズが発生し、外部機器へ影響を及ぼす。そのため、DC/DCコンバータはノイズが生じても問題ない周波数帯の動作周波数を持つものが選定されなければならない。
DC/DCコンバータにノイズが生じても良い周波数を選定すると(特に周波数の高いものでMHz以上)、デバイスプロセス上耐電圧が低いものしかないことがある。そのため、通信モジュールとして要求される耐電圧を満足することができない。
このように、通信モジュールとして耐電圧を満たすためには、外部保護回路でDC/DCコンバータ電源供給ラインにスイッチが設けられている。電源電圧を電源検出回路などで監視・検出し、ある一定以上ではDC/DCコンバータに電源が供給されない保護回路が実装されている。
しかしながら、電源電圧の急激な変動に保護回路のスイッチのオン/オフ動作が追従できないことと電源検出回路が動作するまでに時間がかかるので、その期間DC/DCコンバータを保護できない。
本発明は、上記問題に鑑み、電源検出回路の応答速度を速くし、かつ無効電流を小さくして、DC/DCコンバータを保護することにある。
本発明の過電圧保護回路は、電源電圧を変換する電圧変換器に接続され、電源電圧の異常から前記電圧変換器を保護する過電圧保護回路であって、電源と前記電圧変換器間に介在され、第1の信号レベルの制御信号が入力されるまでは電源を前記電圧変換器から遮断しておく第1のスイッチと、前記第1のスイッチの制御端子に接続され、第2の信号レベルの制御信号が入力されるまでは前記第1のスイッチに前記第2の信号レベルの制御信号を供給する第2のスイッチと、電源電圧を監視する電圧検出器と、前記第2のスイッチの制御端子に接続され、前記電圧検出器が異常電圧を検出するまでは前記第2のスイッチの制御信号を前記第2の信号レベルとしている第3のスイッチと、を備え、前記電圧検出器が電圧を検出して不安定期間は前記第1のスイッチを遮断状態、正常電圧検出時は前記第1のスイッチを接続状態、異常電圧検出時は前記第1のスイッチを遮断状態とすることを特徴とする。
本発明の無線通信装置は、電源電圧を変換する電圧変換器と、該電圧変換器により変圧された電圧が供給される無線部と、電源電圧の異常から前記電圧変換器を保護する過電圧保護回路とを備える無線通信装置であって、前記過電圧保護回路は、電源電圧を変換する電圧変換器に接続され、電源電圧の異常から前記電圧変換器を保護する過電圧保護回路であって、電源と前記電圧変換器間に介在され、第1の信号レベルの制御信号が入力されるまでは電源を前記電圧変換器から遮断しておく第1のスイッチと、前記第1のスイッチの制御端子に接続され、第2の信号レベルの制御信号が入力されるまでは前記第1のスイッチに前記第2の信号レベルの制御信号を供給する第2のスイッチと、電源電圧を監視する電圧検出器と、前記第2のスイッチの制御端子に接続され、前記電圧検出器が異常電圧を検出するまでは前記第2のスイッチの制御信号を前記第2の信号レベルとしている第3のスイッチと、を備え、前記電圧検出器が電圧を検出して不安定期間は前記第1のスイッチを遮断状態、正常電圧検出時は前記第1のスイッチを接続状態、異常電圧検出時は前記第1のスイッチを遮断状態とすることを特徴とする。
本発明の過電圧保護回路およびこれを備えた無線通信装置は、過電圧が過電圧保護回路に入力されると、電源検出回路でこの過電圧をを検出し、スイッチを遮断して、後段のDC/DCコンバータに過電圧が入力されないようにする。
また、本発明の過電圧保護回路およびこれを備えた通信装置は、電圧変換器の前段にスイッチとこのスイッチを制御する時定数回路を設け、電源検出回路が電圧を検出して不安定期間はスイッチを遮断状態、正常電圧検出時はスイッチを接続状態、異常電圧検出時は遮断状態とする。
本発明の過電圧保護回路は、無効電流を増大させることなく電源供給ラインに設けられたスイッチ手段のオン、オフ動作の動作速度を制御できるようにした。
また、本発明は、無線通信装置において、電源電圧が急激に変動しても過電圧保護回路のオン、オフ動作速度を制御して、後段の電圧変換器を保護するようにした。
図1に本発明の実施の形態に係る無線通信装置の一例として携帯電話機10の場合の概略構成図を示す。この携帯電話機10は、例えばTV受像機と電話機が一体化されて備えられ、下側筐体10Aと上側筐体10Bのブロックで構成される。
図1に示すように、下側筐体10AはTV受像機の信号処理部と電話機の信号処理部、表示装置の制御部、メモリなどで構成されている。一方、上側筐体10Bは、表示装置、カメラなどの撮像装置やスピーカで構成される。
まず、下側筐体10Aについて説明する。TV受像機において、アンテナ11がTVチューナ(TV TUNER)12に接続され、TVチューナ12の出力はビデオデコーダ(Video Decoder)13に接続され、このビデオデコーダ13はメインCPU(マイクロコンピュータ)17、LCD制御部14に接続される。メインCPU17はTVチューナ12、ビデオデコーダ13、LCD制御部14、メモリ18に接続される。メインCPU17はメモリ18に記憶されたプログラムにより、または(外部)コマンドにより制御信号を生成し、TVチューナ12、ビデオデコーダ13、LCD制御部(Liquid Crystal Display Contorol;液晶表示制御)14や音声処理部19などを制御する。
一方、アンテナ15は電話機を構成するCDMA RF(Code Division Multiple Access Radio Frequency)部16の入力に接続され、CDMA RF部16の出力はメインCPU17と音声処理部19に接続される。音声処理部19はメインCPU17とマイク(MIC)20に接続され、メインCPU17の出力は、LCD制御部14などに接続される。
また、破線で囲んだスイッチ(SW)21がビデオデコーダ13とLCD制御部14の伝送路に接続され、LCD制御部14によりオン/オフ制御されカメラ23からの画像をサブLCD24に転送する。
次に、図1に示す、携帯電話機10の動作について説明する。TV受像機において、TVチューナ12は、アンテナ11から受信したRF信号から所望のチャンネルを選択して特定チャンネルのRF信号をIF(中間)周波数に変換する。ビデオデコーダ13は、中間周波数に変換された映像信号を検波してビデオ信号を生成する。音声処理部19は、TVチューナ12から出力された音声信号を検波、増幅してスピーカ26に出力する。
一方、電話機において、CDMA RF部16はアンテナ15から無線信号を受信し、RF信号増幅、周波数変換、復調などを行い、または、音声処理部19から出力された信号を、変調、無線周波数に周波数変換し、電力増幅してアンテナ15へ出力する。音声処理部19は、逆スペクトラム拡散拡散、デインターリーブ、誤り訂正、音声伸張などの信号処理を行い、あるいは音声圧縮、符号化、インターリーブ、スペクトラム拡散などの信号処理を行う。復調された音声信号をスピーカ26に供給し、通信相手の音声を出力する。マイク20は音声を音声信号に変換する。
メインCPU17は、例えばマイクロコンピュータなどで構成され、メモリ18に記憶されているプログラムに従って、TVチューナ12のチャンネル選択、ビデオデコーダ13の調整を行う。また、電話機においては、メインCPU17は、CDMA RF部16の送受信切り替え、パワー制御、その他の通信制御を行い、電話機で受信した画像データ、文字情報、通信履歴などのデータ処理を行う。
また、メインCPU17は、LCD制御部14を制御して、カメラ23やビデオデコーダ13から出力される映像を切り替え、サブ(Sub)LCD24、メインLCD25に映像信号を出力する。メモリ18は、TV受像機や電話機の制御用プログラムや種々のデータが格納される。
LCD制御部14は、スイッチ21を制御し、カメラ23からの画像を取り込むよう制御する。この他、LCD制御部14は、カメラ23から出力される画像とビデオデコーダ13から出力される映像信号を選択し、サブLCD24またはメインLCD25に画像表示する。
次に、上側筐体10Bのブロック構成について説明する。上側筐体10Bは、主に表示装置と音声出力装置が備えられている。具体的には、カメラ(CAMERA)23、サブLCD(Sub LCD)24、メインLCD(Main LCD)25とスピーカ(SP)26で構成される。
カメラ23の出力はスイッチ(SW)21に接続され、サブLCD(Sub LCD)24とメインLCD(Main LCD)25はLCD制御部14に接続される。また、スピーカ26は音声処理部19に接続される。
カメラ23は、例えば、表示装置と一体化されて上側筐体10Bに設けられている。カメラ23またはTV受像機から転送された映像はサブLCD24またはメインLCD25に表示される。スピーカ26は、TV受像機の音声や、電話機の音声を出力する。
次に図1の携帯電話機10の動作について説明する。
メインCPU17によりTV受像機が選択され、TV信号がアンテナ11を介してTVチューナ12に入力され、所望のチャンネルが選択されると、チャンネルRF信号がIF変換された後ビデオデコーダ13に転送される。ビデオデコーダ13でビデオ検波が行われ、ビデオ信号や同期信号がLCD制御部14を介してメインLCD25に供給されて、選択されたTVチャンネルの映像が表示される。
音声信号は、TVチューナ12から音声処理部19に供給され、そこで信号処理されて音声信号に復調されてスピーカ26から音声が出力される。
メインCPU17でカメラ23が選択されると、LCD制御部14を介してスイッチ21が動作状態となり、カメラ23から転送された画像がLCD制御部14を介してサブLCD24に表示される。また、このメインCPU17により、カメラ23から出力された画像の編集、拡大、削除などを行い、サブLCD24に表示でき、拡大画像を表示したいときは、LCD制御部14を制御してメインLCD25に表示することもできる。
メインCPU17により電話機が選択されると、アンテナ15、音声処理部19、マイク20、サブLCD24,スピーカ26が動作状態となる。このメインCPU17で送信状態に設定されると、マイク20から入力した音声信号が音声処理部19でディジタル音声処理され、CDMA RF部16で変調、電力増幅などを行いアンテナ15から無線信号が輻射される。
一方、メインCPU17の制御により電話機が受信状態に設定されると、アンテナ15から無線信号が入力され、CDMA RF部16に入力されて復調され、音声処理部でディジタル信号処理されて、音声がスピーカから出力される。一方入力信号がデータ信号のときは、CDMA RF部16からメインCPU17に入力され、ディジタル処理されてLCD制御部14を介して例えばサブLCD24に文字情報、記号、絵などが表示される。
図2に、図1に示した携帯電話機10の電話機などの送受信機に関するブロック構成図を示す。図2に示す無線通信装置50は、図1に示した、例えばアンテナ15、CDMA RF部16、メインCPU17、メモリ18、音声処理部19、マイク20、カメラ23、サブLCD24、スピーカ26などに相当する。
アンテナ56は送受信機55に接続され、送受信機55は制御ブロックと電源供給ブロックに接続される。
電源供給ブロックにおいて、電源(外部)51が過電圧保護回路52の入力に接続され、過電圧保護回路52の出力は電圧変換器53の入力に接続され、この電圧変換器53の出力は突入電流削減回路54の入力に接続される。突入電流削減回路54の出力は送受信機55に接続され、電源を供給する。
一方、制御ブロックにおいて、インターフェース58が制御部57に接続され、この制御部57は、送受信機55、突入電流削減回路54と電圧変換器53に接続される。なお、制御部57は図1に示すメインCPU17、メモリ18を用いて構成しても良い。
また、インターフェース58は、無線通信装置50が携帯電話機10に適用される場合には、音声処理部やLCDなどの各ブロックに接続され、無線通信装置50が、車載用や自動販売機用などの通信モジュールである場合には、外部機器とのインターフェースとなる。
次に、図2に示す無線通信装置50の動作について説明する。送受信機55は省電力のため、非使用時には電源供給されておらず、送信の必要が生じると、制御部57により電源供給されるよう処理を開始する。すなわち、電源51、例えば車載バッテリーからDC電源が送受信機55に供給されるが、電源51と電圧変換器53の間に過電圧保護回路52が備えられ、また電圧変換器53と送受信機55の間に突入電流を保護する突入電流削減回路54が備えられている。
インターフェース58を介して制御コマンドが制御部57に供給されると、制御部57から電圧変換器53、突入電流削減回路54、送受信機55に制御信号が供給され、動作が制御される。
電源51から出力されたD.C(直流)電圧が過電圧保護回路52を介して電圧変換器53に供給され、例えばDC/DCコンバータなどで電圧が降圧(または昇圧)されて電圧変換される。この電圧変換された電圧が突入電流削減回路54を経由して送受信機55に供給される。
送受信機55が受信状態に設定されると、アンテナ56から無線信号が入力される。
送受信機55の受信部で受信した無線信号を、CDMA RF部(16)で周波数変換、スペクトラム逆拡散などを行い、音声処理部(19)でデインターリーブ、誤り訂正、音声伸張などの信号処理を行う。そして、復調された音声信号をスピーカ(26)に供給し、通信相手の音声を出力する。また、メインCPU17で文字情報、記号、文字などを生成し、LCD制御部14を介してサブLCD24に表示する。
一方、送受信機55が動作中に、受信状態から送信状態に切り替わると、送信部が起動する。また、送信状態に切り替わると同時に、制御部57から電圧変換器53、突入電流削減回路54に制御信号が供給される。
通話者の音声がマイク(20)で音声信号に変換され、音声処理部19に供給される。音声処理部19に入力された音声信号はディジタル音声信号処理が行われ、CDMA RF部16に供給される。CDMA RF部16で変調、周波数変換された信号は、無線信号としてアンテナ56から放射される。
過電圧保護回路52は通常動作時は動作せず電源51から供給された電源を電圧変換器53に供給する。しかし、電源51から入力される電圧が動作範囲以上になると動作し、電源供給ラインを遮断し、電圧変換器53へ電源を供給することを停止して、急激な電圧の上昇に対して後段の回路を保護する。
突入電流削減回路54は、例えば、無線通信装置50が受信状態から送信状態に切り替わったときに動作する。送受信機55が非使用状態から送信状態に切り替わると、電圧変換器53を介して送受信機55の受信部に電源が供給される。このとき、送受信機55の入力側に平滑用容量手段やノイズ除去用容量手段があると突入電流が発生する。突入電流削減回路54は、突入電流を削減するため制御部57から供給されたコマンド(制御信号)により、突入電流削減回路54を制御して回路動作を遅延させ送信開始時の突入電流が送信部に供給されないようにする。
次に、図3に過電圧保護回路52の実施形態例を示す。外部電源が供給される端子101に容量手段(コンデンサ)102の一端とインダクタ103の一端が接続され、容量手段102の他方の端子がグランドに接続される。インダクタ103の他方の端子が容量手段104の一方の端子とPチャネルFETスイッチ105のソースに接続され、容量手段104の他方の端子がグランドに接続される。PチャネルFETスイッチ105のゲートは電源検出回路110の出力に接続され、ドレインは容量手段107の一方の端子とDC/DCコンバータの入力に接続される。容量手段107の他方の端子はグランドに接続され、DC/DCコンバータ106の出力は無線通信装置50の内部の後段の回路に接続される。
電源検出回路(または電圧検出器とも称する)110において、抵抗111の一方の端子と基準電圧発生器(Vref)113の電源端子に接続され、抵抗111の他方の端子は抵抗112の一方の端子と比較器114の反転入力端子に接続される。抵抗112の他方の端子はグランドに接地され、基準電圧発生器113の出力は非反転入力端子に接続される。
比較器114の出力は、CMOSスイッチを構成するPチャネルFET115とNチャネルFET116のゲートに接続され、PチャネルFET115のソースは入力電圧VDDが供給される電源に接続され、ドレインはNチャネルFET116のドレインとPチャネルFETスイッチ105のゲートに接続される。またNチャネルFET116のソースはグランドに接続される。
次に、過電圧保護回路52の動作について図3と図4を用いて説明する。図4(a)に示すように、時刻t0〜t1までの期間、無線通信装置のモジュール外部から電源が過電圧保護回路52に正常な値で供給されていたとする。L.P.F.(ローパスフィルタ)から供給される入力電圧VDDが通常動作範囲であり、この入力電圧VDDが電源検出回路T110に供給される。抵抗111と抵抗112で分圧された電圧が比較器114の反転入力端子に供給され、非反転入力端子に基準電圧発生器113から基準電圧が供給される。通常動作時は、基準電圧発生器113の出力電圧が抵抗111,112で分圧された電圧より高いので、比較器114の出力は高電圧(“H”レベル;電源電圧)になる。
すると、CMOSスイッチのPチャネルFET115はオフし、NチャネルFET116はオンするので、NチャネルFET116のドレイン電圧はグランドレベルになる。すなわち電源検出回路110の出力がグランドレベルとなり、PチャネルFETスイッチ105のゲートはグランドに接地される(図4(b))。
その結果、PチャネルFET105はオン動作状態となり、ソース−ドレイン間は導通し、電源VDDが容量手段107とDC/DCコンバータ106に供給される。
その後時刻t1に、電源電圧VCCが何らかの理由により急激に上昇し、それに伴いLPFからの入力電圧VDDがステップ状に上昇したとする(図4(a))。この上昇した過電圧がPチャネルFETスイッチ105と電源検出回路110に供給される。抵抗111,112で分圧される電圧は上昇し、基準電圧発生器113の出力電圧より高くなる。すると比較器114の非反転入力端子に供給される電圧が反転入力端子に供給される電圧より高くなるので、比較器114の出力はグランドレベル(“L”ローレベル;接地電位)となる(図4(b))。比較器114から出力される“L”レベルの電圧がCMOSスイッチのPチャネルFET115とNチャネルFET116のゲートに供給されるので、PチャネルFET115はオン動作状態になり、NチャネルFET116はオフ動作状態になる。PチャネルFET115がオンするので、ドレインは“H”レベルとなり、PチャネルFETスイッチ105のゲートも“H”レベルとなる(図4(b)参照)。その結果、PチャネルFETスイッチ105は時刻t2でオフ動作状態となり、ソース−ドレイン間は遮断され、過電圧VDDは容量手段107とDC/DCコンバータ106に供給されない。そのために、過電圧が入力されても電源供給ラインが遮断されるので、DC/DCコンバータ106は保護される。
なお、図4(b)に示すように、出力電圧が“L”レベルから“H”レベルにステップ状に変化し、しかも入力電圧が変化した時刻t1から出力電圧が“H”レベルになるまでのタイムラグは時刻t2−t1であり、このようにタイムラグが多少生じるものの、PチャネルFETスイッチ105よりも前段に元々、LCフィルタが介在しているため、この時定数分の遅延があるため長さによっては無視できる。
このように、過電圧がPチャネルFETスイッチ105に入力されても、ゲート制御時間の遅延時間を無視できる程度であるならば、入力電圧VDDの変化に追従してPチャネルFETスイッチ105をオン、オフ動作させて、電源供給ラインを遮断でき、後段のDC−DCコンバータを保護することができる。
図5に図3の変形例の過電圧保護回路の回路構成を示す。この過電圧保護回路52は、図3の回路構成に、過電圧保護回路100が動作開始するまでに、入力電圧VDDがPチャネルFETスイッチ105に供給されるのを防止する回路を追加した。なお、図5で図3と同じ回路素子の番号は同一番号を付与する。また、図3と同じ回路構成についての説明は省略する。
図5に示すように、過電圧保護回路52において、PチャネルFETスイッチ105のソース−ゲート間にPNP1トランジスタ120が設けられ、ソースにエミッタが、ゲートにコレクタが接続される。またPチャネルFETスイッチ105のゲートは抵抗123を介してグランドに接続される。
PNP1トランジスタ120のエミッタとベース間に抵抗121が接続され、このベースは抵抗122の一方の端子に接続される。抵抗122の他方の端子は、PNP2トランジスタ127のエミッタと、NPNトランジスタ128のコレクタに接続される。
電源検出回路110の出力が抵抗129を介してNPNトランジスタ128のベースと抵抗130の一方の端子に接続され、また抵抗130の他方の端子はグランドに接続される。
PNP2トランジスタのコレクタはグランドに接続され、ベースは容量手段126の一方の端子と抵抗124と抵抗125の共通接続点に接続される。容量手段126の他方の端子と抵抗125の他方の端子はグランドに接続され、抵抗124の一端は入力電圧VDDが供給される。
なお、電源検出回路110は図3の回路と同一構成である。
次に、図5の過電圧保護回路52の動作について説明する。
まず、外部電源が投入された時の通常動作について説明する。電源から電源電圧VCCが投入された直後、電源検出回路110の出力レベルにかかわらず、PNP2トランジスタ127が先に動作する。PNP2トランジスタのベースとグランド間に容量手段126が接続されているので、電源投入直後のベース電圧はグランドレベルであり、オン動作状態に設定され、エミッタ−コレクタ間は導通する。
すると、抵抗122の他方の端子がグランドレベルとなり、PNP1トランジスタのベースは抵抗121と抵抗122で分圧された電圧が供給され、エミッタの電圧がベースの電圧よりVf以上になり、オン動作状態となる。PNP1トランジスタのコレクタ−ベースがショート(導通)状態となるので、PチャネルFETスイッチ105のゲートは“H”レベル(=VCC)となり、ソース−ドレイン間はオープン(遮断)となる。
従って、電源投入時に過電圧が入力されても、過電圧保護回路52の入力が遮断されるので、後段のDC/DCコンバータ106は保護される。
その後、電源が安定化し電源電圧VCCが正常範囲であれば、電源検出回路110が正常動作し、電源検出回路110の出力は“L”レベルで、NPNトランジスタ128のベースは“L”レベルとなるので、オフ動作状態となり、コレクタ−エミッタ間はオープンとなる。
このとき、PNP2トランジスタ127の前段に構成されたRC回路(抵抗124,125、容量手段126)が飽和するため、ベースに“H”レベルの電圧が供給され、オフ動作状態となり、エミッタ−コレクタ間もオープンとなる。
すると、PNP1トランジスタ120のベースは抵抗121でプルアップされているので、ベースはエミッタと同電位になり、オフ状態となる。その結果、PNP1トランジスタ120のエミッタ−コレクタ間はオープンとなる。
PNP1トランジスタ120がオフするので、エミッタ−コレクタを介して電流が抵抗123に供給されないので、PチャネルFETスイッチ105のゲートはグランドレベルである。
PチャネルFETスイッチ105のソース−ゲート間の電圧は閾値電圧Vth以上となり、オン動作状態となり、ソース−ドレイン間が接続(ショート)され、入力電圧VDDがDC/DCコンバータ106と容量手段107に供給される。
次に、通常動作時に過電圧が発生したときの過電圧保護回路52の動作について述べる。
過電圧が電源検出回路110に供給されると、抵抗R111とR112で分圧される電圧が、基準電圧発生器113の出力電圧より高くなるので、比較器114の出力は“L”レベルとなる。CMOSスイッチのPチャネルFET115がオンするので、NPNトランジスタ128のベースは“H”レベルが供給される。NPNトランジスタ128のエミッタは直接グランドに接続されているので、即座にコレクタは“L”レベルとなる。
一方、電源投入後、所定時間経過すると、CR時定数により抵抗124,125と容量手段(コンデンサ)126で構成される時定数回路の容量手段126の一方の端子の電圧は上昇する。すなわち、PNP2トランジスタのベース電圧が上昇するので、オフ状態となる。
抵抗122とNPNトランジスタ128のコレクタ接続点はグランドレベルとなり、PNP1トランジスタ120が即座に応答してオン動作状態となり、エミッタとコレクタがショートされるので、PチャネルFETスイッチ105のゲートの電圧は入力電圧VDDとなる。
その結果、PチャネルFET105のゲートが入力電圧VDDの電圧になり、ソース−ドレイン間が遮断され、DC/DCコンバータが保護される。
なお、図5に追加したPNP2トランジスタ127は通常動作時は開放されているので、電流は流れない。またPNP2トランジスタ127の前段のRC時定数は定数の大きい抵抗を選べば、電流はほぼ無視できる。
また、入力電圧VDDが通常動作範囲であれば電源検出回路110の出力は“L”レベルであるため、NPNトランジスタ128のコレクタ−エミッタ間もオープンとなり、無駄な電流は消費しない。同様に、PNP1トランジスタ120のコレクタ−エミッタ間もオープンであり、無駄な電流は消費しない。
次に、図6に示す突入電流削減回路54について述べる。
図6の突入電流削減回路54は、図2に示した様に、電圧変換器53と送受信機55の間に備えられていて、特に電話機などの無線通信機の送信回路では、送信時のみ電源を供給することがある。送信回路のパワーアンプ回路では、電源部に平滑用の容量手段(コンデンサ)が挿加されているため、電源を印加した際にその平滑用コンデンサへ突入電流が発生する。この突入電流が発生すると入力電圧が変動し、無線通信機の特性劣化の要因となる。
また、送信時のみパワーアンプへ電源を供給することでパワーアンプの信頼性を高めることができ、パワーアンプを保護することもできる。
図6に示す突入電流削減回路54は、電源供給ラインに設けられたスイッチとこのスイッチのタイミングを調整する時定数回路と、時定数回路にスイッチを制御する制御信号を供給する制御回路で構成される。スイッチは主にPチャネルFETスイッチ203で構成され、制御回路は主にNチャネルFET206、時定数回路は抵抗と容量手段で構成される。
突入電流削減回路54において、入力端子201はPチャネルFETスイッチ203のソースと抵抗202の一方の端子に接続され、抵抗202の他方の端子はPチャネルFETスイッチ203のゲートとNチャネルFET206のドレインと容量手段204の一方の端子に接続される。PチャネルFETスイッチ203のドレインは容量手段204の他方の端子と、容量手段205の一方の端子に接続される。容量手段205の他方の端子はグランドに接続される。
NチャネルFET206のソースは抵抗207の一方の端子に接続され、抵抗207の他方の端子はグランドに接続される。またNチャネルFET206のゲート208には制御信号が供給される。
以上述べたように、本発明の過電圧保護回路は、無効電流を増大させることなく電源供給ラインに設けられたスイッチ手段のオン、オフ動作の動作速度を制御できる。
また、本発明は、無線通信装置において、電源電圧が急激に変動しても過電圧保護回路のオン、オフ動作速度を制御して、後段に接続された回路を保護することができる。
携帯電話機の全体ブロック構成を示す図である。 無線通信装置のブロック構成を示す図である。 過電圧保護回路の回路構成を示す図である。 過電圧保護回路の電源検出回路の動作を説明するための波形図である。 過電圧保護回路の回路構成を示す図である。 突入電流削減回路の回路構成を示す図である。 従来の過電圧保護回路の回路構成を示す図である。 従来の過電圧保護回路の電源検出回路の動作を説明するための波形図である。
符号の説明
10…携帯電話機、10A…下側筐体、10B…上側筐体、11,15,56…アンテナ、12…TVチューナ(TV TUNER)、13…ビデオデコーダ、14…LCD制御部、16…CDMA RF部、17…メインマイクロコンピュータ(Main CPU)、19…音声処理部、20…マイク(MIC)、21…スイッチ(SW)、23…カメラ、24…サブLCD、25…メインLCD、26…スピーカ、50…無線通信装置、51…電源、52,100…過電圧保護回路、53…電圧変換器、54…突入電流削減回路、55…送受信機、57…制御部、58…インターフェース、102,104,107,126,204,205…容量、103…インダクタ、105,115,203…PチャネルFET(スイッチ)、106…DC/DCコンバータ、110…電源検出回路(電源検出デバイスDET;電圧検出器)、111,112,121,122,123,124,125,129,130,202,207…抵抗、113…基準電圧発生器、114…比較器、116,206…NチャネルFET、120,127…PNP1,2トランジスタ、128…NPNトランジスタ。

Claims (8)

  1. 電源電圧を変換する電圧変換器に接続され、電源電圧の異常から前記電圧変換器を保護する過電圧保護回路であって、
    電源と前記電圧変換器間に介在され、第1の信号レベルの制御信号が入力されるまでは電源を前記電圧変換器から遮断しておく第1のスイッチと、
    前記第1のスイッチの制御端子に接続され、第2の信号レベルの制御信号が入力されるまでは前記第1のスイッチに前記第2の信号レベルの制御信号を供給する第2のスイッチと、
    電源電圧を監視する電圧検出器と、
    前記第2のスイッチの制御端子に接続され、前記電圧検出器が異常電圧を検出するまでは前記第2のスイッチの制御信号を前記第2の信号レベルとしている第3のスイッチと、
    を備え、
    前記電圧検出器が電圧を検出して不安定期間は前記第1のスイッチを遮断状態、正常電圧検出時は前記第1のスイッチを接続状態、異常電圧検出時は前記第1のスイッチを遮断状態とする
    ことを特徴とする過電圧保護回路。
  2. 前記第2のスイッチの制御端子に接続され、所定時間満了するまでは前記第2のスイッチの制御信号を前記第1の信号レベルとする時定数回路をさらに備える
    ことを特徴とする請求項1記載の過電圧保護回路。
  3. 前記電圧検出器は出力に相補的レベルを出力するCMOSスイッチを有し、当該出力により前記第3のスイッチを制御する
    ことを特徴とする請求項1記載の過電圧保護回路。
  4. 前記第1のスイッチはMOSFETで構成され、前記第2と第3のスイッチの少なくとも一方はバイポーラトランジスタで構成された
    ことを特徴とする請求項1記載の過電圧保護回路。
  5. 電源電圧を変換する電圧変換器と、該電圧変換器により変圧された電圧が供給される無線部と、電源電圧の異常から前記電圧変換器を保護する過電圧保護回路とを備える無線通信装置であって、
    前記過電圧保護回路は、
    電源電圧を変換する電圧変換器に接続され、電源電圧の異常から前記電圧変換器を保護する過電圧保護回路であって、
    電源と前記電圧変換器間に介在され、第1の信号レベルの制御信号が入力されるまでは電源を前記電圧変換器から遮断しておく第1のスイッチと、
    前記第1のスイッチの制御端子に接続され、第2の信号レベルの制御信号が入力されるまでは前記第1のスイッチに前記第2の信号レベルの制御信号を供給する第2のスイッチと、
    電源電圧を監視する電圧検出器と、
    前記第2のスイッチの制御端子に接続され、前記電圧検出器が異常電圧を検出するまでは前記第2のスイッチの制御信号を前記第2の信号レベルとしている第3のスイッチと、
    を備え、
    前記電圧検出器が電圧を検出して不安定期間は前記第1のスイッチを遮断状態、正常電圧検出時は前記第1のスイッチを接続状態、異常電圧検出時は前記第1のスイッチを遮断状態とする
    ことを特徴とする無線通信装置。
  6. 前記第2のスイッチの制御端子に接続され、所定時間満了するまでは前記第2のスイッチの制御信号を前記第1の信号レベルとする時定数回路をさらに備える
    ことを特徴とする請求項5記載の無線通信装置。
  7. 前記電圧検出器は出力に相補的レベルを出力するCMOSスイッチを有し、当該出力により前記第3のスイッチを制御する
    請求項5記載の無線通信装置。
  8. 前記第1のスイッチはMOSFETで構成され、前記第2と第3のスイッチの少なくとも一方はバイポーラトランジスタで構成された
    ことを特徴とする請求項5記載の無線通信装置。
JP2007048154A 2007-02-27 2007-02-27 過電圧保護回路および無線通信装置 Expired - Fee Related JP4990649B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007048154A JP4990649B2 (ja) 2007-02-27 2007-02-27 過電圧保護回路および無線通信装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007048154A JP4990649B2 (ja) 2007-02-27 2007-02-27 過電圧保護回路および無線通信装置

Publications (2)

Publication Number Publication Date
JP2008211940A true JP2008211940A (ja) 2008-09-11
JP4990649B2 JP4990649B2 (ja) 2012-08-01

Family

ID=39787769

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007048154A Expired - Fee Related JP4990649B2 (ja) 2007-02-27 2007-02-27 過電圧保護回路および無線通信装置

Country Status (1)

Country Link
JP (1) JP4990649B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014072892A (ja) * 2012-09-27 2014-04-21 Ricoh Co Ltd 電源回路
JP2018521613A (ja) * 2015-05-14 2018-08-02 ゼネラル エレクトリック テクノロジー ゲゼルシャフト ミット ベシュレンクテル ハフツングGeneral Electric Technology GmbH 直流電流距離保護機構におけるまたはそれに関連する改善

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105226604B (zh) * 2015-09-30 2018-03-16 深圳创维数字技术有限公司 一种欠过压保护电路以及机顶盒

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09307361A (ja) * 1996-05-15 1997-11-28 Nec Corp 過電圧保護回路
JP2000332207A (ja) * 1999-05-25 2000-11-30 Hitachi Ltd 過電圧保護回路
JP2002218645A (ja) * 2001-01-22 2002-08-02 Konica Corp 電源保護回路及びリムーバブルディスク装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09307361A (ja) * 1996-05-15 1997-11-28 Nec Corp 過電圧保護回路
JP2000332207A (ja) * 1999-05-25 2000-11-30 Hitachi Ltd 過電圧保護回路
JP2002218645A (ja) * 2001-01-22 2002-08-02 Konica Corp 電源保護回路及びリムーバブルディスク装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014072892A (ja) * 2012-09-27 2014-04-21 Ricoh Co Ltd 電源回路
JP2018521613A (ja) * 2015-05-14 2018-08-02 ゼネラル エレクトリック テクノロジー ゲゼルシャフト ミット ベシュレンクテル ハフツングGeneral Electric Technology GmbH 直流電流距離保護機構におけるまたはそれに関連する改善

Also Published As

Publication number Publication date
JP4990649B2 (ja) 2012-08-01

Similar Documents

Publication Publication Date Title
JP3904817B2 (ja) 電力増幅器モジュール
US8994454B2 (en) Amplifier circuit
JP2005175561A (ja) 高周波電力増幅回路用電源回路および電源用半導体集積回路並びに電源用電子部品
US7652457B2 (en) Switching regulator circuit including an inductor shunt switch
US8781539B1 (en) Method and apparatus for reducing wake up time of a powered down device
US6525594B2 (en) Eliminating power-down popping in audio power amplifiers
JP2006025062A (ja) 高周波スイッチ回路
US9356637B2 (en) Power-supply device, method for controlling the same, and communication device including the same
WO2019051994A1 (zh) 开关电路和终端设备
CN107466439B (zh) 快速启动高电压升压
JP4990649B2 (ja) 過電圧保護回路および無線通信装置
JP2008211683A (ja) 電流制御回路および無線通信装置
US20050259375A1 (en) Overcurrent protection circuit
US7835126B2 (en) Resettable short-circuit protection circuit
JP2004252891A (ja) レギュレータ回路
US6954537B2 (en) Power-off noise suppression circuit and associated methods for an audio amplifier device
US7822404B2 (en) Driving voltage control module
US20050100177A1 (en) Mute circuit of an audio device for suppressing audio signals during transients of power switching
CN105048978A (zh) 放大器输入保护的装置和方法
US7667532B1 (en) Bias control system for a power amplifier
US9331655B2 (en) Pop-click noise grounding switch design with deep sub-micron CMOS technology
US8901999B2 (en) Audio-output amplifier circuit for audio device, audio device, electronic device including audio device, and output control method for audio device
JP6446570B2 (ja) 電源装置、電源装置の制御方法、及び電源装置を含む通信装置
JP2010104182A (ja) レギュレータ装置
EP3493531B1 (en) Control device for use in an electronic apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091117

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110602

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110614

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110729

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120410

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120502

R150 Certificate of patent or registration of utility model

Ref document number: 4990649

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150511

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees