JPH09307361A - 過電圧保護回路 - Google Patents
過電圧保護回路Info
- Publication number
- JPH09307361A JPH09307361A JP8120086A JP12008696A JPH09307361A JP H09307361 A JPH09307361 A JP H09307361A JP 8120086 A JP8120086 A JP 8120086A JP 12008696 A JP12008696 A JP 12008696A JP H09307361 A JPH09307361 A JP H09307361A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- transistor
- voltage
- overvoltage
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 負荷素子を過電圧から保護するための過電圧
保護回路をフィードバック構成とすると、応答速度が遅
く、かつ保護回路の素子（ツェナーダイオード）が破壊
され易い。 【解決手段】 電源２と、この電源により駆動される負
荷６との間に、電源側から順序的に、負荷に印加される
電圧を検出する過電圧検出回路１１と、この検出した電
圧が設定電圧よりも大きい場合に電源２と負荷６とを接
続する電源線ＶＤを開放するスイッチ回路１２とを接続
する。フィードフォワード方式であるために応答速度が
向上され、負荷へのストレスが緩和され、かつツェナー
ダイオードに過電圧が加わる時間が短縮されてその破壊
が防止される。
保護回路をフィードバック構成とすると、応答速度が遅
く、かつ保護回路の素子（ツェナーダイオード）が破壊
され易い。 【解決手段】 電源２と、この電源により駆動される負
荷６との間に、電源側から順序的に、負荷に印加される
電圧を検出する過電圧検出回路１１と、この検出した電
圧が設定電圧よりも大きい場合に電源２と負荷６とを接
続する電源線ＶＤを開放するスイッチ回路１２とを接続
する。フィードフォワード方式であるために応答速度が
向上され、負荷へのストレスが緩和され、かつツェナー
ダイオードに過電圧が加わる時間が短縮されてその破壊
が防止される。
Description
【０００１】
【発明の属する技術分野】本発明は過電圧保護回路に関
し、特にマイクロ波ＦＥＴ等耐電圧の低い素子を使用し
ている機器へ流入する過電圧から素子を保護するための
保護回路に関する。
し、特にマイクロ波ＦＥＴ等耐電圧の低い素子を使用し
ている機器へ流入する過電圧から素子を保護するための
保護回路に関する。
【０００２】
【従来の技術】従来のこの種の過電圧保護回路の一例を
図３に示す。ここで、トランジスタ２１が電源２２によ
り駆動され、このトランジスタ２１を過電圧から保護す
るものとする。前記トランジスタ２１のバイアス線ＶＤ
と接地線ＶＥとの間にツェナダイオードＺＤ１１とダイ
オードＤ１１が直列に接続され、かつその中間点Ｍと負
電圧−Ｖの間に抵抗Ｒ１１が接続されて電圧検出回路２
３が構成されている。ここで、ツェナダイオードＺＤ１
１のツェナ電圧は中間点Ｍの電圧が０〜−１Ｖの値とな
るように選定される。また、ダイオードＤ１１の順方向
電圧降下は０．６Ｖであるとする。また、前記電源２２
とトランジスタ２１との間のバイアス線ＶＤにはリレー
等のスイッチ回路で構成されるバイアス制御回路２４が
接続されており、このバイアス制御回路２４はオペアン
プ等で構成される直流増幅器を含む制御信号変換回路２
５により前記中間点Ｍの電圧に基づいて制御される。
図３に示す。ここで、トランジスタ２１が電源２２によ
り駆動され、このトランジスタ２１を過電圧から保護す
るものとする。前記トランジスタ２１のバイアス線ＶＤ
と接地線ＶＥとの間にツェナダイオードＺＤ１１とダイ
オードＤ１１が直列に接続され、かつその中間点Ｍと負
電圧−Ｖの間に抵抗Ｒ１１が接続されて電圧検出回路２
３が構成されている。ここで、ツェナダイオードＺＤ１
１のツェナ電圧は中間点Ｍの電圧が０〜−１Ｖの値とな
るように選定される。また、ダイオードＤ１１の順方向
電圧降下は０．６Ｖであるとする。また、前記電源２２
とトランジスタ２１との間のバイアス線ＶＤにはリレー
等のスイッチ回路で構成されるバイアス制御回路２４が
接続されており、このバイアス制御回路２４はオペアン
プ等で構成される直流増幅器を含む制御信号変換回路２
５により前記中間点Ｍの電圧に基づいて制御される。
【０００３】この構成においては、トランジスタ２１の
バイアスに過電圧が印加され、中間点Ｍの電圧が０．６
Ｖ以上になると、ダイオードＤ１１に電流が流れて中間
点Ｍの電圧は０．６Ｖに保たれる。その結果、トランジ
スタ２１のバイアス電圧は、（ツェナ電圧＋０．６）Ｖ
に保たれ、トランジスタ２１は過電圧から保護される。
一方、前記過電圧の印加により、前記中間点Ｍの電圧が
瞬時的に０．６Ｖを越えると、この電圧は制御信号変換
回路２５で電圧信号に変換され、この制御信号変換回路
２５から出力された信号はバイアス制御回路２４へ伝達
され、バイアス制御回路２４を制御してバイアス線ＶＤ
をオフ状態とし、トランジスタ２１を電源２２から切り
離すように動作する。
バイアスに過電圧が印加され、中間点Ｍの電圧が０．６
Ｖ以上になると、ダイオードＤ１１に電流が流れて中間
点Ｍの電圧は０．６Ｖに保たれる。その結果、トランジ
スタ２１のバイアス電圧は、（ツェナ電圧＋０．６）Ｖ
に保たれ、トランジスタ２１は過電圧から保護される。
一方、前記過電圧の印加により、前記中間点Ｍの電圧が
瞬時的に０．６Ｖを越えると、この電圧は制御信号変換
回路２５で電圧信号に変換され、この制御信号変換回路
２５から出力された信号はバイアス制御回路２４へ伝達
され、バイアス制御回路２４を制御してバイアス線ＶＤ
をオフ状態とし、トランジスタ２１を電源２２から切り
離すように動作する。
【０００４】
【発明が解決しようとする課題】このような従来の過電
圧保護回路においては、次のような問題が生じている。
第１の問題点は、応答速度が遅く、過電圧入力に対して
応答するまでの間に過電圧がトランジスタ２１に印加さ
れてしまう。その理由は、オペアンプ等で構成される制
御信号変換回路２５の直流増幅器の応答が遅いためであ
る。この場合、応答を速くすると制御信号変換回路２
５、バイアス制御回路２４、電圧検出回路２３で構成さ
れるフィードバックループが発振してしまい、安定な動
作が得られるなくなる。第２の問題点は、大きな過電圧
が入力された時にツェナダイオードＺＤ１１が破壊さ
れ、保護機能が働かないことがある。その理由は、バイ
アス制御回路２４が応答するまでの間、ツェナダイオー
ドＺＤ１１には過電圧が印加され、そのエネルギでツェ
ナダイオードが破損してしまうためである。
圧保護回路においては、次のような問題が生じている。
第１の問題点は、応答速度が遅く、過電圧入力に対して
応答するまでの間に過電圧がトランジスタ２１に印加さ
れてしまう。その理由は、オペアンプ等で構成される制
御信号変換回路２５の直流増幅器の応答が遅いためであ
る。この場合、応答を速くすると制御信号変換回路２
５、バイアス制御回路２４、電圧検出回路２３で構成さ
れるフィードバックループが発振してしまい、安定な動
作が得られるなくなる。第２の問題点は、大きな過電圧
が入力された時にツェナダイオードＺＤ１１が破壊さ
れ、保護機能が働かないことがある。その理由は、バイ
アス制御回路２４が応答するまでの間、ツェナダイオー
ドＺＤ１１には過電圧が印加され、そのエネルギでツェ
ナダイオードが破損してしまうためである。
【０００５】本発明の目的は、過電圧に対する応答速度
を向上させ、かつ回路構成部品の破損を防止した過電圧
保護回路を提供することにある。
を向上させ、かつ回路構成部品の破損を防止した過電圧
保護回路を提供することにある。
【０００６】
【課題を解決するための手段】本発明の過電圧保護回路
は、電源と、この電源により駆動される負荷との間に、
電源側から順序的に、負荷に印加される電圧を検出する
過電圧検出回路と、この検出した電圧が設定電圧よりも
大きい場合に前記電源と負荷とを接続する電源線を開放
するスイッチ回路とを介挿接続したことを特徴とする。
ここで、過電圧検出回路は、ツェナーダイオードと抵抗
とを電源線と接地線との間に直列接続し、これらで分圧
された電圧を検出する構成とされる。また、スイッチ回
路は、過電圧検出回路で検出された電圧が設定電圧より
も大きいときに状態が変化される制御トランジスタと、
この制御トランジスタの状態変化に応じてオン，オフ動
作されるスイッチトランジスタとで構成される。
は、電源と、この電源により駆動される負荷との間に、
電源側から順序的に、負荷に印加される電圧を検出する
過電圧検出回路と、この検出した電圧が設定電圧よりも
大きい場合に前記電源と負荷とを接続する電源線を開放
するスイッチ回路とを介挿接続したことを特徴とする。
ここで、過電圧検出回路は、ツェナーダイオードと抵抗
とを電源線と接地線との間に直列接続し、これらで分圧
された電圧を検出する構成とされる。また、スイッチ回
路は、過電圧検出回路で検出された電圧が設定電圧より
も大きいときに状態が変化される制御トランジスタと、
この制御トランジスタの状態変化に応じてオン，オフ動
作されるスイッチトランジスタとで構成される。
【０００７】また、スイッチトランジスタは、コレクタ
・エミッタを電源線に直列接続し、ベースは抵抗を介し
て接地線に接続されたバイポーラトランジスタで構成さ
れ、制御トランジスタはコレクタ・エミッタを電源線と
スイッチトランジスタのベースとの間に接続し、ベース
に過電圧検出回路の出力電圧が入力されるバイポーラト
ランジスタで構成されることが好ましい。あるいは、ス
イッチトランジスタは、ソース・ドレインを電源線に直
列接続し、ゲートは抵抗を介して接地線に接続された電
界効果トランジスタで構成され、制御トランジスタはコ
レクタ・エミッタを電源線とスイッチトランジスタのベ
ースとの間に接続し、ベースに過電圧検出回路の出力電
圧が入力されるバイポーラトランジスタで構成されるこ
とが好ましい。さらに、スイッチ回路の出力側の電源線
と接地線との間にツェナーダイオードが接続されること
が好ましい。
・エミッタを電源線に直列接続し、ベースは抵抗を介し
て接地線に接続されたバイポーラトランジスタで構成さ
れ、制御トランジスタはコレクタ・エミッタを電源線と
スイッチトランジスタのベースとの間に接続し、ベース
に過電圧検出回路の出力電圧が入力されるバイポーラト
ランジスタで構成されることが好ましい。あるいは、ス
イッチトランジスタは、ソース・ドレインを電源線に直
列接続し、ゲートは抵抗を介して接地線に接続された電
界効果トランジスタで構成され、制御トランジスタはコ
レクタ・エミッタを電源線とスイッチトランジスタのベ
ースとの間に接続し、ベースに過電圧検出回路の出力電
圧が入力されるバイポーラトランジスタで構成されるこ
とが好ましい。さらに、スイッチ回路の出力側の電源線
と接地線との間にツェナーダイオードが接続されること
が好ましい。
【０００８】
【発明の実施の形態】次に、本発明の実施形態について
図面を参照して説明する。図１は本発明の一実施形態の
回路図である。ここでは屋内電源２から電源ラインとし
てのケーブル３を通して屋外装置１に電源が供給され、
この屋外装置１に過電圧保護回路が設けられている。す
なわち、屋内電源２のアース４と屋外装置１のアース５
の間には、アース電位の差からサージ電圧が生じるた
め、屋外装置１の通常供給電圧＋１０数Ｖに対して、＋
５０Ｖ程度の電圧が観測されることがある。この時屋外
装置１に設けられているマイクロ波用ＦＥＴ６は通常定
電圧回路７によって出力電圧一定に保たれているが、こ
の定電圧回路７は一般に＋３５Ｖ程度の耐圧であるた
め、＋５０Ｖ程度の電圧が印加されると破損する。その
ために過電圧保護回路が設けられる。
図面を参照して説明する。図１は本発明の一実施形態の
回路図である。ここでは屋内電源２から電源ラインとし
てのケーブル３を通して屋外装置１に電源が供給され、
この屋外装置１に過電圧保護回路が設けられている。す
なわち、屋内電源２のアース４と屋外装置１のアース５
の間には、アース電位の差からサージ電圧が生じるた
め、屋外装置１の通常供給電圧＋１０数Ｖに対して、＋
５０Ｖ程度の電圧が観測されることがある。この時屋外
装置１に設けられているマイクロ波用ＦＥＴ６は通常定
電圧回路７によって出力電圧一定に保たれているが、こ
の定電圧回路７は一般に＋３５Ｖ程度の耐圧であるた
め、＋５０Ｖ程度の電圧が印加されると破損する。その
ために過電圧保護回路が設けられる。
【０００９】前記過電圧保護回路１０は、過電圧検出回
路１１とスイッチ回路１２とで構成される。過電圧検出
回路１１は、電源ラインＶＤとアースラインＶＥとの間
に接続される逆流防止ダイオードＤ１と、同様に両ライ
ン間に接続された抵抗Ｒ１，Ｒ２とツェナーダイオード
ＺＤ１とで構成される。この抵抗Ｒ１，Ｒ２とツェナー
ダイオードＺＤ１は、電源ラインＶＤに予め設定した過
電圧が印加されたときに、抵抗Ｒ１．Ｒ２の接続点Ｘの
電位がスイッチ回路１２の後述する制御トランジスタＴ
Ｒ１をオン動作させる電圧となるようにそれぞれの値が
設定されている。
路１１とスイッチ回路１２とで構成される。過電圧検出
回路１１は、電源ラインＶＤとアースラインＶＥとの間
に接続される逆流防止ダイオードＤ１と、同様に両ライ
ン間に接続された抵抗Ｒ１，Ｒ２とツェナーダイオード
ＺＤ１とで構成される。この抵抗Ｒ１，Ｒ２とツェナー
ダイオードＺＤ１は、電源ラインＶＤに予め設定した過
電圧が印加されたときに、抵抗Ｒ１．Ｒ２の接続点Ｘの
電位がスイッチ回路１２の後述する制御トランジスタＴ
Ｒ１をオン動作させる電圧となるようにそれぞれの値が
設定されている。
【００１０】スイッチ回路１２は、制御トランジスタＴ
Ｒ１とスイッチトランジスタＴＲ２とで構成されてお
り、スイッチトランジスタＴＲ２はコレクタ，エミッタ
が電源ラインＶＤに直列接続され、ベースが抵抗Ｒ３を
介してアースラインＶＥに接続され、スイッチトランジ
スタのオン，オフにより電源ラインを開閉し得るように
構成される。また、制御トランジスタＴＲ１はベースが
前記抵抗Ｒ１，Ｒ２の接続点に接続され、エミッタが電
源ラインＶＤに、コレクタが前記スイッチトランジスタ
ＴＲ２のベースに接続される。さらに、スイッチ回路１
２の出力側には電源ラインＶＤとアースラインＶＥとの
間に定常電圧を保持するツェナーダイオードＺＤ２が接
続され、さらに出力端には負荷として前記定電圧回路７
およびマイクロ波用ＦＥＴ６が接続されている。
Ｒ１とスイッチトランジスタＴＲ２とで構成されてお
り、スイッチトランジスタＴＲ２はコレクタ，エミッタ
が電源ラインＶＤに直列接続され、ベースが抵抗Ｒ３を
介してアースラインＶＥに接続され、スイッチトランジ
スタのオン，オフにより電源ラインを開閉し得るように
構成される。また、制御トランジスタＴＲ１はベースが
前記抵抗Ｒ１，Ｒ２の接続点に接続され、エミッタが電
源ラインＶＤに、コレクタが前記スイッチトランジスタ
ＴＲ２のベースに接続される。さらに、スイッチ回路１
２の出力側には電源ラインＶＤとアースラインＶＥとの
間に定常電圧を保持するツェナーダイオードＺＤ２が接
続され、さらに出力端には負荷として前記定電圧回路７
およびマイクロ波用ＦＥＴ６が接続されている。
【００１１】この過電圧保護回路によれば、屋外装置１
にツェナダイオードＺＤ１のツェナ電圧を越える過電圧
が加わると、過電圧検出回路１１のツェナダイオードＺ
Ｄ１に電流が流れ抵抗Ｒ１，Ｒ２の接続点の電圧が低下
する。これにより制御トランジスタＴＲ１がオンとな
り、コレクタ電位が上がり、スイッチトランジスタＴＲ
２がオフとなり、出力端からの出力が停止される。以上
の動作は数μｓｅｃ以内に終了する。この間の過電圧は
ツェナダイオードＺＤ２によって吸収される。一般にツ
ェナダイオード等は一定以上のエネルギを吸収すると破
壊するが、前記動作が非常に短時間で終了するために、
ツェナダイオードＺＤ２は破壊されることはない。また
屋外装置１に負の過電圧が加わった場合はダイオード１
１で吸収する。なお、トランジスタＴＲ１，ＴＲ２、ダ
イオードＤ１の耐電圧を１００Ｖ以上の高耐圧のデバイ
スを用いることにより、耐電圧性を向上できる。また本
回路は、トランジスタＴＲ２による通常運用時の電圧降
下は１Ｖ以下であり、電源効率の意味からも優れてい
る。
にツェナダイオードＺＤ１のツェナ電圧を越える過電圧
が加わると、過電圧検出回路１１のツェナダイオードＺ
Ｄ１に電流が流れ抵抗Ｒ１，Ｒ２の接続点の電圧が低下
する。これにより制御トランジスタＴＲ１がオンとな
り、コレクタ電位が上がり、スイッチトランジスタＴＲ
２がオフとなり、出力端からの出力が停止される。以上
の動作は数μｓｅｃ以内に終了する。この間の過電圧は
ツェナダイオードＺＤ２によって吸収される。一般にツ
ェナダイオード等は一定以上のエネルギを吸収すると破
壊するが、前記動作が非常に短時間で終了するために、
ツェナダイオードＺＤ２は破壊されることはない。また
屋外装置１に負の過電圧が加わった場合はダイオード１
１で吸収する。なお、トランジスタＴＲ１，ＴＲ２、ダ
イオードＤ１の耐電圧を１００Ｖ以上の高耐圧のデバイ
スを用いることにより、耐電圧性を向上できる。また本
回路は、トランジスタＴＲ２による通常運用時の電圧降
下は１Ｖ以下であり、電源効率の意味からも優れてい
る。
【００１２】図２は本発明による第２の実施形態例の回
路図である。この実施形態ではスイッチトランジスタと
して電界効果トランジスタＦＥＴ１を使用したものであ
る。なお、同図の回路において、図１と等価な部分には
同一符号を付してある。このように、スイッチトランジ
スタに電界効果トランジスタＦＥＴ１を利用しても、第
１の実施形態と同様に過電圧の印加時に電源ラインＶＤ
を開放し、負荷トランジスタ６を過電圧から保護するこ
とが可能となる。
路図である。この実施形態ではスイッチトランジスタと
して電界効果トランジスタＦＥＴ１を使用したものであ
る。なお、同図の回路において、図１と等価な部分には
同一符号を付してある。このように、スイッチトランジ
スタに電界効果トランジスタＦＥＴ１を利用しても、第
１の実施形態と同様に過電圧の印加時に電源ラインＶＤ
を開放し、負荷トランジスタ６を過電圧から保護するこ
とが可能となる。
【００１３】なお、前記各実施形態では制御トランジス
タをバイポーラトランジスタで形成しているが、この制
御トランジスタを電界効果トランジスタで構成すること
も可能である。
タをバイポーラトランジスタで形成しているが、この制
御トランジスタを電界効果トランジスタで構成すること
も可能である。
【００１４】
【発明の効果】以上説明したように本発明は、電源側か
ら負荷側に向けて、過電圧検出回路と、この過電圧検出
回路で検出された過電圧に基づいて電源線を開放するス
イッチ回路を設けたことにより、次のような効果を得る
ことができる。第１の効果は、過電圧に対する遮断まで
の応答速度ガ速く、負荷へのストレスが少なくなる。そ
の理由は、本発明ではフィードバック方式でないため、
過電圧が印加された場合、瞬時に電源と負荷を遮断でき
るからである。第２の効果は、大電流の場合にも効率が
良くなる。その理由は、スイッチ回路のスイッチング用
トランジスタの電圧降下が小さく、コレクタやドレイン
における損失が小さいからである。さらに、第３の効果
は回路が簡単で信頼性が高いことである。
ら負荷側に向けて、過電圧検出回路と、この過電圧検出
回路で検出された過電圧に基づいて電源線を開放するス
イッチ回路を設けたことにより、次のような効果を得る
ことができる。第１の効果は、過電圧に対する遮断まで
の応答速度ガ速く、負荷へのストレスが少なくなる。そ
の理由は、本発明ではフィードバック方式でないため、
過電圧が印加された場合、瞬時に電源と負荷を遮断でき
るからである。第２の効果は、大電流の場合にも効率が
良くなる。その理由は、スイッチ回路のスイッチング用
トランジスタの電圧降下が小さく、コレクタやドレイン
における損失が小さいからである。さらに、第３の効果
は回路が簡単で信頼性が高いことである。
【図１】本発明の第１の実施形態の回路図である。
【図２】本発明の第２の実施形態の回路図である。
【図３】従来の過電圧保護回路の回路図である。
１ 屋外装置 ２ 屋内電源 ３ 電源ケーブル ４，５ アース ６ マイクロ波用ＦＥＴ ７ 定電圧回路 １０ 過電圧保護回路 １１ 過電圧検出回路 １２ スイッチ回路 ＴＲ１ 制御トランジスタ ＴＲ２ スイッチトランジスタ ＺＤ１，ＺＤ２ ツェナーダイオード Ｄ１ ダイオード Ｒ１，Ｒ２，Ｒ３ 抵抗 ＶＤ 電源ライン ＶＥ アースライン
Claims (6)
- 【請求項１】 電源と、この電源により駆動される負荷
との間に、電源側から順序的に、負荷に印加される電圧
を検出する過電圧検出回路と、この検出した電圧が設定
電圧よりも大きい場合に前記電源と負荷とを接続する電
源線を開放するスイッチ回路とを介挿接続したことを特
徴とする過電圧保護回路。 - 【請求項２】 過電圧検出回路は、ツェナーダイオード
と抵抗とを電源線と接地線との間に直列接続し、これら
で分圧された電圧を検出する請求項１の過電圧保護回
路。 - 【請求項３】 スイッチ回路は、過電圧検出回路で検出
された電圧が設定電圧よりも大きいときに状態が変化さ
れる制御トランジスタと、この制御トランジスタの状態
変化に応じてオン，オフ動作されるスイッチトランジス
タとで構成される請求項１または２の過電圧保護回路。 - 【請求項４】 スイッチトランジスタは、コレクタ・エ
ミッタを電源線に直列接続し、ベースは抵抗を介して接
地線に接続されたバイポーラトランジスタで構成され、
制御トランジスタはコレクタ・エミッタを電源線とスイ
ッチトランジスタのベースとの間に接続し、ベースに過
電圧検出回路の出力電圧が入力されるバイポーラトラン
ジスタで構成される請求項３の過電圧保護回路。 - 【請求項５】 スイッチトランジスタは、ソース・ドレ
インを電源線に直列接続し、ゲートは抵抗を介して接地
線に接続された電界効果トランジスタで構成され、制御
トランジスタはコレクタ・エミッタを電源線とスイッチ
トランジスタのベースとの間に接続し、ベースに過電圧
検出回路の出力電圧が入力されるバイポーラトランジス
タで構成される請求項３の過電圧保護回路。 - 【請求項６】 スイッチ回路の出力側の電源線と接地線
との間にツェナーダイオードが接続される請求項１ない
し５のいずれかの過電圧保護回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8120086A JPH09307361A (ja) | 1996-05-15 | 1996-05-15 | 過電圧保護回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8120086A JPH09307361A (ja) | 1996-05-15 | 1996-05-15 | 過電圧保護回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09307361A true JPH09307361A (ja) | 1997-11-28 |
Family
ID=14777569
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8120086A Pending JPH09307361A (ja) | 1996-05-15 | 1996-05-15 | 過電圧保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09307361A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6538866B1 (en) | 1999-05-25 | 2003-03-25 | Hitachi, Ltd. | Circuit for protecting a load from an overvoltage |
| US6810345B2 (en) | 2001-04-11 | 2004-10-26 | Hitachi, Ltd. | Gas flow meter |
| JP2006340253A (ja) * | 2005-06-06 | 2006-12-14 | Fuji Electric Fa Components & Systems Co Ltd | アナログ入力の過電圧保護回路 |
| US7274543B2 (en) | 2002-04-09 | 2007-09-25 | Fuji Electric Co., Ltd. | Over-voltage protection circuit |
| JP2008211940A (ja) * | 2007-02-27 | 2008-09-11 | Kyocera Corp | 過電圧保護回路および無線通信装置 |
| JP2014519798A (ja) * | 2011-05-13 | 2014-08-14 | サムスン エレクトロニクス カンパニー リミテッド | 無線電力送信システムにおける送信機及び受信機、前記装置らの無線電力送受信方法 |
| JP2016039657A (ja) * | 2014-08-05 | 2016-03-22 | 株式会社タムラ製作所 | スイッチング電源装置 |
-
1996
- 1996-05-15 JP JP8120086A patent/JPH09307361A/ja active Pending
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6538866B1 (en) | 1999-05-25 | 2003-03-25 | Hitachi, Ltd. | Circuit for protecting a load from an overvoltage |
| EP1972904A2 (en) | 2001-04-11 | 2008-09-24 | Hitachi Ltd. | Gas flow meter |
| US6810345B2 (en) | 2001-04-11 | 2004-10-26 | Hitachi, Ltd. | Gas flow meter |
| US6968283B2 (en) | 2001-04-11 | 2005-11-22 | Hitachi, Ltd. | Gas flow meter |
| US7274543B2 (en) | 2002-04-09 | 2007-09-25 | Fuji Electric Co., Ltd. | Over-voltage protection circuit |
| DE10315176B4 (de) * | 2002-04-09 | 2014-04-24 | Fuji Electric Co., Ltd. | Überspannungsschutzschaltung |
| JP2006340253A (ja) * | 2005-06-06 | 2006-12-14 | Fuji Electric Fa Components & Systems Co Ltd | アナログ入力の過電圧保護回路 |
| JP4692084B2 (ja) * | 2005-06-06 | 2011-06-01 | 富士電機システムズ株式会社 | アナログ入力の過電圧保護回路 |
| JP2008211940A (ja) * | 2007-02-27 | 2008-09-11 | Kyocera Corp | 過電圧保護回路および無線通信装置 |
| JP2014519798A (ja) * | 2011-05-13 | 2014-08-14 | サムスン エレクトロニクス カンパニー リミテッド | 無線電力送信システムにおける送信機及び受信機、前記装置らの無線電力送受信方法 |
| US10326309B2 (en) | 2011-05-13 | 2019-06-18 | Samsung Electronics Co., Ltd | Wireless power system comprising power transmitter and power receiver and method for receiving and transmitting power of the apparatuses |
| US11394240B2 (en) | 2011-05-13 | 2022-07-19 | Samsung Electronics Co., Ltd | Wireless power system comprising power transmitter and power receiver and method for receiving and transmitting power of the apparatuses |
| JP2016039657A (ja) * | 2014-08-05 | 2016-03-22 | 株式会社タムラ製作所 | スイッチング電源装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6185082B1 (en) | Protection circuit for a boost power converter | |
| US6459321B1 (en) | Gate protection clamping circuits and techniques with controlled output discharge current | |
| JP2821714B2 (ja) | 交差導通電流を減少させる電力用ｍｏｓｆｅｔ駆動回路 | |
| CN111162510A (zh) | 具有快速保护功能的负载驱动电路及其保护方法 | |
| US5303114A (en) | Overload protection circuit capable of sustaining high inrush current in the load circuit | |
| JPH09307361A (ja) | 過電圧保護回路 | |
| US5796280A (en) | Thermal limit circuit with built-in hysteresis | |
| CA2138504C (en) | Method and circuit for maintaining charge in a backup battery | |
| US5029299A (en) | Power amplifier with current limiting means | |
| JPH0473327B2 (ja) | ||
| JP2611859B2 (ja) | 電源出力遮断装置 | |
| JPS6258709A (ja) | トランジスタ保護回路 | |
| JP2000175345A (ja) | 過電流保護回路装置 | |
| CN217904392U (zh) | 一种场效应管过流保护电路 | |
| JPH01220915A (ja) | トランジスタの出力短絡保護回路 | |
| CN211556859U (zh) | 具有快速保护功能的负载驱动电路 | |
| KR100325327B1 (ko) | 과전류제한회로 | |
| JPH11225055A (ja) | 光結合装置 | |
| JPH08289458A (ja) | 過電流保護回路装置 | |
| JPH07297958A (ja) | 供給回路を具えているスイッチ開閉装置 | |
| JP2886398B2 (ja) | ステッピングモ−タの駆動装置 | |
| JPH0526903Y2 (ja) | ||
| JPH0724816Y2 (ja) | Ｃｍｏｓ回路の保護装置 | |
| CN113765192A (zh) | 一种蓄电池充电防反接电路 | |
| CN100562831C (zh) | 集成电路、限电流系统和其方法 |