JPWO2016002329A1

JPWO2016002329A1 - パワー半導体素子の電流検出装置

Info

Publication number: JPWO2016002329A1
Application number: JP2016531168A
Authority: JP
Inventors: 昭中森
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2014-06-30
Filing date: 2015-04-30
Publication date: 2017-04-27
Anticipated expiration: 2035-04-30
Also published as: US10680509B2; JP6202208B2; CN105874690B; WO2016002329A1; CN105874690A; US20160315531A1

Abstract

高い電流検出精度を維持し、外乱ノイズによる影響を受けないようにしながら、負電圧から動作させる必要のないパワー半導体素子の電流検出装置を提供する。パワー半導体素子（１０）の電流検出装置は、センスＩＧＢＴ（１２）のエミッタ端子（１６）を基準電源（５０）の１ボルト以下の電圧に固定する演算増幅器（２０）と、この演算増幅器（２０）にセンスＩＧＢＴ（１２）の電流が流れ込む電流の比例倍の電流を抵抗（４２）に流すように構成した電流電圧変換器（４０）とを具備する。電流電圧変換器（４０）は、グランド（１７）の電位を基準に動作するＮＭＯＳトランジスタ（４１）とこのＮＭＯＳトランジスタ（４１）のハイサイド側に設けた抵抗（４２）とを有してグランド（１７）の電位から動作させるようにした。

Description

本発明はパワー半導体素子の電流検出装置に関し、特に主電流が流れるメイン素子とこのメイン素子の電流を検出する電流センス素子とを具備したパワー半導体素子の電流検出装置に関する。

電動機駆動用のインバータ装置やコンピュータの無停電電源装置などの電力変換装置では、パワー半導体素子をスイッチング動作させることにより電力変換を行っている。電力変換装置は、装置外部での突発的な短絡事故に対して装置を保護し、装置の破壊を回避することが必要である。電力変換装置にこの機能を具備するため、電力変換装置には、それを構成する半導体素子に流れる電流を常時検出する機能が搭載されている。

図２はパワー半導体素子および従来の第１の電流検出回路を示す回路図である。
この回路図において、ここでは、電力変換装置のパワー半導体素子１００として、ＩＧＢＴ（Insulated Gate Bipolar Transistor：絶縁ゲート型バイポーラトランジスタ）の場合を例にしている。なお、パワー半導体素子１００としては、図示のＩＧＢＴに限定されるものではなく、絶縁ゲート型電界効果トランジスタのような他の絶縁ゲート型半導体素子でも構わない。

パワー半導体素子１００は、主電流が流れるメイン素子であるＩＧＢＴ１０１とこのＩＧＢＴ１０１の電流を検出するための電流センス素子であるセンスＩＧＢＴ１０２とを具備している。このセンスＩＧＢＴ１０２は、ＩＧＢＴ１０１と同一構造を有するが、ＩＧＢＴ１０１よりも小さなサイズを有している。パワー半導体素子１００は、ＩＧＢＴ１０１およびセンスＩＧＢＴ１０２のゲート端子１０３およびコレクタ端子１０４がそれぞれ共通に接続された構成を有している。ゲート端子１０３は、このパワー半導体素子１００の駆動回路に接続され、コレクタ端子１０４は、電動機などの負荷を介して電源に接続される。パワー半導体素子１００は、また、ＩＧＢＴ１０１のエミッタ端子１０５およびセンスＩＧＢＴ１０２のエミッタ端子１０６が独立して構成されている。ＩＧＢＴ１０１のエミッタ端子１０５は、グランド１０７に接続され、センスＩＧＢＴ１０２のエミッタ端子１０６は、抵抗１０８の一端に接続され、抵抗１０８の他端は、グランド１０７に接続されている。

パワー半導体素子１００がオンとなる制御状態では、ＩＧＢＴ１０１のエミッタ端子１０５に流れる電流は、センスＩＧＢＴ１０２のエミッタ端子１０６に流れる電流と比例倍の関係になる。このとき、センスＩＧＢＴ１０２のエミッタ端子１０６に流れる電流は、そのまま抵抗１０８に流れるため、この抵抗１０８には、ＩＧＢＴ１０１のエミッタ端子１０５に流れる電流に比例した電圧降下が発生する。抵抗１０８には、この電圧降下を測定する図示しない回路が接続されており、その回路が電圧降下を測定することにより、ＩＧＢＴ１０１に流れる電流を間接的に検出していた。

以上の図２の構成による電流検出では、抵抗１０８の大きさを決める上で２つの課題、すなわち、電流検出精度に関する第１の課題と外乱ノイズによる誤動作に関する第２の課題とがあることが知られている。

電流検出精度に関する第１の課題は、抵抗１０８の値を大きくすると、その電圧降下が大きくなり、ＩＧＢＴ１０１のゲート・エミッタ間の電圧とセンスＩＧＢＴ１０２のゲート・エミッタ間の電圧とが大きく異なってしまうことである。ＩＧＢＴ１０１およびセンスＩＧＢＴ１０２のゲート・エミッタ間の電圧が異なると、ＩＧＢＴ１０１に流れる電流とセンスＩＧＢＴ１０２に流れる電流との電流比の精度が悪くなり、電流検出精度が悪化してしまうのである。

外乱ノイズによる誤動作に関する第２の課題は、抵抗１０８の値を小さくすると、その電圧降下が小さくなり、上記の電流検出精度は向上するが、短絡時の過電流を判定するしきい値が小さくなるため、外乱ノイズによる誤動作が発生し易くなることである。

以上の第１および第２の課題およびこれらの課題を解決する手段が既に提案されている（たとえば、特許文献１）ので、ここで提案されている電流検出について説明する。
図３はパワー半導体素子および従来の第２の電流検出回路を示す回路図である。なお、図３において、図２に記載のものと同一または同等の構成要素については、同じ符号を付してある。

パワー半導体素子１００は、ＩＧＢＴ１０１のコレクタ端子１０４およびエミッタ端子１０５に逆並列に還流ダイオード１０９が接続されている。ＩＧＢＴ１０１のエミッタ端子１０５は、接地電位が与えられるグランド１０７に接続されている。

パワー半導体素子１００は、駆動制御回路１１０によって制御するように構成されている。駆動制御回路１１０は、パワー半導体素子１００のゲート端子１０３に接続されたドライブ回路１２０、過電流判定回路１３０、およびセンスＩＧＢＴ１０２に流れる電流を検出する電流検出回路１４０を具備している。

ドライブ回路１２０は、ドライバ１２１と直流電源１２２，１２３とを有し、ドライバ１２１が直流電源１２２を駆動電源としてパワー半導体素子１００を駆動制御する。直流電源１２２の負電極は、駆動制御回路１１０の共通接続部１１１に接続されて駆動制御回路１１０の基準電位を与えている。直流電源１２３は、正電極が接地電位とするグランド１０７に接続され、負電極が駆動制御回路１１０の基準電位とする共通接続部１１１に接続されている。

電流検出回路１４０は、ＰＮＰトランジスタ１４１と抵抗１０８とを有している。ＰＮＰトランジスタ１４１は、エミッタ端子がセンスＩＧＢＴ１０２のエミッタ端子１０６に接続され、コレクタ端子が抵抗１０８の一端に接続され、ベース端子が接地電位とするグランド１０７に接続されている。抵抗１０８の他端は、駆動制御回路１１０の基準電位とする共通接続部１１１に接続されている。

過電流判定回路１３０は、コンパレータ１３１と直流電源１３２とを有している。コンパレータ１３１は、その一方の入力端子が電流検出回路１４０におけるＰＮＰトランジスタ１４１のコレクタ端子と抵抗１０８との接続部に接続され、他方の入力端子が直流電源１３２の正電極に接続されている。直流電源１３２の負電極は、駆動制御回路１１０の共通接続部１１１に接続されている。これにより、コンパレータ１３１は、抵抗１０８に発生する共通接続部１１１を基準とした電位差Ｖｓを直流電源１３２の電圧と比較し、電位差Ｖｓが直流電源１３２の電圧を超えた場合に、パワー半導体素子１００のＩＧＢＴ１０１に過電流が流れたと判定する。

この駆動制御回路１１０の電流検出回路１４０によれば、パワー半導体素子１００がオンしてセンスＩＧＢＴ１０２に電流が流れた場合、電流検出回路１４０のＰＮＰトランジスタ１４１もオンする。ＰＮＰトランジスタ１４１がオンしたときのＰＮＰトランジスタ１４１のベース・エミッタ間電圧は、ほぼ、ダイオード１個分の順方向電圧降下に等しくなる。このため、センスＩＧＢＴ１０２のエミッタ端子は、グランド１０７の接地電位を基準として、ほぼ、ダイオード１個分の順方向電圧降下分の電位に固定され、ＩＧＢＴ１０１およびセンスＩＧＢＴ１０２のゲート・エミッタ間の電圧がほとんど変わらなくなる。ＩＧＢＴ１０１に流れる電流とセンスＩＧＢＴ１０２に流れる電流との電流比の精度がほとんど変わらないので、電流検出精度が悪化することがなく、上記の第１の課題は解決される。

また、上記の第２の課題についても、抵抗１０８の基準電位を直流電源１２３でグランド１０７の接地電位よりも低い電位に設定して、抵抗１０８の電圧降下を大きくすることができるようにしたので、同様に解決される。

特開２０１２−１８６８９９号公報（段落〔００１７〕〜〔００４１〕，図１）

ここで、図３に示す直流電源１２２の電圧をＶ１、直流電源１２３の電圧をＶ２とした場合、電流検出回路１４０を動作させる電源は、−Ｖ２〜（Ｖ１−Ｖ２）となる。このため、電流検出回路１４０を負電圧から動作させる必要があるため、駆動制御回路１１０は、それを考慮したシステム設計が複雑になるという問題点があった。

本発明はこのような点に鑑みてなされたものであり、高い電流検出精度を維持し、外乱ノイズによる影響を受けないようにしながら、負電圧から動作させる必要のないパワー半導体素子の電流検出装置を提供することを目的とする。

本発明では上記の課題を解決するために、主電流が流れるメイン素子と前記メイン素子の電流を検出する電流センス素子とを具備したパワー半導体素子の電流検出装置が提供される。このパワー半導体素子の電流検出装置は、所定の基準電圧を出力する基準電源と、非反転入力端子に前記基準電圧を印加し、反転入力端子を出力端子および前記電流センス素子の電流出力端子に接続した演算増幅器と、前記演算増幅器の出力段を構成するデバイスに流れる電流を電圧に変換する電流電圧変換器と、を備え、前記基準電源、前記演算増幅器および前記電流電圧変換器は、グランドの電位を基準に動作するよう構成されていることを特徴とする。

上記構成のパワー半導体素子の電流検出装置は、基準電源、演算増幅器および電流電圧変換器がグランドの電位を基準に動作するため、負電圧から動作させる必要のない簡単な構成で実現できるという利点がある。

本発明の上記および他の目的、特徴および利点は本発明の例として好ましい実施の形態を表す添付の図面と関連した以下の説明により明らかになるであろう。

本発明の実施の形態に係るパワー半導体素子の電流検出装置の一構成例を示す回路図である。パワー半導体素子および従来の第１の電流検出回路を示す回路図である。パワー半導体素子および従来の第２の電流検出回路を示す回路図である。

以下、本発明の実施の形態について、パワー半導体素子にセンスＩＧＢＴを有するＩＧＢＴを適用した場合を例に図面を参照して詳細に説明する。
図１は本発明の実施の形態に係るパワー半導体素子の電流検出装置の一構成例を示す回路図である。

パワー半導体素子１０は、主電流が流れるメイン素子としたＩＧＢＴ１１とこのＩＧＢＴ１１の電流を検出する電流センス素子としたセンスＩＧＢＴ１２とを具備している。このセンスＩＧＢＴ１２は、ＩＧＢＴ１１と同一構造を有するが、ＩＧＢＴ１１よりも小さなサイズを有し、ＩＧＢＴ１１を流れる電流の一部を分流するようにしている。

ＩＧＢＴ１１およびセンスＩＧＢＴ１２は、ゲート端子１３およびコレクタ端子１４をそれぞれ共通に接続している。ゲート端子１３は、このパワー半導体素子１０の駆動回路に接続され、コレクタ端子１４は、負荷を介して電源に接続される。ＩＧＢＴ１１のエミッタ端子１５およびセンスＩＧＢＴ１２の電流出力端子であるエミッタ端子１６は、独立して構成されている。ＩＧＢＴ１１のエミッタ端子１５は、接地電位が与えられるグランド１７に接続され、センスＩＧＢＴ１２のエミッタ端子１６は、パワー半導体素子１０の電流検出装置に接続されている。

電流検出装置は、演算増幅器２０と、電流電圧変換器４０と、基準電源５０と、電源６０とを具備している。基準電源５０は、センスＩＧＢＴ１２のエミッタ端子１６を接地電位（０ボルト）に近い所定の電圧に固定するのに使用されるものであり、１ボルト以下、好ましくは、０．６ボルト程度の電圧にしてある。

演算増幅器２０は、非反転入力端子２１、反転入力端子２２および出力端子２３を有している。演算増幅器２０の非反転入力端子２１は、基準電源５０の正電極に接続され、基準電源５０の負電極は、接地電位とするグランド１７に接続されている。演算増幅器２０の反転入力端子２２は、出力端子２３およびセンスＩＧＢＴ１２のエミッタ端子１６に接続されている。

演算増幅器２０には、電源６０が接続されており、その電源６０の正電極は、ＰＭＯＳ（P-Channel Metal-Oxide Semiconductor）トランジスタ２４のソース端子に接続されている。ＰＭＯＳトランジスタ２４のドレイン端子は、電流源２５を介して電源６０の負電極およびグランド１７に接続されている。ＰＭＯＳトランジスタ２４のゲート端子は、自身のドレイン端子と、ＰＭＯＳトランジスタ２６のゲート端子に接続されている。ＰＭＯＳトランジスタ２６のソース端子は、電源６０の正電極に接続され、ドレイン端子は、ＰＭＯＳトランジスタ２７，２８のソース端子にそれぞれ接続されている。ＰＭＯＳトランジスタ２７のゲート端子は、演算増幅器２０の非反転入力端子２１に接続され、ＰＭＯＳトランジスタ２８のゲート端子は、反転入力端子２２に接続されている。ＰＭＯＳトランジスタ２７のドレイン端子は、ＮＭＯＳ（N-Channel Metal-Oxide Semiconductor）トランジスタ２９のドレイン端子に接続され、ＮＭＯＳトランジスタ２９のソース端子は、グランド１７に接続されている。ＰＭＯＳトランジスタ２８のドレイン端子は、ＮＭＯＳトランジスタ３０のドレイン端子に接続され、ＮＭＯＳトランジスタ３０のソース端子は、グランド１７に接続されている。ＮＭＯＳトランジスタ２９のゲート端子は、ＮＭＯＳトランジスタ３０のゲート端子およびドレイン端子に接続されている。

ＰＭＯＳトランジスタ２４のゲート端子およびドレイン端子は、また、ＰＭＯＳトランジスタ３１のゲート端子に接続されている。ＰＭＯＳトランジスタ３１のソース端子は、電源６０の正電極に接続され、ドレイン端子は、ＮＭＯＳトランジスタ３２のドレイン端子に接続されている。ＮＭＯＳトランジスタ３２のソース端子は、グランド１７に接続され、ゲート端子は、ＰＭＯＳトランジスタ２７のドレイン端子とＮＭＯＳトランジスタ２９のドレイン端子との接続点に接続されている。ＰＭＯＳトランジスタ３１のドレイン端子とＮＭＯＳトランジスタ３２のドレイン端子との接続点は、演算増幅器２０の出力端子２３に接続されている。そして、ＮＭＯＳトランジスタ３２のドレイン端子とゲート端子との間には、演算増幅器２０を安定して動作させるための容量３３と抵抗３４との直列回路が接続されている。

電流電圧変換器４０は、ＮＭＯＳトランジスタ４１と抵抗４２とを有している。ＮＭＯＳトランジスタ４１は、そのゲート端子が演算増幅器２０のＮＭＯＳトランジスタ３２のゲート端子に接続され、ソース端子がグランド１７に接続されている。ＮＭＯＳトランジスタ４１のドレイン端子は、抵抗４２の一端に接続され、抵抗４２の他端は、電源６０の正電極に接続されている。そして、ＮＭＯＳトランジスタ４１のドレイン端子と抵抗４２との接続点は、出力端子４３に接続されている。

以上の構成の電流検出装置において、演算増幅器２０では、電流源２５がＰＭＯＳトランジスタ２４のドレイン端子に接続されている。ＰＭＯＳトランジスタ２４とＰＭＯＳトランジスタ３１とはカレントミラー構成となっているため、ＰＭＯＳトランジスタ３１のドレイン電流は、電流源２５の比例倍の一定した電流が流れる。一方、ＮＭＯＳトランジスタ３２のゲート電圧は、非反転入力端子２１の電圧と反転入力端子２２の電圧との差に比例した電圧が印加されることで、ＮＭＯＳトランジスタ３２のドレイン電流が制御される。このように、出力段のハイサイドを電流源とし、ローサイドの電流を変化させて出力段の電流を調整する構成をＡ級増幅器と呼ばれている。このＡ級増幅器では、演算増幅器２０の出力端子２３から演算増幅器２０に入る電流変動分は、ＮＭＯＳトランジスタ３２に流れることになる。

ここで、パワー半導体素子１０がオフのとき、センスＩＧＢＴ１２には電流が流れないので、演算増幅器２０の出力段では、ＰＭＯＳトランジスタ３１のドレイン電流は、そのままＮＭＯＳトランジスタ３２に流れる。演算増幅器２０は、電圧フォロワ構成にしたことで、非反転入力端子２１に印加された基準電源５０の電圧がそのまま出力端子２３に出力され、センスＩＧＢＴ１２のエミッタ端子１６は、基準電源５０の電圧に固定されていることになる。

このとき、電流電圧変換器４０では、そのＮＭＯＳトランジスタ４１のゲート端子が演算増幅器２０のＮＭＯＳトランジスタ３２のゲート端子に接続されているので、ＮＭＯＳトランジスタ３２に流れる電流の比例倍の電流がＮＭＯＳトランジスタ４１に流れる。この電流は、抵抗４２に流れ込むことにより、抵抗４２に電圧降下が発生し、出力端子４３より出力される。

次に、パワー半導体素子１０がオンのとき、センスＩＧＢＴ１２の電流は、演算増幅器２０の出力端子２３に流れ込む。演算増幅器２０では、出力段のＮＭＯＳトランジスタ３２に、ＰＭＯＳトランジスタ３１からの一定電流とセンスＩＧＢＴ１２の電流とが流れる。ＮＭＯＳトランジスタ３２は、センスＩＧＢＴ１２の電流が増えた分、ゲート・ソース間電圧が増加する。これにより、電流電圧変換器４０のＮＭＯＳトランジスタ４１も、ＮＭＯＳトランジスタ３２に流れる電流の比例倍の電流が流れ、抵抗４２での電圧降下も増加する。この電圧降下の変化は、出力端子４３に接続された図示しない回路により観測され、これにより、ＩＧＢＴ１１に流れる電流を検出することが可能となる。

この電流検出装置によれば、演算増幅器２０がセンスＩＧＢＴ１２のエミッタ端子１６を１ボルト以下の電圧に固定したことにより、パワー半導体素子１０がオンしたときのＩＧＢＴ１１およびセンスＩＧＢＴ１２のゲート・エミッタ間の電圧変化がほとんどない。このため、ＩＧＢＴ１１に流れる電流とセンスＩＧＢＴ１２に流れる電流との電流比の精度が変わらないので、高い電流検出精度を維持することができる。

また、電流電圧変換器４０を備え、そのＮＭＯＳトランジスタ４１を、センスＩＧＢＴ１２の電流が流れ込むＮＭＯＳトランジスタ３２の電流の比例倍の電流が流れるように構成し、ＮＭＯＳトランジスタ４１のハイサイド側に抵抗４２を設けた。これにより、抵抗４２は、任意の値に調整可能となることから、抵抗４２の値を大きく設定することで、外乱ノイズに影響されなくなる。

さらに、この電流検出装置は、グランド１７の電位を基準に動作させるように構成したことにより、負電圧から動作させる必要がないため、この電流検出装置を含むシステム設計を複雑にすることがなくなる。

上記については単に本発明の原理を示すものである。さらに、多数の変形、変更が当業者にとって可能であり、本発明は上記に示し、説明した正確な構成および応用例に限定されるものではなく、対応するすべての変形例および均等物は、添付の請求項およびその均等物による本発明の範囲とみなされる。

１０パワー半導体素子
１１ＩＧＢＴ
１２センスＩＧＢＴ
１３ゲート端子
１４コレクタ端子
１５ＩＧＢＴのエミッタ端子
１６センスＩＧＢＴのエミッタ端子
１７グランド
２０演算増幅器
２１非反転入力端子
２２反転入力端子
２３出力端子
２４，２６，２７，２８，３１ＰＭＯＳトランジスタ
２５電流源
２９，３０，３２，４１ＮＭＯＳトランジスタ
３３容量
３４，４２抵抗
４０電流電圧変換器
４３出力端子
５０基準電源
６０電源

Claims

主電流が流れるメイン素子と前記メイン素子の電流を検出する電流センス素子とを具備したパワー半導体素子の電流検出装置において、
所定の基準電圧を出力する基準電源と、
非反転入力端子に前記基準電圧を印加し、反転入力端子を出力端子および前記電流センス素子の電流出力端子に接続した演算増幅器と、
前記演算増幅器の出力段を構成するデバイスに流れる電流を電圧に変換する電流電圧変換器と、
を備え、
前記基準電源、前記演算増幅器および前記電流電圧変換器は、グランドの電位を基準に動作するよう構成されていることを特徴とするパワー半導体素子の電流検出装置。
前記演算増幅器の出力段は、ハイサイドに電流源を配置し、ローサイドに出力段の電流を調整する前記デバイスを配置してＡ級増幅器を構成し、前記電流源と前記デバイスとの接続点を前記出力端子としたことを特徴とする請求項１記載のパワー半導体素子の電流検出装置。
前記基準電源は、前記基準電圧が１ボルト以下の電圧に設定されていることを特徴とする請求項１または２に記載のパワー半導体素子の電流検出装置。
前記パワー半導体素子は、絶縁ゲート型バイポーラトランジスタであることを特徴とする請求項１ないし３のいずれか１項に記載のパワー半導体素子の電流検出装置。