CN101546758B - 半导体器件和半导体集成电路 - Google Patents
半导体器件和半导体集成电路 Download PDFInfo
- Publication number
- CN101546758B CN101546758B CN2009100057969A CN200910005796A CN101546758B CN 101546758 B CN101546758 B CN 101546758B CN 2009100057969 A CN2009100057969 A CN 2009100057969A CN 200910005796 A CN200910005796 A CN 200910005796A CN 101546758 B CN101546758 B CN 101546758B
- Authority
- CN
- China
- Prior art keywords
- circuit
- mentioned
- data
- semiconductor integrated
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 173
- 238000004891 communication Methods 0.000 claims abstract description 112
- 230000005540 biological transmission Effects 0.000 claims abstract description 52
- 230000004044 response Effects 0.000 claims abstract description 21
- 238000000034 method Methods 0.000 claims description 13
- 230000009365 direct transmission Effects 0.000 claims description 2
- 101100075513 Oryza sativa subsp. japonica LSI3 gene Proteins 0.000 description 12
- 238000005516 engineering process Methods 0.000 description 10
- 230000006870 function Effects 0.000 description 9
- 230000008569 process Effects 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 7
- 238000012545 processing Methods 0.000 description 7
- 239000000758 substrate Substances 0.000 description 5
- 230000001360 synchronised effect Effects 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 230000000630 rising effect Effects 0.000 description 4
- 238000012937 correction Methods 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 241001269238 Data Species 0.000 description 2
- 101150046174 NIP2-1 gene Proteins 0.000 description 2
- 101100075512 Oryza sativa subsp. japonica LSI2 gene Proteins 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 238000005192 partition Methods 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 239000003999 initiator Substances 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000004321 preservation Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19043—Component type being a resistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30105—Capacitance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Integrated Circuits (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Mobile Radio Communication Systems (AREA)
Abstract
本发明提供一种半导体器件和半导体集成电路。在具有被层叠且可相互进行无线电通信的一对半导体集成电路的半导体器件中，上述半导体集成电路包括：发送电路，其能够通过无线电发送用于规定发送定时的时钟信号和发送数据，并且调整基于无线电的发送定时；接收电路，其能够与通过无线电接收到的时钟信号同步接收数据，并调整基于无线电的接收定时；控制电路，其根据响应从上述发送电路发送来的数据而从其他半导体集成电路返回并由上述接收电路接收到的数据的正确与否，进行上述发送电路和接收电路的定时调整。能缩小用于调整进行了层叠的半导体集成电路间的近距离通信中的通信定时的电路的规模，能高精度地调整通信定时。
Description
技术领域
本发明涉及一种被层叠安装在衬底上的半导体集成电路之间的近距离非接触通信技术，涉及可有效应用于例如SIP(系统级封装)这样的已被模块化的半导体器件、以及进而应用于该半导体器件的具有无线电通信接口功能的半导体集成电路等的技术。
背景技术
半导体集成电路随着精细加工技术的发展，将更多的晶体管集成在1个芯片上(半导体衬底)上来实现了性能的提高。但是，由于精细化存在极限、最先进工艺的使用成本的增大等影响，推进至今为止的对1个芯片的集成的发展未必是最佳的。于是，基于层叠多个半导体集成电路的3维方向的集成成为一种可期待的技术。为了通过3维集成(也称为3D集成或者3D层叠)来实现性能的提高，需要用于在所层叠的半导体集成电路间进行高速大容量的通信的构造。另外，其随之产生的功率也成为相对于处理器的功耗等所无法忽视的程度。因此，用于在半导体集成电路间以低功率进行高速大容量的通信的技术成为在进行半导体集成电路的3D层叠时的关键技术。
作为用于所层叠的半导体集成电路的通信方式，研究出有无线电方式和有线方式。有线方式被认为是在半导体集成电路的硅衬底上开孔(洞)的方法或进行引线接合的方式，前者在硅衬底上开孔从而给制造工艺带来负担，可使用的情况受到限制，后者会导致布线变长而在性能或功率方面使3D层叠的效果降低。用无线电进行通信的方式作为即使在由于这些问题的存在而无法使用上述有线方式的情况下也有效的方式而备受期待。
在便携电话和基站之间的通信、在无线电LAN等中所使用的普通的无线电通信之中，发送方在对数据进行某些调制操作之后对数据进行发送，接收方LSI进行速率相对于发送数据速率非常快的采样，对该数据进行运算处理从而再现发送数据。但是，这种方法会导致运算量和功耗变大，至接收方获得数据为止的时间也会变长。因此，在通信距离远且容许在通信中耗费成本这样的应用情况中尚可，但在进行了层叠的半导体集成电路间的通信这种距离极近的通信中系统开销过大，这样的无线电通信方式并不适用。
专利文献1～4中记载有适用于如进行了3D层叠的半导体集成电路间这样的近距离的通信且系统开销少的无线电通信技术。
另外，在进行了3D层叠的半导体集成电路间进行通信时，在各半导体集成电路中存在制造偏差，存在由于温度、工作电源电压等工作条件的不同而引起的影响，因此考虑的对策是能够预先进行通信工作的定时调整。在专利文献5中，记载了在有线通信中采用在接收方修正传输线路特性的结构的技术。
【专利文献1】日本特开2005-228981号公报
【专利文献2】日本特开2006-50354号公报
【专利文献3】日本特开2006-173415号公报
【专利文献4】日本特开2006-173986号公报
【专利文献5】日本特开2002-223204号公报
发明内容
本发明的发明人对进行了3D层叠的半导体集成电路间的近距离通信的定时调整进行了研究。第一，明确了如下情况：如专利文献5所记载的那样，在接收方修正传输线路特性时，在全双重方式这样的双向通信中，进行收发的各无线电通信接口电路必须具备定时调整功能，用于定时调整的电路规模将会整体性地变大。
第二，明确了如下情况：如在无线电LAN等中使用的无线电通信那样，并不是在进行速率相对于发送数据速率非常快的采样来再现发送数据的通信方式，而是接收方简单地将从发送方传送来的数据与其发送定时相应地读取的方式中，需要相对于收发数据的收发定时进行精度非常高的定时调整。也就是说，在接收方将从发送方传送来的数据与其发送定时相应地读取的方式中，接收方的半导体集成电路必须以适当的定时读取从发送方发送来的数据，例如，在进行了3D层叠的半导体集成电路间的基于电感耦合的数据通信中，需要由接收电路与电流流过发送线圈的定时相应地读取数据。总之，用于规定发送定时的时钟信号也必须与发送数据一起发送，在接收方必须与接收时钟同步地进行数据的接收。在进行了3D层叠的半导体集成电路间的近距离通信中，半导体集成电路间的制造偏差、工作条件的不同会影响直接通信定时。在这一点上需要进行高精度的定时调整。无论在上述哪一个专利文献中，都没有示出如下的观点：在进行了3D层叠的半导体集成电路间的近距离通信中，需要进行上述那样的高精度的定时调整。
本发明的目的在于，提供一种半导体器件，其能够缩小用于调整进行了层叠的半导体集成电路间的近距离通信中的通信定时的电路的整体规模。
本发明其他目的在于，提供一种半导体器件，其能够高精度地调整进行了层叠的半导体集成电路间的近距离通信中的通信定时。
本发明的其他目的在于，提供一种能够有助于实现下述那样的半导体器件的半导体集成电路，所述半导体器件能够高精度地调整进行了层叠的半导体集成电路间的近距离通信中的通信定时。
本发明的上述以及其他目的和新特征将由本发明的说明书的记载和附图而得到明确。
简单说明在本申请中所公开的发明中具有代表性的技术方案的概要如下。
即，一种半导体器件，其具有被层叠且可相互进行无线电通信的一对半导体集成电路，上述半导体集成电路包括：发送电路，其通过无线电发送用于规定发送定时的时钟信号和发送数据，并且能够调整基于无线电的发送定时；接收电路，其与通过无线电接收到的时钟信号同步来接收数据，并能够调整基于无线电的接收定时；以及控制电路，其根据响应从上述发送电路发送来的数据而由另一方半导体集成电路送回并由上述接收电路接收到的数据的正确与否来进行上述发送电路和上述接收电路的定时调整。
如上所述，利用一个半导体集成电路所具有的控制电路，能够调整经由其他半导体集成电路间的无线电通信接口电路而返回的无线电通信环路中的通信定时。与在这双方的半导体集成电路的接收方分别进行定时调整的情况相比，能够实现电路规模的缩小。
另外，由于能够调整发送时钟信号与发送数据的发送定时、接收时钟的定时和数据接收定时，因此即便在各半导体集成电路中的制造偏差等存在失配(mismatch)，也能够高精度地调整半导体集成电路间的近距离通信中的通信定时。
简单说明由本申请所公开的发明中代表性的技术方案所得到的效果如下。
即，能够在半导体器件的整体上缩小用于调整进行了层叠的半导体集成电路间的近距离通信中的通信定时的电路的规模。
另外，能够高精度地调整进行了层叠的半导体集成电路间的近距离通信中的通信定时。
附图说明
图1是例示出本发明的半导体器件的框图。
图2是概略地例示出本发明的半导体器件的外观的主视图。
图3是例示出调整图1的半导体器件的通信定时的流程的一个方式的流程图。
图4是例示出调整半导体器件的通信定时的流程的其他方式的流程图。
图5是例示出定时调整时在作为总线从设备的半导体集成电路中可选择直接返回路径的半导体器件的框图。
图6是例示出使用了线圈的磁导耦合方式中的收发信号波形和时钟信号的关系的波形图。
标号说明
1半导体器件
2插件板(PKG)
3、4半导体集成电路(LSI1，LSI2)
5发送电路(IDTX)
6接收电路(IDRX)
7发送电路(IDTX)
8接收电路(IDRX)
10处理单元(PU)
11控制电路(3DC)
12外围电路(PHR)
15互连电路(ONCIC)
16PLL电路
18处理电路
20目标端口(TGPT)
21存储电路(DLCR)
22图案产生电路(PTGEN)
23错误判定电路(ERRCT)
24选择器(SEL1)
25错误检测电路(EDC)
30时钟发送用的无线电通信天线
31发送驱动器(IDTXC)
32数据发送用的无线电通信天线
33发送驱动器(IDTXD)
24可变延迟电路(XTDLC)
35可变延迟电路(TXDLD)
36数据寄存器(FF)
40时钟接收用的无线电通信天线
41接收驱动器
42数据接收用的无线电通信天线
45可变延迟电路
50用于选择直接返回路径的选择器(SEL2)
51存储电路(TMDR)
具体实施方式
1.实施方式的概要
首先，对在本申请中公开的发明的代表性实施方式的概要进行说明。在针对代表性的实施方式的概要说明中加以括号而参考的附图中的参考标号只不过是例示出包含在其所标注的构成要素的概念中的部分。
(1)本发明的半导体器件，其具有被层叠且可相互进行无线电通信的一对半导体集成电路，上述半导体集成电路：发送电路，其通过无线电发送发送数据，并且能够根据可改写的控制数据来调整基于无线电的发送定时；接收电路，其通过无线电接收数据，并且能够根据设定成可改写的控制数据来调整基于无线电的接收定时；以及控制电路，其根据响应从上述发送电路发送来的数据而从另一个半导体集成电路送回并由上述接收电路接收到的数据，来进行上述发送电路和上述接收电路的定时调整。
如上所述，通过一个半导体集成电路具有的控制电路，能够调整经由其他半导体集成电路间的无线电通信接口电路而返回的无线电通信环路中的通信定时。与在双方的半导体集成电路的接收方分别进行定时调整的情况相比，能够实现电路规模的缩小。
(2)根据(1)所述的半导体器件，上述发送电路对例如发送时钟信号进行发送，并与该发送时钟信号同步来发送数据，且按照在可变延迟电路中设定的控制数据的值来调整上述发送时钟信号和数据的发送定时，上述接收电路接收例如时钟信号并与接收到的时钟信号同步接收数据，且按照在可变延迟电路中设定的控制数据的值来调整基于接收时钟的数据接收定时。
如上所述，由于能够调整发送时钟信号和发送数据的发送定时、接收时钟的定时和数据接收定，因此即便在各半导体集成电路中的制造偏差等存在失配(mismatch)，温度、电源电压等工作条件发生变化，也能够高精度地调整半导体集成电路间的近距离通信中的通信定时。
(3)根据(2)所述的半导体器件，在上述发送电路中能够单独调整上述发送时钟信号和数据的发送定时。
(4)根据(1)所述的半导体器件，上述控制电路是处理器单元，上述处理器单元写入从上述发送电路发送的发送数据，并读入由上述接收电路接收到的接收数据。
(5)根据(4)所述的半导体器件，上述处理器单元在基于通电复位的初始化工作中、以及在发生通信错误时进行上述定时调整。能够通过处理器单元执行的软件将定时调整的内容规定为可编程的。
(6)根据(1)所述的半导体器件，还包括：图案生成器，其依次生成发送数据和与它对应的期望值数据；和判定电路，判定响应由图案生成器所生成的发送数据的发送而被送回的接收数据与对应的期望值数据是否一致并存储其判定结果。从而能够容易进行定时调整，也会减轻处理器单元的负担。
(7)根据(6)所述的半导体器件，上述判定电路存储被判定为不一致的判定结果的次数。当考虑能够对接收数据利用ECC(Error Checking and Correction：错误检测及校正)功能的环境等情况下，能够用与由此带来的纠错能力的关系判定是否需要进行定时调整。当不考虑ECC等纠错功能时或者不能利用时，如果不一致的次数不为0，则能判定为必定需要进行定时调整。
(8)根据(6)所述的半导体器件，上述控制电路是可读出被存储在上述判定电路中的判定结果的处理器单元。能够通过处理器单元执行的软件而将判定工作的内容规定为可编程的。
(9)根据(7)所述的半导体器件，上述处理器单元在基于通电复位的初始化工作中以及在发生通信错误时进行上述定时调整。
(10)根据(1)所述的半导体器件，仅上述一对半导体集成电路内的一方具有上述发送电路、上述接收电路以及上述控制电路，上述一对半导体集成电路的另一方具有无线电通信接口电路，该无线电通信接口电路进行来自上述一方的半导体集成电路的发送电路的数据的接收和向上述一方的半导体集成电路的上述接收电路发送的数据的发送。另一方的半导体集成电路例如是存储器件这样的总线从设备。
(11)根据(10)所述的半导体器件，上述无线电通信接口电路具有选择器，其能够有选择地形成直接发送接收到的数据的直接返回路径。在每次进行定时调整时，另一方的半导体集成电路不需要进行连接在无线电通信接口电路上的内部电路的特别工作。
(12)根据(2)所述的半导体器件，上述一对半导体集成电路分别具有上述发送电路、上述接收电路以及上述控制电路。这双方的半导体集成电路例如是微机等总线主设备。
(13)根据(12)所述的半导体器件，上述一对半导体集成电路还分别具有开关电路，该开关电路能够有选择地形成用上述发送电路直接发送由上述接收电路接收到的数据的直接返回路径。在每次进行定时调整时，作为调整对象的半导体集成电路不需要进行连接在发送电路和接收电路上的内部电路的特别工作。
(14)本发明的基于另一观点的半导体器件，其具有被层叠且可相互进行无线电通信的一对半导体集成电路，上述半导体集成电路包括：发送电路，其通过无线电发送用于规定发送定时的时钟信号和发送数据，并且能够调整基于无线电的发送定时；接收电路，其与通过无线电接收到的时钟信号同步来接收数据，并能够调整基于无线电的接收定时；以及控制电路，其根据响应从上述发送电路发送来的数据而由另一方半导体集成电路送回并由上述接收电路接收到的数据的正确与否来进行上述发送电路和上述接收电路的定时调整。
(15)本发明的基于另一观点的半导体集成电路，其具有处理器单元和无线电通信接口电路，上述无线电通信接口电路包括：发送电路，其通过无线电发送发送数据，并能够根据以可改写方式设定的控制数据来调整基于无线电的发送定时；和接收电路，其通过无线电接收数据，并能够根据以可改写的方式设定的控制数来据调整基于无线电的接收定时，上述处理器单元根据响应从上述发送电路发送的数据而从外部被送回并由上述接收电路接收到的数据的正确与否，来进行上述发送电路和上述接收电路的定时调整。
(16)根据(15)所述的半导体集成电路，上述发送电路发送发送时钟信号，并与该发送时钟信号同步来发送数据，且按照在可变延迟电路中设定的控制数据的值来调整上述发送时钟信号和上述数据的发送定时，上述接收电路接收时钟信号并与接收到的时钟信号同步来接收数据，且按照在可变延迟电路中设定的控制数据的值来调整基于接收时钟的数据接收定时。
2.详细的实施方式
更加详细地说明实施方式。以下，基于附图详细说明用于实施本发明的方式。在用于说明用来实施发明的方式的所有附图中，对具有相同功能的要素标以相同的标号，省略对其反复的说明。
图2概略地例示出本发明的半导体器件的外观。在作为布线衬底的插件板(package board)(PKG)2的上部层叠有2个半导体集成电路(LSI1、LSI2)3、4，用未图示的树脂封装而构成半导体器件1。在插件板的背面形成有例如焊锡球的阵列来作为外部连接端子。半导体集成电路3具有发送电路(IDTX)5和接收电路(IDRX)6作为无线电通信用的接口电路，半导体集成电路4具有发送电路(IDTX)7和接收电路(IDRX)8作为无线电通信用的接口电路。接收电路8接收发送电路5所发送的数据和时钟信号。接收电路6接收发送电路7输出的数据和时钟信号。
图1例示出半导体器件的框图。在半导体集成电路3中，10是CPU(中央处理装置)等的处理单元(PU)，配置有多个。11是用于通过控制发送电路5和接收电路6来控制与半导体集成电路4之间的无线电通信的控制电路(3DC)，在控制电路11上连接有发送电路5和接收电路6。12是外围电路(PHR)，统称为其他的外围电路。13是用于与经由封装2的外部连接端子而在主机板上表面安装的其他器件进行通信的接口电路(2DC)。接口电路13、外围电路12、控制电路11以及处理单元10与芯片上的互连电路(ONCIC)15相连接，能够经由该互连电路(ONCIC)15而相互连接。互连电路15例如由分割式传输(split transaction)总线和路由器构成，进行基于如下数据传输协议的总线控制，该协议为：来自启动器(initiator)的请求数据包被传送到目标，目标根据需要将响应数据包返回到传送目标。16是用于生成半导体集成电路的内部同步工作用的时钟信号的PLL(Phase-Locked Loop：锁相环)电路。在图1中，例示出从PLL电路16输出到控制电路11、发送电路5以及接收电路6的内部时钟信号CK3D。
半导体集成电路4例如是存储器设备。17是通过控制发送电路7和接收电路8来控制与半导体集成电路3的无线电通信的控制电路(3DC)。18是处理电路(FUNCC)，例如是具有存储器阵列、存储器控制电路的存储器部。发送电路7和接收电路8不具有后述的用于无线电通信的定时调整功能。该定时调整功能利用半导体集成电路3的发送电路5、接收电路6以及控制电路11等来实现。
无线电通信的方式具有使用了磁导耦合的方式、使用了电场电容耦合的方式等，在此，选择使用了线圈的磁导耦合方式。向发送方的线圈施加如图6的ITXW那样的山状波形的输入电流，从而在接收方的线圈得到如VRXW那样的接收电压。与该接收电压的定时同步地取得接收数据，从而能够进行通信。在图6的例子中，在时钟信号CLK的上升沿的定时取得VRXW的值。因此，时钟信号CLK的上升沿定时需要调整为在VRXW中表现出信息的期间SWD。以下，对这样的定时调整功能加以说明。
上述控制电路11接受来自互连器15的访问，另外，其具有用于向互连器15发送数据的目标端口(TGPT)20。在目标端口20连接有存储电路(DLCR)21、图案产生电路(PTGEN)22、错误判定电路(ERRCT)23、选择器(SEL1)以及错误检测电路(EDC)25。存储电路21保存有用于调整收发定时的控制数据等。从预定的处理器单元10经由目标端口20写入控制数据。选择器24选择从图案产生电路22输出的发送数据或者从互连器15传送到目标端口的发送数据。图案产生电路22是用于产生用来确认通信状况的测试图案的电路。错误判定电路23响应由图案产生电路22所生成的发送数据，对从半导体集成电路4返回的接收数据和由图案产生电路22所生成的期望值数据进行比较来判定是否产生错误，并存储该错误判定次数。所存储的错误判定次数能够经由目标端口20而由预定的处理器单元10读取。上述图案产生电路22和错误判定电路23是确认通信状况、并为降低处理器单元10的负担而设置的电路。在不使用上述图案产生电路22和错误判定电路23来判定通信状况的情况下，用于此的发送数据从预定的处理器单元10提供给目标端口20，响应此情况而从半导体集成电路4返回的接收数据或者没有所需的响应由错误检测电路25进行检验，之后返回到该预定的处理器单元10。即使没有错误检测电路25，没有所需的响应这一情况也能够通过在一定期间内没有从目标端口向上述预定的处理器单元响应这一情况来判定。当存在响应时，也能够通过该预定的处理器单元10判定与发送数据对应地返回的接收数据是否为期望值，来判定通信状况。
发送电路5具有用于驱动时钟发送用的无线电通信天线30的发送驱动器(IDTXC)31、和用于驱动数据发送用的无线电通信天线32的发送驱动器(IDTXD)33。在发送驱动器31上连接有对时钟信号CK3D施加由存储电路21的控制数据所指定的量的延迟而输出到时钟发送驱动器31的可变延迟电路(XTDLC)34。时钟发送驱动器31将从可变延迟电路34输出的延迟时钟信号作为发送信号来驱动天线30。在上述发送驱动器33上连接有对时钟信号CK3D施加由存储电路21的控制数据所指定的量的延迟而输出到数据发送驱动器33的可变延迟电路(TXDLD)35。数据发送驱动器33根据数据寄存器(FF)36的发送数据与从可变延迟电路35输出的延迟时钟信号的上升沿同步来驱动天线30。驱动方式如图6所示那样。图6的CLK对应于从可变延迟电路35输出的延迟时钟信号。因此，图6的波形ITXW所表示的数据发送定时和由波形CLK所表示的时钟发送定时能够利用设定在可变延迟电路34、35中的控制数据以可编程的方式进行调整。其调整内容取决于预定的处理器单元10所执行的程序。寄存器36使从选择器24输出的数据与时钟信号CK3D同步而进行锁存。其锁存定时也可以与从上述可变延迟电路35输出的延迟时钟信号同步。在此，使其与从PLL电路16输出的时钟信号CK3D同步。控制电路11与时钟信号CK3D同步工作，因此与控制电路11接口相连的初级锁存电路(寄存器36)的锁存时钟也为与此相同的时钟，这是因为在分别设计控制电路11和发送电路5的情况下，发送数据的接口定时的设计较为简单。
接收电路6具有用于驱动时钟接收用的无线电通信天线40的接收驱动器41、和用于驱动数据接收用的无线电通信天线42的接收驱动器42。由接收驱动器41接收到的时钟信号被提供给可变延迟电路45。可变延迟电路45将由存储电路21的控制数据所指定的量的延迟施加给来自接收驱动器41的时钟信号，并输出到数据接收驱动器43。数据接收驱动器43与从可变延迟电路45输出的延迟时钟信号的上升沿同步来进行数据接收，将接收数据提供给接收数据寄存器46。因此，图6的波形VRXW所表示的数据接收定时与由波形CLK所表示的时钟定时能够利用设定在可变延迟电路45中的控制数据以可编程的方式进行调整。其调整内容取决于预定的处理器单元10所执行的程序。基于与上述同样的理由，数据寄存器46的锁存定时与时钟信号CK3D同步。数据寄存器46的锁存数据被提供给错误判定电路23或者错误检测电路25。
在图1的例子中，半导体集成电路3向半导体集成电路4开始进行通信，半导体集成电路4根据发送来的信息进行处理而将其结果返回。以下，也将开始通信的半导体集成电路称为主机LSI3，将接受来自主机LSI3的通信而返回处理结果的半导体集成电路4称为从机LSI4。
图3例示出调整半导体器件1的通信定时的流程的一个方式。在该方式中，预定的处理器单元10通过产生通信状况确认图案来进行。主机LSI3的预定的处理器单元10向从机LSI4的存储器部18例如进行写入、读出，比较写入值和读出值后判定通信是否正常进行。在通信没有正常进行的情况下，预定的处理器单元10反复进行如下的流程直到通信成功为止，所述流程为：变更主机LSI3的控制电路11内的存储电路21的值来变更收发定时，进行写入、读出、值的比较。当通信正常进行的情况下，预定的处理器单元10在改变对存储器部18的写入值的同时，反复进行一定次数的上述写入工作等。在经过一定次数没有错误而通信成功的时刻调整结束。
该定时调整必须在开始通信之前进行，在由通电复位进行的初始设定时、即电源接通后的初始设定时、或者在开始进行了层叠的半导体集成电路3、4之间的通信之前的其他定时进行。由此，能够防止因半导体集成电路的制造偏差等引起的通信错误。另外，在工作中途，在产生了通信错误的情况下也进行同样的定时调整，从而也能够应对工作温度的变化、电源电压的变动等使用条件的变化。在读取数据等的响应在一定期间内没有得到的情况、或者是使用错误检测电路25检测到在响应数据中产生了位错误(bit error)的情况下产生通信错误。不言而喻，通信错误的判定可以由预定的处理器单元10直接比较写入数据和读出数据来进行。
图4示出调整半导体器件1的通信定时的流程的其他方式。在此，在通信状况的判定中设有自判定模式。当通过预定的处理器单元10对控制电路11指定自判定模式时，能够进行使用了图案产生电路22和错误判定电路23的工作。也就是说，主机LSI3内的预定的处理器单元10将开始通信错误的计数这一情况设定在错误判定电路23中，接着，该预定的处理器单元10对图案产生电路22指示生成用于通信状况测试的图案。由此，图案产生电路22生成通信图案，利用该已生成的图案，从主机LSI3向从机LSI4的开始数据发送，从机LSI4对此响应而将响应数据从存储器部18返回给主机LSI3。此时，主机LSI3的错误判定电路23对接收到的响应数据与来自图案产生电路22的期望值数据EXP进行比较，对错误次数进行计数，将其结果进行存储。在经过一定期间后，上述预定的处理器单元10对图案产生电路22指示图案生成结束，对错误判定电路23指示错误计数工作的结束，从错误判定电路23读出错误计数值，当存在错误而通信没有正常进行时，通过变更主机LSI3的存储电路21的数据来变更收发定时，反复进行同样的处理。反复进行上述一连串的处理直到通信正常进行为止。通过使用上述自判定模式，能够为了定时调整而减轻处理器单元10的负担。
图5示出其他半导体器件1的例子。与图1的不同之处在于，在由作为主设备的半导体集成电路3进行定时调整时，能够在作为总线从设备的半导体集成电路4中选择直接返回路径。直接返回路径是如虚线所示那样的路径，即：在定时调整工作时，由接收电路8接受从发送电路5发送来的数据，不是将其传输到内部电路(存储部)18，而是直接从发送电路7返回到半导体集成电路3。直接返回路径的选择由选择器(SEL2)50进行。选择器50的选择数据由存储电路(TMDR)51所保存。存储部18在通电复位后的初始状态下成为要选择直接返回路径的状态。在通信定时的调整之后，作为主设备的半导体集成电路3的处理器单元10重写存储电路41的选择数据，从而能够进行使用了存储部18的存储器工作。由此，从机LSI4能够不对从主机LSI3接受到的数据进行运算处理而直接返送给主机LSI3，因此主机LSI3能够直接接收发送来的数据，能够减少定时调整用的通信次数，能够进行有效的定时调整。例如，在图3中，能够省略写入值的读出处理工作。另外，由于不使从机LSI4的内部电路18工作，因此还具有能够仅进行无线电通信的接口部分的检查这样的优点。此外，在图5的例子中，省略了错误检测电路25。
根据以上说明的半导体器件，能够得到以下的作用和效果。
(1)利用一个半导体集成电路3具有的控制电路11，能够调整经由与另一个半导体集成电路4之间的无线电通信接口电路7、8而返回的无线电通信环路中的通信定时。与在这双方的半导体集成电路3、4的接收方分别进行定时调整的情况相比，能够实现电路规模的缩小。
(2)安装用于在开始半导体集成电路3、4间的通信的作为主设备的半导体集成电路3中控制通信定时的电路组5、6、10、11。通常，在开始通信的作为主设备的半导体集成电路中，安装有处理单元，能够用软件进行定时调整。作为该主设备的半导体集成电路3的通信对象即半导体集成电路4往往作为如存储器这样的从设备，在这样的从设备中往往并不适于安装定时调整用的控制功能。在这一方面，通过在作为主设备的半导体集成电路侧进行定时调整，也能够使从设备侧的负载变为最小。
(3)在用无线电通信进行已层叠的半导体集成电路间的通信时，也预料到如下情况：在开始无线电通信前，没有所确立的通信路径，从设备侧难以得知定时调整的开始。针对这一情况，在作为主设备的半导体集成电路侧具有定时调整功能，从而也能够应对这样的情况。
(4)由于能够调整发送时钟信号和发送数据的发送定时、接收时钟的定时以及数据接收定时，因此即便各半导体集成电路3、4中的制造偏差等出现失配、温度或电源电压等工作条件发生变化，也能够高精度地调整半导体集成电路间的近距离通信中的通信定时。
以上，基于实施方式具体说明了由本发明人所完成的发明，但本发明不限于此，不言而喻，在不脱离其要旨的范围内可以进行各种变更。
例如，已层叠的半导体集成电路的组合并不限于主设备和从设备的组合。也可以是微机和加速器的组合、或者是多个微机的组合。在这样组合的情况下，双方的半导体集成电路也可以分别具有定时调整功能。此时，作为主设备的半导体集成电路也可以具有在图5中已说明的直接返回路径。例如，在图1的从数据寄存器46至数据寄存器35的线路上设置选择器来实现即可。另外，从设备不限于存储器，也可以是其他设备。另外，进行层叠的半导体集成电路的数目不限于2个，也可以是3个以上。半导体集成电路可以是单独封装也可以是裸芯片(Bare chip)。半导体集成电路的总线不限于分割式传输总线，也可以是由针对总线请求进行的总线应答占有总线3的仲裁方式的总线。无线电通信方式也可以是电场电容耦合方式等其他的通信方式。
Claims (16)
1.一种半导体器件，其具有被层叠且可相互进行无线电通信的一对半导体集成电路，其特征在于，
上述一对半导体集成电路的一方包括：
发送电路，其通过无线电将发送数据发送给上述一对半导体集成电路的另一方，并且能根据可改写的控制数据来调整基于无线电的发送定时；
接收电路，其通过无线电从上述一对半导体集成电路的另一方接收数据，并且能根据可改写的控制数据来调整基于无线电的接收定时；以及
控制电路，其根据响应从上述发送电路发送到上述一对半导体集成电路的另一方的数据而由上述一对半导体集成电路的另一方发送并由上述接收电路接收到的数据，来进行上述发送电路和上述接收电路的定时调整。
2.根据权利要求1所述的半导体器件，其特征在于，
上述发送电路发送发送时钟信号并与该发送时钟信号同步来发送数据，且按照在可变延迟电路中设定的控制数据的值来调整上述发送时钟信号和数据的发送定时，
上述接收电路接收接收时钟信号并与接收到的该接收时钟信号同步来接收数据，且按照在可变延迟电路中设定的控制数据的值来调整基于该接收时钟信号的接收定时。
3.根据权利要求2所述的半导体器件，其特征在于，
在上述发送电路中，能单独调整上述发送时钟信号和数据的发送定时。
4.根据权利要求1所述的半导体器件，其特征在于，
上述控制电路是处理器单元，上述处理器单元写入从上述发送电路发送的发送数据，并读入由上述接收电路接收到的接收数据。
5.根据权利要求4所述的半导体器件，其特征在于，
上述处理器单元在基于通电复位的初始化工作中、以及在发生通信错误时进行上述定时调整。
6.根据权利要求1所述的半导体器件，其特征在于，还包括：
图案生成器，其依次生成发送数据和与它对应的期望值数据；和
判定电路，判定响应由图案生成器所生成的发送数据的发送而被送回的接收数据与对应的期望值数据是否一致并存储其判定结果。
7.根据权利要求6所述的半导体器件，其特征在于，
上述判定电路存储被判定为不一致的判定结果的次数。
8.根据权利要求6所述的半导体器件，其特征在于，
上述控制电路是可读出被存储在上述判定电路中的判定结果的处理器单元。
9.根据权利要求7所述的半导体器件，其特征在于，
上述处理器单元在基于通电复位的初始化工作中、以及在发生通信错误时进行上述定时调整。
10.根据权利要求1所述的半导体器件，其特征在于，
仅上述一对半导体集成电路内的一方具有上述发送电路、上述接收电路以及上述控制电路，上述一对半导体集成电路的另一方具有无线电通信接口电路，该无线电通信接口电路进行来自上述一方的半导体集成电路的发送电路的数据的接收和向上述一方的半导体集成电路的上述接收电路发送的数据的发送。
11.根据权利要求10所述的半导体器件，其特征在于，
上述无线电通信接口电路具有选择器，该选择器能有选择地形成直接发送接收到的数据的直接返回路径。
12.根据权利要求2所述的半导体器件，其特征在于，
上述一对半导体集成电路分别具有上述发送电路、上述接收电路以及上述控制电路。
13.根据权利要求12所述的半导体器件，其特征在于，
上述一对半导体集成电路还分别具有开关电路，该开关电路能有选择地形成用上述发送电路直接发送由上述接收电路接收到的数据的直接返回路径。
14.一种半导体器件，其具有被层叠且可相互进行无线电通信的一对半导体集成电路，
上述一对半导体集成电路的一方包括：
发送电路，其通过无线电发送用于规定发送定时的时钟信号和发送数据，并且能调整基于无线电的发送定时；
接收电路，其与通过无线电接收到的时钟信号同步来接收数据，并能调整基于无线电的接收定时；以及
控制电路，其根据响应从上述发送电路发送来的数据而由另一方半导体集成电路送回并由上述接收电路接收到的数据的正确与否来进行上述发送电路和上述接收电路的定时调整。
15.一种半导体集成电路，其具有处理器单元和无线电通信接口电路，
上述无线电通信接口电路包括：
发送电路，其通过无线电发送发送数据，并能根据以可改写方式设定的控制数据来调整基于无线电的发送定时；和
接收电路，其通过无线电接收数据，并能根据以可改写的方式设定的控制数据来调整基于无线电的接收定时，
上述处理器单元根据响应从上述发送电路发送的数据而从外部被送回并由上述接收电路接收到的数据的正确与否来进行上述发送电路和上述接收电路的定时调整。
16.根据权利要求15所述的半导体集成电路，其特征在于：
上述发送电路发送发送时钟信号，并与该发送时钟信号同步来发送数据，且按照在可变延迟电路中设定的控制数据的值来调整上述发送时钟信号和上述数据的发送定时，
上述接收电路接收时钟信号并与接收到的时钟信号同步来接收数据，且按照在可变延迟电路中设定的控制数据的值来调整基于接收时钟的数据接收定时。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008082483A JP5258343B2 (ja) | 2008-03-27 | 2008-03-27 | 半導体装置及び半導体集積回路 |
| JP2008082483 | 2008-03-27 | ||
| JP2008-082483 | 2008-03-27 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101546758A CN101546758A (zh) | 2009-09-30 |
| CN101546758B true CN101546758B (zh) | 2012-10-17 |
Family
ID=41117195
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2009100057969A Expired - Fee Related CN101546758B (zh) | 2008-03-27 | 2009-02-12 | 半导体器件和半导体集成电路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8054871B2 (zh) |
| JP (1) | JP5258343B2 (zh) |
| CN (1) | CN101546758B (zh) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5671200B2 (ja) * | 2008-06-03 | 2015-02-18 | 学校法人慶應義塾 | 電子回路 |
| JP5070228B2 (ja) * | 2009-01-21 | 2012-11-07 | 株式会社日立製作所 | 半導体装置 |
| US8068011B1 (en) | 2010-08-27 | 2011-11-29 | Q Street, LLC | System and method for interactive user-directed interfacing between handheld devices and RFID media |
| US8952472B2 (en) | 2010-10-13 | 2015-02-10 | Panasonic Intellectual Property Management Co., Ltd. | Semiconductor device using close proximity wireless communication |
| JP2012099189A (ja) * | 2010-11-04 | 2012-05-24 | Elpida Memory Inc | 半導体装置 |
| US8519735B2 (en) | 2011-08-25 | 2013-08-27 | International Business Machines Corporation | Programming the behavior of individual chips or strata in a 3D stack of integrated circuits |
| US8587357B2 (en) | 2011-08-25 | 2013-11-19 | International Business Machines Corporation | AC supply noise reduction in a 3D stack with voltage sensing and clock shifting |
| US8476953B2 (en) | 2011-08-25 | 2013-07-02 | International Business Machines Corporation | 3D integrated circuit stack-wide synchronization circuit |
| US8476771B2 (en) | 2011-08-25 | 2013-07-02 | International Business Machines Corporation | Configuration of connections in a 3D stack of integrated circuits |
| US8516426B2 (en) | 2011-08-25 | 2013-08-20 | International Business Machines Corporation | Vertical power budgeting and shifting for three-dimensional integration |
| US8381156B1 (en) | 2011-08-25 | 2013-02-19 | International Business Machines Corporation | 3D inter-stratum connectivity robustness |
| US8525569B2 (en) | 2011-08-25 | 2013-09-03 | International Business Machines Corporation | Synchronizing global clocks in 3D stacks of integrated circuits by shorting the clock network |
| US8576000B2 (en) | 2011-08-25 | 2013-11-05 | International Business Machines Corporation | 3D chip stack skew reduction with resonant clock and inductive coupling |
| US8913443B2 (en) | 2011-09-19 | 2014-12-16 | Conversant Intellectual Property Management Inc. | Voltage regulation for 3D packages and method of manufacturing same |
| JP5791463B2 (ja) * | 2011-11-01 | 2015-10-07 | 三菱電機株式会社 | 無線通信システムおよび基地局 |
| JP6356970B2 (ja) * | 2014-01-17 | 2018-07-11 | キヤノン株式会社 | 記録装置、及び記録装置の制御方法 |
| US20180323253A1 (en) * | 2017-05-02 | 2018-11-08 | Micron Technology, Inc. | Semiconductor devices with through-substrate coils for wireless signal and power coupling |
| US11366779B2 (en) * | 2019-11-15 | 2022-06-21 | Arm Limited | System-in-package architecture with wireless bus interconnect |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001308810A (ja) * | 2000-04-27 | 2001-11-02 | Nec Corp | マルチキャリアフレーム同期回路 |
| JP2005012589A (ja) * | 2003-06-20 | 2005-01-13 | Fuji Xerox Co Ltd | 信号伝送システム |
| US20060176676A1 (en) * | 2004-12-15 | 2006-08-10 | Keio University | Electronic circuit |
| WO2008032701A1 (en) * | 2006-09-13 | 2008-03-20 | Nec Corporation | Clock adjusting circuit and semiconductor integrated circuit device |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01222619A (ja) | 1988-02-29 | 1989-09-05 | Toshiba Corp | サンプリング時刻同期方法 |
| JPH09149015A (ja) * | 1995-11-22 | 1997-06-06 | Nec Corp | クロック位相調整回路 |
| US6259745B1 (en) * | 1998-10-30 | 2001-07-10 | Broadcom Corporation | Integrated Gigabit Ethernet transmitter architecture |
| JP2000250651A (ja) * | 1999-03-03 | 2000-09-14 | Nec Corp | クロックとデータ間のスキューを補正する方式 |
| WO2001090864A2 (en) * | 2000-05-22 | 2001-11-29 | Igor Anatolievich Abrosimov | Timing control means for automatic compensation of timing uncertainties |
| JP3509757B2 (ja) | 2001-01-26 | 2004-03-22 | 日本電気株式会社 | 高速シリアル伝送方法および方式 |
| JP4131544B2 (ja) * | 2004-02-13 | 2008-08-13 | 学校法人慶應義塾 | 電子回路 |
| JP2005260462A (ja) * | 2004-03-10 | 2005-09-22 | Sharp Corp | 遅延検出装置および遅延調整装置 |
| JP2006011495A (ja) * | 2004-06-22 | 2006-01-12 | Yokogawa Electric Corp | データ転送装置およびデータ転送方法 |
| JP4677598B2 (ja) | 2004-08-05 | 2011-04-27 | 学校法人慶應義塾 | 電子回路 |
| JP2006173415A (ja) * | 2004-12-16 | 2006-06-29 | Keio Gijuku | 電子回路 |
| US7813415B2 (en) * | 2007-06-11 | 2010-10-12 | Lsi Corporation | System for automatic bandwidth control of equalizer adaptation loops |
-
2008
- 2008-03-27 JP JP2008082483A patent/JP5258343B2/ja not_active Expired - Fee Related
-
2009
- 2009-02-12 US US12/370,338 patent/US8054871B2/en active Active
- 2009-02-12 CN CN2009100057969A patent/CN101546758B/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001308810A (ja) * | 2000-04-27 | 2001-11-02 | Nec Corp | マルチキャリアフレーム同期回路 |
| JP2005012589A (ja) * | 2003-06-20 | 2005-01-13 | Fuji Xerox Co Ltd | 信号伝送システム |
| US20060176676A1 (en) * | 2004-12-15 | 2006-08-10 | Keio University | Electronic circuit |
| WO2008032701A1 (en) * | 2006-09-13 | 2008-03-20 | Nec Corporation | Clock adjusting circuit and semiconductor integrated circuit device |
Also Published As
| Publication number | Publication date |
|---|---|
| US20090245445A1 (en) | 2009-10-01 |
| CN101546758A (zh) | 2009-09-30 |
| US8054871B2 (en) | 2011-11-08 |
| JP5258343B2 (ja) | 2013-08-07 |
| JP2009239567A (ja) | 2009-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101546758B (zh) | 半导体器件和半导体集成电路 | |
| CN101496367B (zh) | 串行互联多通道的对齐和纠偏的方法及发送器 | |
| US7663966B2 (en) | Single-clock, strobeless signaling system | |
| US6724685B2 (en) | Configuration for data transmission in a semiconductor memory system, and relevant data transmission method | |
| US6105144A (en) | System and method for alleviating skew in a bus | |
| CN108646984A (zh) | 一种dqs位置调整方法和装置 | |
| CN101286358B (zh) | 具有错误检测/校正处理的系统和设备以及输出数据的方法 | |
| US9674310B2 (en) | Operating M-PHY based communications over mass storage-based interfaces, and related connectors, systems and methods | |
| US20040078179A1 (en) | Logic verification system | |
| CN105930241B (zh) | Emmc接口和nand接口的相位调整方法及装置 | |
| KR20110018263A (ko) | 근접장 커플링을 사용하는 적층 장치 구성을 위한 고속 무선 직렬 통신 링크 | |
| CN107391322A (zh) | 基于二进制向量的测试设备 | |
| CN104115439B (zh) | 接收电路、通信系统、电子设备以及接收电路的控制方法 | |
| CN100538675C (zh) | 中心单元、存储器模块、存储器系统和对其读和写的方法 | |
| CN103019303B (zh) | 时序路径上保持时间的调节装置与方法 | |
| CN102262601B (zh) | 从设备、包括主设备和从设备的系统及其操作方法、以及芯片封装 | |
| US11063596B1 (en) | Frame decoding circuit and method for performing frame decoding | |
| WO2005038637A2 (en) | Well-matched echo clock in memory system | |
| KR20160146404A (ko) | 입출력라인 테스트 장치 및 방법 | |
| JPS63239579A (ja) | 携帯可能電子装置 | |
| CN112213622B (zh) | 高速外设系统及其控制方法 | |
| US7375561B2 (en) | Timing adjustment circuit and method thereof | |
| US7920433B2 (en) | Method and apparatus for storage device with a logic unit and method for manufacturing same | |
| CN202495946U (zh) | 一种基于物联网管理控制的fpga的总线型通信系统 | |
| CN1666480B (zh) | 用于数据传输的方法和装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: RENESAS ELECTRONICS CO., LTD. Free format text: FORMER OWNER: RENESAS TECHNOLOGY CORP. Effective date: 20100925 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20100925 Address after: Kanagawa Applicant after: Renesas Electronics Corporation Address before: Tokyo, Japan, Japan Applicant before: Renesas Technology Corp. |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CP02 | Change in the address of a patent holder |
Address after: Tokyo, Japan, Japan Patentee after: Renesas Electronics Corporation Address before: Kanagawa Patentee before: Renesas Electronics Corporation |
|
| CP02 | Change in the address of a patent holder | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20121017 Termination date: 20190212 |