CN102025374A - 数模转换器的差分非线性误差实时校正的自动校准电路 - Google Patents

数模转换器的差分非线性误差实时校正的自动校准电路 Download PDF

Info

Publication number
CN102025374A
CN102025374A CN2010106060370A CN201010606037A CN102025374A CN 102025374 A CN102025374 A CN 102025374A CN 2010106060370 A CN2010106060370 A CN 2010106060370A CN 201010606037 A CN201010606037 A CN 201010606037A CN 102025374 A CN102025374 A CN 102025374A
Authority
CN
China
Prior art keywords
calibration
switch
digital
analog converter
summing amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010106060370A
Other languages
English (en)
Other versions
CN102025374B (zh
Inventor
蒋方亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
514 Institute of China Academy of Space Technology of CASC
Original Assignee
514 Institute of China Academy of Space Technology of CASC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 514 Institute of China Academy of Space Technology of CASC filed Critical 514 Institute of China Academy of Space Technology of CASC
Priority to CN 201010606037 priority Critical patent/CN102025374B/zh
Publication of CN102025374A publication Critical patent/CN102025374A/zh
Application granted granted Critical
Publication of CN102025374B publication Critical patent/CN102025374B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Amplifiers (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

对数模转换器的差分非线性误差实时校正的自动校准电路，以提高数模转换器DAC的分辨率，包括一个求和放大器，所述求和放大器的输出端通过第一电阻分别连接第一开关的一端和所述求和放大器的负向输入端，所述求和放大器的负向输入端连接第二开关的一端；所述第一开关的另一端连接应用数模转换器，所述第二开关的另一端连接校准数模转换器；所述应用数模转换器通过数据总线A分别连接随机存储器和控制器，所述校准数模转换器通过RAM数据总线连接所述随机存储器；所述第一开关和第二开关均连接所述控制器；所述求和放大器的输出端通过第二电阻分别连接标准数模转换器和比较器的正向输入端，所述标准数模转换器通过数据总线B分别连接所述随机存储器。

Description

数模转换器的差分非线性误差实时校正的自动校准电路
技术领域
本发明涉及数模转换器技术，特别是一种对数模转换器的差分非线性误差实时校正的自动校准电路。
背景技术
数模转换器的缩写是DAC，差分非线性的缩写是DNL。一般数模转换器DAC的差分非线性DNL是在DAC的应用中的主要误差源之一。由于DAC固有的DNL误差，以及由于应用条件变化(例如温度变化)，数模转换器表现的DNL误差也不相同，所以需要设计一种可对DAC的DNL误差实时校正的自动校准电路，以提高数模转换器DAC的准确度和分辨率。
发明内容
本发明针对现有技术存在的缺陷或不足，提供一种对数模转换器的差分非线性误差实时校正的自动校准电路，以提高数模转换器DAC的准确度和分辨率。
本发明的技术方案如下：
对数模转换器的差分非线性误差实时校正的自动校准电路，其特征在于，包括一个求和放大器，所述求和放大器的输出端通过第一电阻分别连接第一开关的一端和所述求和放大器的负向输入端，所述求和放大器的负向输入端连接第二开关的一端；所述第一开关的另一端连接应用数模转换器，所述第二开关的另一端连接校准数模转换器；所述应用数模转换器通过数据总线A分别连接随机存储器和控制器，所述校准数模转换器通过RAM数据总线连接所述随机存储器；所述第一开关和第二开关均连接所述控制器；所述求和放大器的输出端通过第二电阻分别连接标准数模转换器和比较器的正向输入端，所述标准数模转换器通过数据总线B分别连接所述随机存储器和所述控制器，所述比较器的输出端连接所述控制器；所述比较器的负向输入端接地，所述求和放大器的正向输入端接地。
所述控制器用于对所述比较器的状态进行判断、对数据总线A和数据总线B进行操作、以及控制所述第一开关和第二开关。
所述求和放大器对应用数模转换器的输出和校准数模转换器的输出进行模拟运算后完成数据或代码的校准并输出电压。
所述自动校准电路数据代码同步寻址校准代码，实现数模转换器转换特性的DNL全程校准或分段校准。
所述校准流程中标准1LSB的产生过程以及相邻代码与相应的记忆模拟值相互比较运算的过程。
本发明的技术效果如下：
(1)数据代码同步寻址校准代码，实现数模转换器转换特性的DNL全程校准或分段校准，灵活的校准配置。
(2)实时产生标准1LSB代码，减小环境温度的影响。
(3)实现全自动校准。
(4)校准流程简单，自动校准效率高。
(5)利用该电路，静态特性有明显改善：
  DNL   INL
  校准前   ±1.75LSB   ±2LSB
  校准后   ±0.5LSB   ±0.75LSB
附图说明
图1是本发明的原理结构图。
具体实施方式
下面结合附图(图1)对本发明进行说明。
如图1所示，对数模转换器的差分非线性误差实时校正的自动校准电路，其特征在于，包括一个求和放大器A1，所述求和放大器A1的输出端通过第一电阻分别连接第一开关SW1的一端和所述求和放大器A1的负向输入端“-”，所述求和放大器A1的负向输入端“-”连接第二开关SW2的一端；所述第一开关SW1的另一端连接应用数模转换器即应用DAC，所述第二开关SW2的另一端连接校准数模转换器即校准DAC；所述应用数模转换器通过数据总线A分别连接随机存储器RAM和控制器，所述校准数模转换器通过RAM数据总线连接所述随机存储器RAM；所述第一开关SW1和第二开关SW2均连接所述控制器；所述求和放大器A1的输出端通过第二电阻分别连接标准数模转换器即标准DAC和比较器Comparator的正向输入端“+”，所述标准数模转换器通过数据总线B分别连接所述随机存储器RAM和所述控制器，所述比较器Comparator的输出端连接所述控制器；所述比较器的负向输入端“-”接地，所述求和放大器的正向输入端“+”接地。所述控制器用于对所述比较器的状态进行判断、对数据总线A和数据总线B进行操作、以及控制所述第一开关SW1和第二开关SW2。所述求和放大器A1对应用数模转换器的输出和校准数模转换器的输出进行模拟运算后完成数据或代码的校准并输出电压Vout。所述自动校准电路数据代码同步寻址校准代码，实现数模转换器转换特性的DNL全程校准或分段校准。
关于校准原理：
应用实时校准原理：应用中SW1、SW2同时闭合，数据总线A中的数据加载到应用DAC，同时该数据作为地址代码对RAM寻址，相应RAM数据总线中的数据输入到校准DAC中并通过求和放大器A1进行代数和运算后完成该代码的校准。输出端Vout输出相应校准电压。
自动校准原理：首先断开SW1，闭合SW2，通过数据总线B控制标准DAC输出一个标准1LSB输出，调整数据总线A中的数据，使比较器输出零。第二，校准DAC的标准1LSB代码配置完成存储，闭合SW1，并配置数据总线A为校准代码Cm，调整数据总线B的总线数据，通过标准DAC使比较器再次为零。第三，将校准代码加1，通过数据总线A输出，通过数据总线B调整校准DAC输出，使比较器输出零。此时将数据总线B的代码存储于RAM中。重复该过程完成所有代码校准。
比较器第二次调零时：VSTD＝VM+VSTD_LSB
比较器第三次调零时：VSTD＝VM+VSTD_LSB＝VM+1+VCAL
也就是：VM+1-VM＝VSTD_LSB-VCAL
VSTD_LSB：校准DAC的标准LSB；
VM：应用DAC加载代码M时的电压；
VM+1：应用DAC加载代码M+1时的电压；
VCAL：校准DAC加载校准代码时的电压；
VSTD：标准DAC输出电压。
关于应用效果：
利用该电路，静态特性有明显改善：
  DNL   INL
  校准前   ±1.75LSB   ±2LSB
  校准后   ±0.5LSB   ±0.75LSB
应用效果中INL(积分非线性)误差改善与本发明自动校准电路有关。INL积分非线性简单说是整个代码区间的DNL代数和，DNL减小，必然INL会小。在DNL相互抵消的特殊的情况，INL小，而DNL大，在非满度应用中，虽然INL小，但输出误差很大(因为DNL大)，DNL是数模转换器的本质误差。一般情况下，DNL大，则INL大，而且代码范围越宽，这种效应越明显。INL产生的本质原因是DNL。
1LSB就是DAC的分辨率，即最低位变化1位引起DAC输出的变化值。DAC编码格式一般大多数的芯片是一样的，两种基本的格式，格式问题不影响该电路的运行，简单调整控制器的控制过程即可实现。
控制器三个基本作用：对比较器的状态进行判断；对数据总线A、B进行操作；控制开关SW1和SW2。
求和放大器A1进行代数和运算后完成该代码的校准是指应用过程中：应用DAC的输出和校准DAC的输出通过放大器A1的模拟运算后完成了校准并输出Vout。
RAM数据总线中的数据对应地址代码或对应校准DAC的输出。
在此指明，以上叙述有助于本领域技术人员理解本发明创造，但并非限制本发明创造的保护范围。任何没有脱离本发明创造实质内容的对以上叙述的等同替换、修饰改进和/或删繁从简而进行的实施，均落入本发明创造的保护范围。

Claims (5)

1.对数模转换器的差分非线性误差实时校正的自动校准电路，其特征在于，包括一个求和放大器，所述求和放大器的输出端通过第一电阻分别连接第一开关的一端和所述求和放大器的负向输入端，所述求和放大器的负向输入端连接第二开关的一端；所述第一开关的另一端连接应用数模转换器，所述第二开关的另一端连接校准数模转换器；所述应用数模转换器通过数据总线A分别连接随机存储器和控制器，所述校准数模转换器通过RAM数据总线连接所述随机存储器；所述第一开关和第二开关均连接所述控制器；所述求和放大器的输出端通过第二电阻分别连接标准数模转换器和比较器的正向输入端，所述标准数模转换器通过数据总线B分别连接所述随机存储器和所述控制器，所述比较器的输出端连接所述控制器；所述比较器的负向输入端接地，所述求和放大器的正向输入端接地。
2.根据权利要求1所述的对数模转换器的差分非线性误差实时校正的自动校准电路，其特征在于，所述控制器用于对所述比较器的状态进行判断、对数据总线A和数据总线B进行操作、以及控制所述第一开关和第二开关。
3.根据权利要求1所述的对数模转换器的差分非线性误差实时校正的自动校准电路，其特征在于，所述求和放大器对应用数模转换器的输出和校准数模转换器的输出进行模拟运算后完成数据或代码的校准并输出电压。
4.根据权利要求1所述的对数模转换器的差分非线性误差实时校正的自动校准电路，其特征在于，所述自动校准电路数据代码同步寻址校准代码，实现数模转换器转换特性的DNL全程校准或分段校准。
5.根据权利要求1所述的对数模转换器的差分非线性误差实时校正的自动校准电路，其特征在于，所述校准流程中标准1LSB的产生过程以及相邻代码与相应的记忆模拟值相互比较运算的过程。
CN 201010606037 2010-12-24 2010-12-24 数模转换器的差分非线性误差实时校正的自动校准电路 Active CN102025374B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201010606037 CN102025374B (zh) 2010-12-24 2010-12-24 数模转换器的差分非线性误差实时校正的自动校准电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201010606037 CN102025374B (zh) 2010-12-24 2010-12-24 数模转换器的差分非线性误差实时校正的自动校准电路

Publications (2)

Publication Number Publication Date
CN102025374A true CN102025374A (zh) 2011-04-20
CN102025374B CN102025374B (zh) 2013-10-16

Family

ID=43866309

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201010606037 Active CN102025374B (zh) 2010-12-24 2010-12-24 数模转换器的差分非线性误差实时校正的自动校准电路

Country Status (1)

Country Link
CN (1) CN102025374B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104678896A (zh) * 2015-02-11 2015-06-03 北京配天技术有限公司 数模转换器的校正装置、方法以及数控系统
CN105322965A (zh) * 2015-12-07 2016-02-10 中国科学院微电子研究所 具有延迟偏差检测和校准功能的数模转换器
CN110873836A (zh) * 2018-08-30 2020-03-10 恩智浦有限公司 涉及校准比较器电路的模拟测试总线设备和其方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4829236A (en) * 1987-10-30 1989-05-09 Teradyne, Inc. Digital-to-analog calibration system
CN1663127A (zh) * 2002-05-28 2005-08-31 阿纳洛格装置公司 偏移校准系统
CN1703831A (zh) * 2002-09-26 2005-11-30 阿纳洛格装置公司 集成的数字校准电路和数模转换器(dac)
CN1806389A (zh) * 2003-06-18 2006-07-19 皇家飞利浦电子股份有限公司 数模转换器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4829236A (en) * 1987-10-30 1989-05-09 Teradyne, Inc. Digital-to-analog calibration system
CN1663127A (zh) * 2002-05-28 2005-08-31 阿纳洛格装置公司 偏移校准系统
CN1703831A (zh) * 2002-09-26 2005-11-30 阿纳洛格装置公司 集成的数字校准电路和数模转换器(dac)
CN1806389A (zh) * 2003-06-18 2006-07-19 皇家飞利浦电子股份有限公司 数模转换器

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104678896A (zh) * 2015-02-11 2015-06-03 北京配天技术有限公司 数模转换器的校正装置、方法以及数控系统
CN105322965A (zh) * 2015-12-07 2016-02-10 中国科学院微电子研究所 具有延迟偏差检测和校准功能的数模转换器
CN105322965B (zh) * 2015-12-07 2017-09-08 中国科学院微电子研究所 具有延迟偏差检测和校准功能的数模转换器
CN110873836A (zh) * 2018-08-30 2020-03-10 恩智浦有限公司 涉及校准比较器电路的模拟测试总线设备和其方法

Also Published As

Publication number Publication date
CN102025374B (zh) 2013-10-16

Similar Documents

Publication Publication Date Title
CN103873059B (zh) 一种应用于高精度逐次逼近模数转换器的数字校准方法
US7515086B2 (en) Pipelined analog-to-digital converter and method of analog-to-digital conversion
CN102386921B (zh) 一种流水线adc多比特子dac电容失配校准方法
CN102843136B (zh) 一种高速高精度大范围低功耗动态比较器失调校正方法
US6642871B2 (en) Analog/digital converter with error automatic calibration function
US8922402B2 (en) Offset correction device of comparator
US11146282B1 (en) Calibration of residual errors using least-mean-squares (LMS) and stochastic-gradient methods for an analog-to-digital converter (ADC) with a pre-calibrated lookup table
CN104796149B (zh) 高精度逐次逼近型模数转换器及其基于dnl的性能提升方法
CN104124967A (zh) 一种分段电容阵列型逐次逼近模数转换器校准结构及方法
CN111565042B (zh) 一种适用于两步式adc的校正方法
CN113037287B (zh) 一种高精度逐次逼近性模数转换器的后台校准方法及系统
CN107453756A (zh) 一种用于流水线adc的前端校准方法
CN102025374B (zh) 数模转换器的差分非线性误差实时校正的自动校准电路
WO2007064604A1 (en) Analog-to-digital converter
CN102723951B (zh) 一种具有平移技术的流水线型adc数字后台校正电路
CN112636755A (zh) 数模转换器电流源、校准装置、校准系统及校准方法
CN109084931B (zh) 一种传感器失调校准方法
CN101841334B (zh) 模数转换器
KR101122734B1 (ko) 캐패시터의 직렬연결을 이용한 멀티플라잉 디지털 아날로그 변환기와 이를 포함하는 파이프라인 아날로그 디지털 변환기
CN100530952C (zh) 无线收发器的放大器增益控制电路
Yurchenko et al. Realization of Foreground Calibration and Correction of Pipelined ADC Based on 2.5-bit Stages
Konno et al. A 16b 1.62 MS/s calibration-free SAR ADC with 86.6 dB SNDR utilizing DAC mismatch cancellation based on symmetry
CN116938244B (zh) 纯数字域的r-2r电阻型dac误差补偿校准方法
CN114326900A (zh) 一种高精度可调基准电压产生电路
Mafi et al. A 10-bit 50-MS/s charge injection pipelined ADC using a digital calibration

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C53 Correction of patent of invention or patent application
CB03 Change of inventor or designer information

Inventor after: Jiang Fangliang

Inventor after: Ji Qizheng

Inventor before: Jiang Fangliang

COR Change of bibliographic data

Free format text: CORRECT: INVENTOR; FROM: JIANG FANGLIANG TO: JIANG FANGLIANG JI QIZHENG

C14 Grant of patent or utility model
GR01 Patent grant