CN1806389A

CN1806389A - 数模转换器

Info

Publication number: CN1806389A
Application number: CNA2004800169052A
Authority: CN
Inventors: 约瑟夫·布雷艾雷
Original assignee: Koninklijke Philips Electronics NV
Current assignee: Koninklijke Philips NV
Priority date: 2003-06-18
Filing date: 2004-06-11
Publication date: 2006-07-19
Also published as: JP2006527956A; WO2004112254A1; US20060158360A1; EP1639711A1

Abstract

一种数模转换器，包括多个转换元件和一个参考转换元件，还包括失配校准单元，用于响应至少一个转换元件的输出与参考转换元件输出之间的比较来校准该至少一个转换元件。失配校准单元通过确定在各种情况下转换元件的输出与参考转换元件的输出之间的差值来校准源的静态和动态失配。

Description

数模转换器

本发明涉及一种数模转换器和一种将数字信号转换成模拟信号的方法。

数模转换器包括多个单独的源，通常但不唯一是1比特电流源，使用这些源来构造表示数字输入码的模拟信号。由此得到的模拟信号的精确性取决于几个因素。这些因素之一是各个源之间的匹配，其决定了所有源操作的水平和它们彼此一致地运转的程度。这种现象在本领域中称为“失配水平”。这种失配水平包括两种起作用的因素：静态失配和动态失配。静态失配定义为一种差值，当每个源的数字输入码不变时(即静态的)，在各个源之间可以确定这种差值。动态失配定义为各个源之间的非静态的动作差值，其中各个源的数字输入码彼此相同地改变。动态失配在本领域中也指“杂讯(glitch)”失配。在当前的高速(也指高频率)D/A转换器中，其中被转换的信号为高频的，动态失配看起来占主导因素。另外，当被转换信号是低频的或者甚至是静态的，静态失配是重要因素。

校准静态失配的已知技术包括使用选择算法，效果是使源之间的失配最终达到平衡。例如，US-A-5406283提出一种技术，用于校正数模转换器内单元(unit)数模转换元件之间的较小失配，其中数模转换器包括一种装置，其循环地选择用于转换数字信号的每个值的该单元元件的连续不同的排列，以使单元元件之间的失配随机化。但是这样一种循环装置没有解决去除或引起每个单元元件内误差的问题。这个系统的缺点是，在通常包括大量单元元件的数模转换器中，与单元元件有关的误差被充分消除的程度受到限制。

本发明的一个目的是提供一种可选方案，用于校准在已知方法中精度已经提高的失配，其尤其适合于抑制高速、高频转换器中的动态失配。

通过如权利要求1所述的数模转换器实现上述和其它目的。如此定义的本发明的数模转换器使用与参考值比较结果的反馈来提供精确的失配校准。这个方案可单独地或组合地应用于静态失配校准。

本发明还涉及一种如权利要求9所述的数模信号转换方法和一种如权利要求12所述的用于数模转换器的失配校准单元。

为了更全面地理解本发明，现在通过示例并参考附图描述本发明的实施例。其中

图1示出了根据本发明第一实施例的数模转换器；

图2示出了根据本发明的数模转换器的输出信号；

图3示出了根据本发明另一实施例的数模转换器；

图4示出了本发明校准电路的具体结构；

图5示出了一个转换元件相对于参考转换元件的静态校准的示例；

图6示出了一个转换元件的占空比校准的示例；以及

图7示出了一个转换元件相对于参考转换元件的切换延迟校准的示例。

图1表示三比特数模转换器1。数模转换器1包括数字解码器4，多个锁存器8，它们响应于时钟6产生的时钟信号，和多个开关7，它们响应于锁存器8产生的锁存信号。每个转换元件9都有一个关联开关7。优选地，数字解码器单元4接收多比特数字输入信号，该组锁存器8中的每一个被配制成响应于数字解码器的各个信号输出，选择地将各个转换元件9连接至输出11、13、16。优选地，每个锁存器8被配置成将其相应转换元件9连接至输出单元11、13、16的第一或第二输入端IN、IP，其中输出单元11、13、16适用于合并来自第一和第二输入端IN、IP的信号，以提供输出模拟信号。转换元件提供模拟信号，该模拟信号根据锁存器信号被引入第一输出线路11或第二输出线路13，从而传送至输出节点16。还提供了一个校准电路，用于相对于第一参考转换元件来校准第二转换元件。该校准电路包括：总开关10，用于在第一和第二电流载体之间进行选择；源选择器开关30，用于选择单独的电流I₁和I₂；直流(DC)电流测量仪12，用于测量直流IC_P和IC_N之间的差值。源选择器开关30的作用是将用于校准的电流源即示例中的I1和I2与输出信号线路11、13去耦，并经由作为参考源的源I1的线路15、17和经由要被校准的源I2的线路19、21将它们耦合至校准电路。这样源选择器开关使源I1和另一源I2区分开来。如上所述，锁存器信号控制电流源是否被引入第一或第二输出线路11、13。如图1、3和4所示，尤其是这些图中所示的由电流源产生的电流I1、I2和IREF，根据锁存器信号经由两条支路中的一条被传送。每个电流源的第一支路为图中所示的右侧支路，其上承载的电流分别是I1+，I2+或IREF+。通过另一个第二条支路的电流分别是I1-，I2-，IREF-。因此，锁存器信号切换来自第一支路或第二支路的电流，在任一时间，第一或第二支路分别承载电流I1、I2或IREF，而另一支路上承载的电流将会是零。参照图1，线路15承载的电流是I1-，线路17承载的是I1+，线路19承载的是I2-，线路21承载的是I2+。从图中可以看出，被校准源I2的各个支路19、21具有相同的命名。例如，源2的支路上承载的电流在图4中被标注为I2+和I2-。在随后的描述中，为了简单和一致，假设如果锁存器的数据信号是“1”，则锁存器将开关设定为使“+”支路(即第二支路)承载源电流，“-”支路(即第一支路)不承载电流。所以，如果数据信号是“0”，则“-”支路承载源电流而“+”支路是零。注意到在图6和7中也使用该命名，并具有相同的意义。

利用在第一和第二输出线路上测量的DC电流电平的差值来确定第一和第二转换元件之间的静态误差和各种动态误差。由DC电流测量仪测量的差值以数字信号的形式提供给校准控制电路2，该校准控制电路2响应于测量的差值，向第二转换元件提供校准信号，使得引起的静态误差和各种动态误差在第二和参考转换元件之间相匹配。

只作为示例，图1表示一个三比特数模转换器，用于将数字数据000转换成111。为了将三比特数字数据转换成模拟信号，需要7个转换元件9，用I1至I7表示(即2³-1个转换元件)。实际上，能够理解，该数模转换器可以被构造成对具有多于三个比特的更多比特的数据进行转换。这可以通过提供适当数目的源和锁存器以及适当的控制电路来实现。本发明不限制转换数据包括的比特数目。

在图1中，转换元件是电流源。但是，本发明不限于此，转换元件也可以是电压源或者是在适当信号作用下起源作用的任意实际元件组。具体地，从标称1比特单元的切换产生标称1比特的模拟信号，并且产生的信号可以被测量并被调谐至与另一个单元相同。如果选择其它源，则适当地调整图1所示结构，但是下述校准电路遵循相同原理。例如，如果选择电压源，则需要测量电压而不是电流。但是注意，当使用电流源时，可以直接测量电流或电压。

在一个实施例中，选择的源彼此基本相同，例如一系列基本上相同的单元源(unit source)。但是，在一个可选实施例中，选择源从而使用已经校准的源的合并去校准下一个源。例如，选择一系列源，其中一个源产生的电流是前一个源产生的电流的多倍，例如双倍。这样对于电流源来说，通过每个源的电流每次都会加倍，以至于I1＝1个电流单位，I2＝2个电流单位，I3＝4个电流单位，I4＝8个电流单位等。这种二进位结构尤其可应用在数模转换器中。在这个特定的实施例中，也提供了参考源，其中流经参考源的电流Iref＝1个单位。然后使用参考源来校准源I1＝1个单位。一旦使用IREF校准I1，则使用IREF和I1的合并作为参考源IREF2来校准I2，其产生2个单位的电流。然后使用IREF、I1和I2的合并作为参考源IREF3来校准I3，其产生4个单位的电流，等等，直到最大的电流源相对于其它源被校准为止。

本发明可应用于包括一系列理论上相同源的任何数模转换器，但实际上这些源不完全相同，因此需要校准。这样，本发明能够应用于传统转换器，即奈奎斯特转换器及σ-δ(sigma delta)型转换器，尤其可应用于反馈环中通常使用的D/A转换器。

参考图4，转换元件选择逻辑4、8用于选择转换元件以及转换元件输出的位置。转换元件选择逻辑电路优选地包括数字解码器4和锁存器8。锁存器8的功能是驱动开关7进入两位置中的一个。在第一位置，锁存器使开关7将电流(如果使用电压源则是电压)经由接触点3引入第一支路I1+。在正常操作时，当这个源没有校准时，这条支路连接至第一输出线路11，其承载电流IP。在校准期间，源选择器30将该支路I1+连接至总开关10。在第二位置，锁存器8使开关7将电流(如果使用电压源则是电压)经由接触点5引入第二支路I1-。再次，在正常操作时，该第二支路连接至承载电流IN的第二输出线路13。在校准期间，该第二支路I1-连接至总开关10的另一侧。锁存器8允许电流流经一条支路I1+或另一条I1-。因此，锁存器的选择决定了转换器的模拟输出。数字解码器在输入数字数据的基础上确定每个源如何被切换。由于所有被切换的开关在基本上同一时刻及时切换非常重要，因此锁存器控制实际的切换时刻。将由校准电路2产生的动态校准信号提供给锁存器8。第一和第二输出线路的输出IP和IN分别等于模拟信号电流IP和其互补IN。这样，模拟输出信号是第一输出线路上的电流和第二输出线路上的电流之间的差值，即IP-IN。

总开关10是包括两个切换元件的双路开关，参照图4所示和详细描述。这两个切换元件由同一信号控制。总开关10用于交换流经ICP和ICN的电流。在第一切换位置，也指“0”位置或模式1，控制这两个切换元件使得ICP承载来自源IREF的电流而ICN承载来自In的电流。在第二转换位置，也指“1”位置或模式2，控制两个切换元件使得ICP承载来自源In的电流而ICN承载IREF。但是注意，这也取决于锁存器的位置。优选地，发现有一点对于校准电路的最佳操作很重要，即被校准源I1-I7的锁存器8和参考源IREF的锁存器8被设置成被校准电流的总和流经总开关的一条支路ICP或ICN，而参考电流的总和流经另一条支路。总开关10还连接至DC电流测量仪12。这样，在任一时刻，DC仪12的一条支路连接至参考源而另一条支路连接至被校准的源。总开关10的功能将参考图5-7作更详细的描述。

DC电流测量仪12优选地包括电流测量仪和基于测量的电流产生数字信号的模数转换器。优选地，使用σ-δ模数转换器。总开关10决定DC电流测量仪的输入，以致在电流测量中不必考虑偏移和测量时间。由于在电流测量中偏移和测量时间不是影响因素，这就能获得精确的电流测量。将参照图4-7进一步详细描述DC电流测量仪12。

如上所述，将来自DC电流测量仪12的数字输出提供给校准电路2。校准电路2包括逻辑元件，其产生一信号去校准信号源。将校准信号提供给被校准的转换元件I2和优选地提供给参考元件I1。在一个特定实施例中，将校准信号提供给校准电路20。校准电路20可以包括，例如带有可调参数的低通滤波器。例如可以提供电阻-电容(RC)滤波器，其中电容或电阻可改变以提供可调的时间常数。在离散信号域内，低通滤波器作为可调延迟器，可设置在被校准转换元件的锁存器的输出处。这样，电阻离散地改变，例如以校准电路2产生的二进制码离散地改变。将该二进制码提供给电阻堆(resistor bank)，其是一系列并联电阻，这些并联电阻响应于二进制码由开关单独选择。电阻堆可以包括不同尺寸的电阻，但这不是必需的。在一个可选的实施例中，不需要也不使用校准电路。在该可选的实施例中，不是通过对要被校准的各个源进行校准来处理信号源的DC电平。在该可选实施例中，由校准电路2对于每个数据采样数字地计算所有源的净误差，包括静态和各种动态误差的误差计算，并且产生校准信号，该校准信号作用于一个独立源组(未示出)，使得该独立源组产生等于所计算净误差的信号，并将该信号从源组I1-I7中减去。

何时以何频率进行校准取决于数模转换器的特定应用。在一个实施例中，校准在启动时即接通电源时进行。或者也取决于环境，根据特定应用，可能需要以更频繁的间隔进行校准，例如每秒、每分或每小时。在图1所示的实施例中，数模转换器在校准期间不进行操作。这也称为“脱机(offline)”校准。但是，在图3所示的实施例中，可以在转换器工作的同时进行校准。这也称为“联机(online)”校准。

图2表示根据本发明的数模转换器的输出信号。如上所述，数模转换器的输出信号等于承载电流IP的第一输出线路11上与承载电流IN的第二输出线路13上承载的电流的差值，即，来自输出终端16的输出信号是IP-IN。在图2中，描绘了例如以毫安表示的输出信号(IP-IN)与时间的关系。在图2中，用来产生输出信号的电流源基本上相同，每个电流源产生基本上等于1毫安的电流，即I1＝I2＝...＝I7＝1毫安。

对于每个数字输入码，数字解码器4确定数字输入码的十进位数值，以确定多少个转换元件将被切换，以提供第一输出线路11承载的模拟信号电流IP。只要被切换的转换元件的总数等于数字输入码的十进位数值，哪个转换元件被切换不重要。将那些没有被切换到模拟信号输出线路11的转换元件进行切换，以在第二输出线路13上提供模拟信号电流IN的互补。在图1所示的示例中，对于所有数字输入码来说，所有转换元件被切换至第一或第二输出线路。虽然由于它在源上产生恒定负荷因而是优选的，但这不是必需的。

这样，进一步参照图2，在正常运行时，数字输入码000使数字解码器4产生一个信号，该信号使与每个源I1-I7关联的每个锁存器8将电流引入第二输出线路IN。它的实现是通过在图1中将开关7移至右侧使其与接触元件3接触。但是可以理解，如上参考图1所述，在校准模式下，校准位置中的源选择器30将使电流与IN和IP去耦合。注意到图1没有明确地表示数模转换器是在正常模式下还是在校准模式下。

在正常模式下，图1中开关7移至右侧，每个电流源产生1毫安电流。这样，在输出终端16，第二输出线路13上承载的总电流IN等于7mA，第一输出线路11上承载的总电流IP是0mA。这样，对于数字输入码000来说，由于IP-IN＝-7mA，所以输出信号是-7mA。对于数字输入码001来说，数字解码器4产生一个信号，该信号使与每个源I1-I6关联的每个锁存器8将电流引入第二输出线路13，并且使与I7关联的锁存器8将电流引入第一输出线路11。这样，IP＝1mA和IN＝6mA。这样，IP-IN＝-5mA。将相同原理应用于数字输入码010、011、100、101、110和111。所以，例如，数字解码器4从数字输入码111产生一个信号，该信号使与转换元件I1-I7关联的锁存器8将所有转换元件I1-I7的电流引入第一输出线路11以形成电流IP＝7mA。这样，IP-IN＝7-0＝7mA。这是由锁存器8使开关7向左移至接触元件5实现的。

从图2可以看出，在时间t0，数字输入码000产生-7毫安的输出。在时间t1，数字输入码001产生-5mA的输出。在时间t2，数字输入码010产生-3mA的输出。在时间t3，数字输入码101产生3mA的输出。在时间t4，数字输入码111产生7mA的输出。

图2所示结果利用数模转换器获得，利用根据本发明的校准电路来校准该数模转换器。可以看出，特别地，在时间t＝t1-t4处转换元件的切换与获得适当输出信号之间没有延迟。相反，在传统数模转换器中，在元件切换与获得适当输出信号之间有延迟。可以理解，这样的延迟导致了一种特定类型的动态失配。这样，从图2可见，已经克服了传统转换器中与动态失配相关的问题。参照图5-7更详细地描述与静态和动态失配有关的转换器的校准。

图3表示根据本发明另一个实施例的数模转换器。图3中与图1中参考标号相同的元件将不具体参照图3重新描述，除非其细节与图1讨论的不同或者它们的内容被扩展。在图1所示的实施例中，进行“脱机”校准，即，使要被校准的源在正常操作以外(脱机)。在图3的实施例中允许进行校准，且允许数模转换器在校准期间继续正常操作。所以，虽然图3的校准不是严格的“联机”，这是因为正在被校准的源不能用于正常操作，但是如下所述，由于存在临时源ITEMP所以允许转换器继续操作。

在图3的实施例中，提供参考转换元件IREF，用于校准转换元件I1-I7。具体地，所示实施例中正在使用参考转换元件IREF校准转换元件I2。提供附加的转换元件ITEMP和关联的锁存器。另外，利用一个电路提供数字解码器4，用于确定哪个转换元件正在被校准，并将数字控制信号送至在其位置中的临时转换元件ITEMP，而不是送至正在被校准的转换元件I2。这样，转换器继续操作，而没有被校准过程打断。注意到参考转换元件IREF在该实施例中不是必需的。确实，如上参照图1所述，可以使用转换元件I1-I7中的任一个作为参考元件，用来校准其它元件。不需要提供专用于校准的附加参考元件。但是在这种情况下，为了允许数模转换器在源校准期间继续正常操作，要提供两个临时元件(图3中未示出第二个)代替任一时刻的校准中所包含的元件。另外，数字解码器被设置成向适当的临时转换元件提供数字控制码。在校准模式中，源选择器30选择支路15、17、19、21，使得相对于参考源IREF来说，第一支路15上承载的电流是IREF+，第二支路17上承载的电流是IREF-，相对于要校准的源I2来说，第一支路承载的电流是I2+，第二支路上承载的电流是I2-。

图4表示本发明校准电路的详细结构。图4中与图1有相同参考标号的元件不再具体参照图4重新描述，除非其细节与图1讨论的不同或它们的内容有扩展。示出了转换元件In和IREF，其中转换元件In相对于转换元件IREF被校准。在校准模式下，转换元件In的第一输出线路IN+连接至转换元件IREF的第一输出线路IREF+。第二输出线路In-、IREF-也类似连接。提供源选择器30。源选择器30的功能是选择哪个源的输出被引入总开关10。这样，在图4所示实施例中，选择器开关30选择转换元件In和IREF的输出作为总开关10的输入。可以理解，转换元件In被校准后，选择器元件将一同选择IREF、In+1等，直到必须的元件都已被校准过为止。设置源选择器30为每个所选择源选择第一和第二输出线路IN+、IN-、IREF+、IREF-。总开关10有两种模式。如图4所示，在第一模式下，两个开关元件17在左侧位置。在第二模式下，两个开关元件17在右侧位置。

以下校准包括三个阶段，在第一阶段进行静态校准。由数字校准逻辑以DC电流差测量仪根据总开关选择得到的测量值为基础确定静态校准控制信号18，将该静态校准控制信号18经由反馈提供至转换元件In。动态校准包括两个阶段：被校准转换元件相对于参考元件的占空比的校准和被校准转换元件相对于参考元件的切换延迟的校准。每个校准都会引起动态校准控制信号19，将该控制信号19经由反馈提供至各个锁存器8。这样动态校准控制信号19包括两部分：第一部分表示占空比校准，第二部分表示切换延迟校准。注意到图4表示的实施例中每个转换元件和锁存器分别被校正。但是，所述的本发明并不限制于此，可选的实施例确定净误差并使用一组独立的转换元件从转换器的整个输出中减去该净误差。

图5表示上述第一个阶段中一个转换元件相对于参考转换元件的静态校准的例子。在该第一阶段，相对于电流IREF校准DC电流I2。如上所述，IREF是在参考源下测量的DC电流，它可以但不一定是I1。设定开关，使得DC电流仪测量电流差值以及在校准中由校准逻辑调节源，以使测量的电流差值最小化。在图5中示出三幅图(a)-(c)。每幅图均是测量的DC电流(y轴)与时间(x轴)之间的关系曲线。每幅图的左侧表示总开关被设置等于零时测量的DC电流。当总开关被设置于其“零”位置时，这种布置在下文中称为模式1，M1。在每幅图的右侧表示当总开关被设置于其“1”位置时测量的DC电流。当总开关位于此位置时，这种布置在下文中称为模式2，M2。参照图4可以理解，当开关17的两个部分与接触点21接触时，总开关位于其“零”位置；当该开关的两个部分与接触点22接触时，总开关位于其“1”位置。

具体地，图5表示本发明如何测量DC电流偏移误差Ierr。在图(a)中描绘了IC_P电路(或支路)中测量的DC电流与时间的关系。可以看出在模式1下，IC_P电路中测量的DC电流等于IREF，在模式2下，它等于I2。在图(b)中，DC测量仪中的误差偏移量Ierr表示为一条细实线。另外，图(b)描绘了IC_N电路(或支路)中测量的DC电流与时间的关系。可以看出在模式1下，IC_N电路中测量的DC电流等于I2加Ierr，以及在模式2下，IC_N电路中测量的DC电流等于IREF加Ierr。在图(c)中示出了IC_P电路和IC_N电路中测量的DC电流之间的差值，IC_P减IC_N。在模式1下，IC_P和IC_N电路的DC电流之间的差值等于IREF减I2减Ierr。在模式2下，该差值等于I2减IREF减Ierr。已经发现通过确定这两个模式下测量的电流之间的差值，能够消除偏移误差Ierr，并且这两个模式之间的差值等于IREF与I2之间差值的两倍。这可以表示为：

M1-M2＝IREF-I2-Ierr-(I2-IREF-Ierr)

＝2(IREF-I2)

这样，已经发现通过利用上述总开关在两模式之间进行切换，能够消除偏移误差。注意到在上述参照图5的示例中，偏移误差只被引入一条支路(即IC_N支路)。但是本发明不限于此，可以理解，根据本发明的总开关可以消除另一支路(即IC_P支路)中的偏移误差或两条支路之间差值中的偏移误差。参照图(c)，负Ierr用一条细实线表示。

现在参照图6和7描述动态校准。如上所述，第二阶段优选地包括两个阶段：图6所示的有关占空比的校准和图7所示的有关延迟的校准。应该注意，通常，如下所述的占空比校准模式不需要参考源。占空比的校准只需要提供和考虑被校准的电流源，参照图6。所以，在占空比校准模式下，也不需要用于参考源的源选择器开关，这样，优选地，在占空比校准模式下，源选择器将电流切换至清除线路(dumpline)(未示出)。作为进一步的总体评述，补充一点，对于静态和动态校准来说，下一步校准需要使用每步校准的结果。例如，占空比的校准需要使用静态校准的结果，延迟的校准需要使用占空比校准的结果。例如，当前为静态失配的情况下，只有当该当前已知的静态失配的信号被校正后才可以校正占空比。此外，这可以通过向正在被校正的源增加静态校正信号来实现。或者，这可以通过数字校准逻辑2执行。例如，一旦静态失配已知，该失配可以被输入数字校准逻辑，从而如果信号被测量，则可以数字地从被测量信号中减去代表误差的已知失配，以产生期望的信号。类似的方式中，一旦占空比误差已知，则它也可以被输入数字校准逻辑电路2中，该校准逻辑电路2然后在有关延迟的校准中引入这个误差。

图6表示一个转换元件相对于参考转换元件的占空比校准的示例。相对于图5，图6表示三幅图(a)-(c)，其中DC偏移误差Ierr存在于IC_N支路中。每幅图(a)-(c)是测量的电流(y轴)与时间(x轴)之间的关系曲线图。在每幅图的左侧表示总开关位于其“零”位置时测量的电流。如上所述，这种布置在下文中称为模式1，M1。在每幅图的右侧表示当总开关位于其位置“l”时测量的DC电流。当总开关位于其“1”位置时，这种布置在下文中称为模式2，M2。DC偏移误差的负值-Ierr表示为一条细实线。

从图6可以看出电流源I2的占空比不均匀，即，虽然输入数据是010101...，但是电流源I2在一个位置I2+上持续的时间长于在另一位置I2-上持续的时间。当在时间上均分时，这会导致DC误差。已经发现一旦利用上述技术去除偏移误差Ierr，则由占空比误差导致的DC误差可以被测量，并且以测量的误差为基础获得校准信号。优选但不是必需地，连续改变被校准源的数据流(0101010l0...)。由DC电流测量仪测量两次平均DC输出电流。对于该总开关在其每个位置上各测量一次。在没有考虑DC偏移误差Ierr的情况下，这两个结果的差值M1-M2给出了被校准源的占空比。一旦占空比已知，它可以以不同方式改变。在一个实施例中，锁存器内的时钟数据信号的阈值被改变。例如，如果下面电路(即响应于时钟数据信号的电路)的阈值增大，则这个电路将会花费稍长的时间检测数据信号内的低至高的改变，同时会花费稍短的时间检测数据信号内高至低的改变。

例如，在图6所示的图(a)中，测量的是IC_P支路的电流。在图(b)中测量的是IC_N支路的电流。可以看出，在时间t1，该测量电流是持续时间较长的位置I2+的最大值。在时间t2，该测量电流是在持续时间较长的位置I2+加偏移误差Ierr的最小值。在时间t3，该测量电流是在持续时间较短的位置I2-的最大值。在时间t4，该测量电流是在持续时间较短的位置加偏移误差Ierr的最小值。图(c)表示在时间轴上IC_P支路和IC_N支路上测量的电流的差值。直线60表示在模式1下IC_P支路和IC_N支路上测量的电流之间的直流(DC)差值，直线61表示在模式2下IC_P支路和IC_N支路上测量的电流之间的DC差值。已经发现在两种模式下测量的DC差值之间的差值，即直线60和61的电流值之间的差值，等于占空比的误差的两倍。这样，通过确定两种模式之间的DC差值，产生代表占空比误差校准的校准信号，并输入至源用于校准I2。

动态校准的第二阶段包括关于源之间的延迟失配来校准转换元件。图7表示一个转换元件I2相对于参考转换元件IREF的切换延迟校准的示例。图7中有五幅图(a)-(e)。每幅图是被测量电流(y轴)与时间(x轴)的关系曲线图。图(a)描绘了如果锁存器周期地切换，由锁存器8的一条下游支路中的参考源产生的电流(参照图4)。参照图1的描述，通过该支路的电流称为IREF+，而通过另一支路的电流称为IREF-。这样，在任一时刻，这两条支路中的一条将承载电流IREF，而另一条是零。由参考锁存器来管理该过程。被校准源的支路具有相同命名。参照图7，这样对于源2来说，第一和第二支路的电流分别是I2-和I2+。这里，假设如果锁存器的数据信号是“1”，则该锁存器将开关设定成使得“+”支路承载源电流，“-”支路上没有电流。所以如果数据信号是“0”，“-”支路承载源电流而“+”支路是零。

这样，图(7a)表示在一个时间周期内通过支路IREF+的电流。图(7b)表示在相同周期内通过支路I2+的电流。如果假设相同的数据信号被施加于源I2和IREF的锁存器8上，那么明显看出I2的锁存器相比于IREF的锁存器延迟t_de。现在描述校准单元内的DC电流测量仪如何测量这个延迟t_de。为此目的，首先检测通过IC_P支路的电流。

如果总开关在“0”位置，可以假设IC_P支路连接至IREF+和I2-(参照图4和7c)，因此IC_N支路连接至IREF-和I2+。很明显当总开关采用“1”位置时这些连接将会交换，那么IC_P连接至IREF-和I2+，IC_N连接至IREF+和I2-。现在，因为两个不同源的“+”和“-”符号总是在IC_P支路合并，所以如果两个锁存器上的数据信号相等时，只有源电流IREF和I2中的一个流经IC_P。另一个源电流流经IC_N。

所以，总开关在“0”位置时，IC_P承载的是IREF+和I2-承载的电流的合并，如果数据信号相等则该合并的电流等于一个源产生的电流。但是如果两个锁存器的数据信号相同但是交替的，例如以...1100110011...的形式，则如果存在延迟的话，诸如图7a)和7b)所示，流经IC_P支路的电流将不再恒定。当数据信号从高变低时，如7c的第一部分所示流经IC_P的电流会暂时变为零，这是因为I2的锁存器相比于IREF延迟。

现在如果数据信号在两个锁存器上从低变回至高信号，则IC_P将暂时承载两个源的电流，这是因为IREF锁存器已经将电流切换回IREF+支路，而I2锁存器在从I2-支路移走电流时发生延迟。但是这种状况可以通过在数据信号从低变高之前切换总开关10而避免发生。结果是，IC_N支路的电流加倍，而IC_P支路又是零。这在图7c和7d中示出，其中总开关10的切换落后于锁存器8的切换半个周期。所以例如，如果施加于锁存器8的数据信号是前述的...110011001100...的形式，则将总开关10设置成按照...100110011001...的形式切换。

图(e)表示电流差值测量仪的输出与时间的关系曲线图，其确定在时间轴上IC_P和IC_N之间的电流差值，即IC_P-IC_N。参考标号70表示的平均DC电流在时间轴上被确定。已经发现延迟误差与该测量的电流成比例。这是因为平均测量电流为I乘以时间延迟与时间周期的比，其中I等于I2＝IREF(注意，I2被校准成等于IREF)，时间延迟(Tdelay)等于不期望的延迟，时间周期(Tperiod)是总开关在一个位置所处的时间，例如，在模式1下。所以，为了严格的确定不期望的时间延迟(Tdelay)需要进行计算。但这不是必须的，因为最终需要确定的是误差电流而不直接是时间。对于一个开关来说，该误差电流等于I乘以不期望的时间延迟(Tdelay)与时钟持续时间(Tclock)的比，且时钟持续时间(Tclock)是单个数据采样的周期。所以，如果使用...00110011...的形式，则时钟持续时间(Tclock)等于总开关在一个位置的时间周期(Tperiod)的一半，因此需要校准的误差电流是测量的DC电流的两倍。可以理解，如果数据形式是例如10个0后跟着10个1，则需要的误差电流是测量的10倍。这样，精确地确定误差电流变得更困难。因此，优选地，总开关在一个位置的时间周期(Tperiod)与时钟持续时间(Tclock)的比作为因数保持最小，由此因数2是优选的，以致总开关可以比锁存器的切换晚半个周期。

这样，简而言之，已经发现延迟误差与平均DC电流70减偏移误差Ierr成比例。为了产生校准信号以校正延迟误差、偏移误差Ierr，则偏移误差与由于总开关的切换引起的误差(在图7中没有示出)一起被确定，将它们从平均DC电流70中减去。这不是通过切换被校准的源和参考源实现的，而是通过在某一周期内选择只切换总开关实现的。

虽然上文中已经描述了本发明的具体实施例，但是应该理解，可以以不同于上述的方法实现本发明。所述的描述并不限制本发明。

Claims

1、一种数模转换器，包括：

至少两个转换元件；

转换元件选择单元，用于响应于多比特数字输入信号，从所述至少两个转换元件中选择多个转换元件，将该多个转换元件连接至用于输出模拟信号的输出单元；以及

校准单元，用于补偿所述至少第一和第二转换元件中各个元件之间的失配；

其中所述校准单元适用于响应于至少一个所述转换元件的输出与参考转换单元的输出的比较，执行所述失配补偿。

2、如权利要求1所述的数模转换器，其中所述校准单元包括用于响应于所述至少一个转换元件的所述输出与所述参考转换装置的所述输出之间的所述比较，来校准所述至少一个转换元件的所述输出的单元。

3、如权利要求1所述的数模转换器，其中所述校准单元包括用于响应于所述比较来调整所述转换元件选择单元的单元。

4、如权利要求1所述的数模转换器，其中所述校准单元包括用于确定所述至少一个转换元件的所述输出与所述参考转换元件的所述输出之间的差值的单元。

5、如权利要求2所述的数模转换器，其中所述校准单元适用于响应于所述比较，调整将所述至少一个转换元件连接至所述输出单元的各个锁存器的占空比。

6、如权利要求2所述的数模转换器，其中所述校准单元适用于响应于所述比较，调整将所述至少一个转换元件连接至所述输出单元的各个锁存器的切换延迟。

7、如权利要求1所述的数模转换器，其中所述参考转换元件是所述至少两个转换元件之外的元件。

8、如权利要求1所述的数模转换器，其中从所述至少两个转换元件中选择所述参考转换元件。

9、一种用于将数字信号转换成模拟信号的转换器的方法，包括下列步骤：

提供多个转换元件和一个参考转换元件；

响应于所述数字信号，从所述至少两个转换元件中选择多个转换元件；

合并所述选中的转换元件的输出，以提供模拟信号；以及

校准所述多个转换元件中各个元件之间的失配；

其中，将至少一个所述转换元件的输出与参考转换元件的输出进行比较，并且响应于所述比较而执行所述校准步骤。

10、如权利要求9所述的将数字输入信号转换成模拟输出信号的方法，其中所述校准步骤进一步包括响应于所述比较来修改所述选择步骤的步骤。

11、如权利要求12所述的将数字输入信号转换成模拟输出信号的方法，其中所述校准步骤进一步包括响应于所述比较来校准所述至少一个转换元件的输出的步骤。

12、一种用于数模转换器的失配校准单元，包括：

比较单元，用于当第一和第二转换单元的输出被输入所述单元时比较所述第一和第二转换单元的输出，以及

计算单元，用于响应于所述比较，当所述转换单元连接至所述计算单元的输出时，向所述转换单元提供失配校准信号。

13、如权利要求12所述的失配校准单元，其中所述校准信号代表为便于校准所述转换元件的静态失配，所述输出之一必须被调整的量。

14、如权利要求12或13所述的失配校准单元，其中所述校准信号代表为便于校准所述转换元件的动态失配，将所述转换元件之一连接至输出单元的锁存器的占空比或切换延迟的调整量。