CN102624412A - 半导体集成电路及其操作方法 - Google Patents

半导体集成电路及其操作方法 Download PDF

Info

Publication number
CN102624412A
CN102624412A CN2012100178518A CN201210017851A CN102624412A CN 102624412 A CN102624412 A CN 102624412A CN 2012100178518 A CN2012100178518 A CN 2012100178518A CN 201210017851 A CN201210017851 A CN 201210017851A CN 102624412 A CN102624412 A CN 102624412A
Authority
CN
China
Prior art keywords
terminal
signal
voltage
digital
operational amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012100178518A
Other languages
English (en)
Other versions
CN102624412B (zh
Inventor
五十岚丰
胜部勇作
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN102624412A publication Critical patent/CN102624412A/zh
Application granted granted Critical
Publication of CN102624412B publication Critical patent/CN102624412B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/30—Circuits for homodyne or synchrodyne receivers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0041—Functional aspects of demodulators
    • H03D2200/0045—Calibration of demodulators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0041—Functional aspects of demodulators
    • H03D2200/0047—Offset of DC voltage or frequency

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)
  • Analogue/Digital Conversion (AREA)
  • Networks Using Active Elements (AREA)
  • Circuits Of Receivers In General (AREA)

Abstract

本公开涉及半导体集成电路及其操作方法。提供本发明以便缩短直流偏移消除操作时期。两个校准电阻器的端子之一被连接到具有滤波器处理和放大功能的有源低通滤波器的差分输出端子，并且电压比较器的两个输入端子和所述开关的两个端子被连接到两个校准电阻器的另一个端子，在计算用于减小直流偏移电压的数字控制信号的计算时期中，电压比较器检测取决于由数模转换器的模拟电流引起的校准电阻器之一的电压降的校准电压。在减小直流偏移电压的校准时期，响应于数字控制信号的数模转换器的校准模拟电流通过开关传递给滤波器的输入侧。

Description

半导体集成电路及其操作方法
技术领域
本发明涉及半导体集成电路及其操作方法，并且更具体地，涉及一种可用于缩短DC(直流)偏移消除操作的时间段的技术。
背景技术
传统的超外差接收器需要去镜像滤波器，用于去除干扰伴随频率转换的镜像频率的波。日本待审专利公开No.2001-211098(专利文档1)公开了一种校准由不需要作为外部部件的去镜像滤波器的直接转换接收器内的LO(局部)泄漏等引起的基带放大信号的DC偏移的技术。特别地，可变增益放大器的输入被通过低通滤波器连接到接收混合器的输出，模数转换器的输入被连接到可变增益放大器的输出，控制电路的输入被连接到模数转换器的输出，数模转换器的输入被连接到控制电路的输出，并且数模转换器的输出被连接到可变增益放大器的偏移控制输入端子。控制电路测量可变增益放大器的输出的直流偏移，从而可以通过A/D转换和D/A转换校准可变增益放大器的输出的直流偏移。
日本待审专利公开No.2005-12409(专利文档2)公开了一种通过以下处理防止增益设置改变的影响被施加到后级的技术：连接增益控制器的输入侧上的偏移抑制器、由DC反馈单元监视增益控制器的输出DC电平、并且控制偏移抑制器使得被监视的输出DC电平保持预定值。
日本待审专利公开No.2007-88983(专利文档3)公开了一种直接转换类型的OFDM接收电路的接收电路，其具有：用于以快速傅立叶变换(FFT)电路提取DC分量，并且估计DC偏移量的DC偏移估计电路；用于将估计的DC偏移量转换为模拟值的D/A转换器；以及用于从混合器的输出中减去作为模拟值的DC偏移估计量的减法器，从而可以抑制A/D转换器的输入处的基带信号的削波，并且可以对DC分量解调，而不损失低频分量的原始信息。
WO 2005/055450(专利文档4)公开了一种接收装置，其仅在认为来自高频电路的干扰波输入的接收场强显著高于所希望的接收信号的接收场强，并且在偏移电压校准期间存在接收器由于干扰波而饱和的可能性的情况下，停止诸如低噪声放大器或正交解调器的高频电路的操作；并且在偏移电压校准期间之前和之后，不存在接收器由于从高频电路输入的干扰波而饱和的可能性的情况下，总是设置诸如低噪声放大器或正交解调器的高频电路的操作状态，而不改变该操作状态。
日本待审专利公开(PCT申请的翻译)No.2009-552936(专利文档5)公开了一种通过作为复数滤波器(complex filter)的基本组件的运算放大器，将包括DC偏移检测电路、数模程序寄存器和数模转换器的DC偏移补偿电路连接到滤波器增益级的输出的技术。
[相关技术文档]
[专利文档]
专利文档1日本待审专利公开No.2001-211098
专利文档2日本待审专利公开No.2005-12409
专利文档3日本待审专利公开No.2007-88983
专利文档4WO 2005/055450
专利文档5日本待审专利公开(PCT申请的翻译)No.2009-552936
发明内容
在本发明之前，本发明的发明人从事了其中具有如专利文档1中描述的不需要作为外部部件的去镜像滤波器的直接转换接收器的半导体集成电路的研究和开发。
然而，直接转换类型或低IF类型的接收器不需要被配置为外部部件的去镜像滤波器，诸如表面声波(SAM)滤波器或电介质滤波器，但是另一方面，如熟知的，发生由于LO(局部)泄漏等出现的基带放大信号的DC偏移的问题。基带放大信号的DC偏移是由“LO泄漏”引起的，当接收局部信号(LO信号)从低噪声滤波器(LNA)的输入被输出，并且通过接收混合器的输入被馈入时发生LO泄漏。接收混合器的输入端子处的LO泄漏信号被与自身的接收局部信号(LO信号)混合，并且作为直流分量的DC偏移发生在接收混合器的输出内。该现象被称为“自混合”。
另一方面，在直接转换或低IF类型的接收器中，在接收混合器执行的频率转换之后的处理低频带内的信号的级内，布置去除所希望通道之外的信号的通道滤波器。该低频带信号处理级被称为模拟基带单元。模拟基带单元具有通道滤波器的功能，以及此外的信号放大功能和增益改变功能。由有源低通滤波器实现滤波处理，该源低通滤波器使用诸如运算放大器、电阻器R、电容器C的半导体集成电路内的部件取代诸如表面声波(SAW)滤波器和电介质滤波器的外部部件。
出于需要大约100dB的电压增益以便将具有几个μV的电压振幅的弱无线频率信号放大为模拟基带单元的输出内的大约1V的振幅的原因，模拟基带单元的具有信号放大功能的放大器的增益通常仅在模拟基带单元内为40dB或更大。通常，在直接转换接收器中，由“LO泄漏”引起的接收混合器的输出的基带放大器的偏移输入电压大约为几个mV。然而，当信号被以40dB的增益放大时，模拟基带单元的输出内的偏移输出电压变为几百mV，从而模拟基带信号的动态范围减小。
因此，在本发明之前，本发明的发明人研究了在专利文档1中描述的DC偏移消除电路。然而，本发明的发明人阐明这样的问题，即，由于专利文档1内描述的DC偏移消除电路使用模数转换器和数模转换器，该半导体集成电路的电路规模和功耗大。半导体集成电路的大的电路规模意味着半导体集成电路的大的半导体芯片面积，从而存在半导体集成电路的高成本的问题。另一方面，安装在蜂窝电话内的其中具有直接转换接收器的半导体集成电路以蜂窝电话的电池操作。因此，存在半导体集成电路的高功耗缩短蜂窝电话的电池的寿命的问题。
图1是示出了DC偏移消除电路的一种配置的图，该DC偏移消除电路用于消除提供在本发明之前的本发明的发明人研究的半导体集成电路内的直接转换接收器的接收器的基带放大信号的DC偏移电压。
提供在图1所示的本发明之前的本发明的发明人研究的半导体集成电路内的DC偏移消除电路包括差分放大器302、开关SWFIL、作为通道滤波器的有源低通滤波器301、电压比较器CMP、偏移消除控制电路100和数模转换器DAC0。
提供在图1所示的半导体集成电路内的直接转换接收器在蜂窝电话的正常接收操作中如下操作。
虽然图1中未示出，从直接转换接收器的接收混合器产生的基带信号被提供给差分放大器302的差分输入端子IN和INB。来自差分放大器302的差分输出端子OUT和OUTB的差分基带接收放大信号被通过开关SWFIL提供给有源低通滤波器301的差分输入端子。作为通道滤波器的有源低通滤波器301是使用运算放大器、电阻器R和电容器C的有源低通滤波器，其是例如两个Sallen-key低通滤波器电路。如熟知的，通过将运算放大器的反相输入端子和输出端子通过电容器耦连或连接到两个串联电阻器的连接节点作为输入，配置Sallen-key低通滤波器。作为通道滤波器的有源低通滤波器301消除所希望通道之外的信号。来自有源低通滤波器301的差分输出端子OUT2和OUT2B的差分基带接收放大信号被图1中未示出的模数转换器转换为接收数字基带信号，并且该接收数字基带信号被提供给安装在蜂窝电话上的基带处理单元。
另一方面，提供在图1所示的半导体集成电路内的直接转换接收器在例如蜂窝电话加电时或即将开始通话时执行的初始化序列中执行DC偏移消除操作。
具体地，以电压比较器CMP检测差分放大器302的差分输出端子OUT和OUTB之间的DC偏移电压VOS1的电平，电压比较器CMP的检测结果被提供给偏移消除控制电路100，并且偏移消除控制电路100响应于偏移消除控制电路100的电压比较器CMP的检测结果，根据预定的搜索算法，产生多个位或一组位的数字信号DACS、DAC2、DAC1和DAC0，并且将它们提供给数模转换器DAC0的数字输入端子。因此，响应于多个位或一组位的数字信号DACS、DAC2、DAC1和DAC0的模拟输出电流在数模转换器DAC0的模拟输出端子中流动。结果，差分放大器302的两个负载电阻器RD和RDB之一内的电压降由于数模转换器DAC0的模拟输出电流而增加，从而差分放大器302的差分输出端子OUT和OUTB之间的DC偏移电压VOS1的电平可被控制为几乎为零。
将更具体地描述DC偏移消除操作。
首先，作为差分放大器302的差分晶体管对的N沟道MOS晶体管MND和MNDB具有相同特性、相同大小和相同的并行数目。差分放大器302内的负载电阻器RD和RDB具有相同的电阻值。以MOS晶体管MND和MNDB、负载电阻器RD和RDB、以及DC偏置电流IB配置差分放大器302。
差分放大器302放大施加给差分信号输入端子IN和INB的信号，并且将放大的信号输出到晶体管MND和MNDB的漏极。差分放大器302内的差分晶体管对不限于MOS晶体管，而是还可以使用双极晶体管。
差分放大器302的DC偏移电压VOS1不仅由“LO泄漏”引发，而且，即使在没有信号提供给差分信号输入端子IN和INB的状态下也由MOS晶体管MND和MNDB和负载电阻器RD和RDB之间的制造偏差，信号线、电源线和接地线的电阻的偏差等引发。
数模转换器DAC0产生对应于多个位或一组位的数字DAC码输入信号DACS、DAC2、DAC1和DAC0(下面称为DAC码)的模拟输出电流。即，数模转换器DAC0被称为电流操纵DAC。最高有效位(MSB)的DAC码输入信号DACS指示模拟输出电流的符号，并且较低位和最低有效位(LSB)的DAC码输入信号DAC2、DAC1和DAC0指示模拟输出电流的绝对值。
DAC码和多个位或一组位的数字DAC码输入信号DACS、DAC2、DAC1和DAC0的关系如下。
Figure BDA0000132631760000061
在数模转换器DAC0中，DC参考电压VBG被以运算放大器电路OPA0、P沟道MOS晶体管MP0和电阻器R0转换为电流。当电源电压是VDD时，以下列等式给出的DC参考电流IREF从P沟道MOS晶体管MP0的漏极流到N沟道MOS晶体管MN0的漏极。
I REF = V DD - V BG R 0 等式(1)
N沟道MOS晶体管MN0、MN1、MN2和MN3具有相同特性，并且以图1中的符号“m”表示的整数指示并联耦连或连接的N沟道MOS晶体管的数目。
例如，仅有一个m＝1的晶体管MN1存在，并且并联耦连或连接与四个晶体管MN1具有相同大小的m＝4的晶体管MN3。在这种布置中，通过以高电平H的最低有效位(LSB)的DAC码输入信号DAC0导通开关SW0，电流IREF在N沟道MOS晶体管MN1的漏极内流动。通过以高电平H的第二位的DAC码输入信号DAC1导通开关SW1，电流2×IREF在N沟道MOS晶体管MN2的漏极内流动。通过以高电平H的第三位的DAC码输入信号DAC2导通开关SW2，电流4×IREF在N沟道MOS晶体管MN3的漏极内流动。当开关SW0、SW1和SW2截止时，N沟道MOS晶体管MN0、MN1和MN2内的漏电流变为0。因此，由于开关SW0、SW1、SW2和SWS根据图1中的开关极性图200响应于DAC码到DAC码输入信号DAC2、DAC1和DAC0的高电平H＝1和低电平L＝0执行开/关操作，数模转换器DAC0的模拟输出电流IDACout变为如下。
即，当DACS＝0时，IDACout(SWS中的端子1)＝0并且IDACout(SWS中的端子2)＝(4×DAC2+2×DAC1+DAC0)×IREF。当DACS＝1时，IDACout(SWS中的端子1)＝(4×DAC2+2×DAC1+DAC0)×IREF并且IDACout(SWS中的端子2)＝0。
当传递到极性开关SWS内的端子2侧的电流为正时，数模转换器DAC0的模拟输出电流IDACout变为如下。IDACout＝IDACout(SWS中的端子2)-IDACout(SWS中的端子1)。
图3是示出了图1所示的在本发明之前本发明的发明人研究的半导体集成电路内提供的DC偏移消除电路内的数模转换器DAC0的模拟输出电流IDACout和DAC码之间的关系的图。
如图3所示，模拟输出电流IDACout相对于从0到7的DAC码从0增加到7×IREF，并且另一方面，相对于8到15的DAC码从0减小到-7×IREF。
图2是用于解释图1所示的在本发明之前本发明的发明人研究的半导体集成电路内提供的DC偏移消除电路的DC偏移消除操作的图。
如图2的时序图所示，时钟信号CLK被提供给偏移消除控制电路100的时钟信号输入端子。在DC偏移消除操作开始时，高电平H“1”的偏移补偿开始信号CAL被提供给偏移消除控制电路100和开关SWFIL。因此，在开关SWFIL中，端子1和端子3进入导通状态，并且端子2和端子1进入截止状态，从而有源LPF(低通滤波器)301的差分输入端子被从差分放大器302的差分输出端子OUT和OUTB断开，并且耦连或连接到预定DC偏置电流Vbias。在图2的时序图中，时钟信号CLK上面示出的P1到P6指示时钟信号CLK的数目。预定DC偏置电流电压Vbias的电平被设置为接近差分放大器302的MOS晶体管MND和MNDB的漏极偏置电压的值。
在第一时钟信号CLK P1的负边缘，提供高电平H“1”的偏移补偿开始信号CAL，以便由图1所示的DC偏移消除电路开始DC偏移消除操作。因此，由于有源低通滤波器301的差分输入端子被从差分放大器302的差分输出端子OUT和OUTB断开，并且被耦连或连接到预定DC偏置电压Vbias，即使当数模转换器DAC0的模拟输出电流IDACout改变时，有源低通滤波器301的电容也不放电。因此，即使当作为数模转换器DAC0的DAC码输入信号高速地提供多个位或一组位的数字信号DACS、DAC2、DAC1和DAC0时，电压比较器CMP0也可以准确地确定差分放大器302的差分输出端子OUT和OUTB之间的DC偏移电压VOS1的极性(正或负极性)和绝对值电压电平。
当在第一时钟信号CLK P1的负边缘提供高电平H“1”的偏移补偿开始信号CAL时，多个位或一组位的数字信号DACS、DAC2、DAC1和DAC0仍然处于低电平L“0”。
在图2的时序图中，差分放大器302的差分输出端子的第一DC偏移电压VOS1是例如DC偏移电压。然而，它可以是负DC偏移电压。
在第一DC偏移电压VOS1是正DC偏移电压的情况下，电压比较器CMP0的输出CMP变为高电平H“1”。在第一DC偏移电压VOS1是负DC偏移电压的情况下，电压比较器CMP0的输出CMP变为低电平L“0”。
在第二时钟信号CLK P2的负边缘，偏移消除控制电路100存储电压比较器CMP0对DC偏移电压VOS1的得出结果。因此，在正DC偏移电压的情况下，偏移消除控制电路100控制极性开关SWS的端子3和端子1为导通状态，并且控制端子3和端子2为截止状态。在负DC偏移电压的情况下，偏移消除控制电路100控制极性开关SWS的端子3和端子1为截止状态，并且控制端子3和端子2为导通状态。
结果，在DC偏移电压VOS1是DC偏移电压的情况下，模拟输出电流IDACout从差分放大器302的差分输出端子OUT流到数模转换器DAC0，并且DC偏移电压VOS1移向负侧。在DC偏移电压VOS1是负DC偏移电压的情况下，模拟输出电流IDACout从差分放大器302的差分输出端子OUTB流到数模转换器DAC0，并且DC偏移电压VOS1相对地移到正侧。如上所述，偏移消除控制电路100执行极性开关SWS的切换，从而数模转换器DAC0的模拟输出电流IDACout从差分放大器302的差分输出端子OUT和OUTB中的具有较高输出端子电压的输出端子流出。对于之后的最高有效位(MSB)的DC码输入信号DACS，使用在第二时钟信号CLK P2的负边缘定时存储在偏移消除控制电路100内的最高有效位(MSB)的DAC码输入信号DACS的值DACS(P2)。
接着，在第三时钟信号CLK P3的正边缘，偏移消除控制电路100给数模转换器DAC0提供具有下面所示的关系的DAC码输入信号DAC2、DAC1和DAC0。
DACS＝DACS(P2)
DAC2＝高电平H“1”
DAC1＝低电平L“0”
DAC0＝低电平L“0”
响应于具有该关系的DAC码输入信号DAC2、DAC1和DAC0，取决于图3所示的DAC码的第一模拟输出电流IDACout从差分放大器302的差分输出端子OUT和OUTB中的具有较高输出端子电压的输出端子流到数模转换器DAC0的输出。结果，差分放大器302的差分输出端子OUT和OUTB之间的DC偏移电压VOS1响应于第一模拟输出电流IDACout从第一DC偏移电压的值改变为第二DC偏移电压VOS1。
在响应于第三时钟信号CLK P3的正边缘的第二DC偏移电压VOS1为正DC偏移电压的情况下，电压比较器CMP0的输出CMP变为高电平H“1”。在第二DC偏移电压VOS1为负DC偏移电压的情况下，电压比较器CMP0的输出CMP变为低电平L“0”。
在第三时钟信号CLK P3的负边缘处，偏移消除控制电路100存储电压比较器CMP0的第二DC偏移电压VOS1的得出结果。因此，在第二DC偏移电压VOS1是正DC偏移电压的情况下，偏移消除控制电路100以高电平H“1”的第二高位的DAC码输入信号DAC2控制开关SW2的端子3和端子1为导通状态，并且控制端子3和端子2为截止状态。另一方面，在第二DC偏移电压VOS1是负DC偏移电压的情况下，偏移消除控制电路100以低电平L“0”的第二高位的DAC码输入信号DAC2控制开关SW2的端子3和端子1为截止状态，并且控制端子3和端子2为导通状态。对于此后的第二高位的DAC码输入信号DAC2，使用在第三时钟信号CLK P3的负边缘的定时存储在偏移消除控制电路100内的第二高位的DAC码输入信号DAC2的值DAC2(P3)。
接着，在第四时钟信号CLK P4的正边缘处，偏移消除控制电路100给数模转换器DAC0提供具有下面所示的关系的DAC码输入信号DAC2、DAC1和DAC0。
DACS＝DACS(P2)
DAC2＝DAC2(P3)
DAC1＝高电平H“1”
DAC0＝低电平L“0”
响应于具有该关系的DAC码输入信号DAC2、DAC1和DAC0，取决于图3所示的DAC码的第二模拟输出电流IDACout从差分放大器302的差分输出端子OUT和OUTB中的具有较高输出端子电压的输出端子流到数模转换器DAC0的输出。结果，差分放大器302的差分输出端子OUT和OUTB之间的DC偏移电压VOS1响应于第二模拟输出电流IDACout从第二DC偏移电压的值改变为第三DC偏移电压VOS1。
在响应于第四时钟信号CLK P4的正边缘的第三DC偏移电压VOS1为DC偏移电压的情况下，电压比较器CMP0的输出CMP变为高电平H“1”。在第三DC偏移电压VOS1为负DC偏移电压的情况下，电压比较器CMP0的输出CMP变为低电平L“0”。
在第四时钟信号CLK P4的负边缘处，偏移消除控制电路100存储电压比较器CMP0的第三DC偏移电压VOS1的得出结果。因此，在第三DC偏移电压VOS1是正DC偏移电压的情况下，偏移消除控制电路100以高电平H“1”的第三高位的DAC码输入信号DAC1控制开关SW1的端子3和端子1为导通状态，并且控制端子3和端子2为截止状态。另一方面，在第三DC偏移电压VOS1是负DC偏移电压的情况下，偏移消除控制电路100以低电平L“0”的第三高位的DAC码输入信号DAC1控制开关SW2的端子3和端子1为截止状态，并且控制端子3和端子2为导通状态。对于此后的第三高位的DAC码输入信号DAC1，使用在第四时钟信号CLK P4的负边缘的定时存储在偏移消除控制电路100内的第三高位的DAC码输入信号DAC1的值DAC1(P4)。
接着，在第五时钟信号CLK P5的正边缘处，偏移消除控制电路100给数模转换器DAC0提供具有下面所示的关系的DAC码输入信号DAC2、DAC1和DAC0。
DACS＝DACS(P2)
DAC2＝DAC2(P3)
DAC1＝DAC1(P4)
DAC0＝高电平H“1”
响应于具有该关系的DAC码输入信号DAC2、DAC1和DAC0，取决于图3所示的DAC码的第三模拟输出电流IDACout从差分放大器302的差分输出端子OUT和OUTB中的具有较高输出端子电压的输出端子流到数模转换器DAC0的输出。结果，差分放大器302的差分输出端子OUT和OUTB之间的DC偏移电压VOS1响应于第三模拟输出电流IDACout从第三DC偏移电压的值改变为第DC偏移电压VOS1。
在响应于第五时钟信号CLK P5的正边缘的第四DC偏移电压VOS1为正DC偏移电压的情况下，电压比较器CMP0的输出CMP变为高电平H“1”。在第四DC偏移电压VOS1为负DC偏移电压的情况下，电压比较器CMP0的输出CMP变为低电平L“0”。
在第五时钟信号CLK P5的负边缘处，偏移消除控制电路100存储电压比较器CMP0的第四DC偏移电压VOS1的得出结果。因此，在第DC偏移电压VOS1是正DC偏移电压的情况下，偏移消除控制电路100以高电平H“1”的最低有效位(LSB)的DAC码输入信号DAC0控制开关SW0的端子3和端子1为导通状态，并且控制端子3和端子2为截止状态。另一方面，在第四DC偏移电压VOS1是负DC偏移电压的情况下，偏移消除控制电路100以低电平L“0”的最低有效位(LSB)的DAC码输入信号DAC0控制开关SW2的端子3和端子1为截止状态，并且控制端子3和端子2为导通状态。对于此后的最低有效位(LSB)的DAC码输入信号DAC0，使用在第五时钟信号CLK P5的负边缘的定时存储在偏移消除控制电路100内的最低有效位(LSB)的DAC码输入信号DAC0的值DAC0(P5)。
此时，差分放大器302的差分输出端子OUT和OUTB之间的DC偏移电压VOS1被以DC偏移消除电路的DC偏移消除操作收敛到±0.5×IREF×RD的小电压值。
最后，为了完成DC偏移消除电路的DC偏移消除操作，给偏移消除控制电路100提供偏移补偿开始信号CAL，并且开关SWFIL在第六时钟信号CLK P6的负边缘定时从高电平H“1”改变为低电平L“0”。
因此，在开关SWFIL中，端子3和端子1被控制为截止状态，并且端子3和端子2被设置为导通状态，从而完成DC偏移消除电路的DC偏移消除操作。
当数模转换器DAC0的模拟输出电流IDACout在图2的时序图中极大改变时，存在图1所示的在本发明之前本发明的发明人研究的半导体集成电路内提供的DC偏移消除电路的DC偏移消除操作延迟的可能性。在图2的时序图中，在第三时钟信号CLK P3、第四时钟信号CLK P4、第五时钟信号CLK P5的时钟定时的每一个，数模转换器DAC0的模拟输出电流IDACout极大地改变。如果有源低通滤波器301的电容器被以数模转换器DAC0的模拟输出电流IDACout充电/放电，则差分放大器302内的DC偏移电压VOS1的极性(正或负极性)和绝对电压电平不能被根据电压比较器CMP的用于消除偏移的检测结果准确地确定，直到充电/放电的完成时刻为止。
另一方面，在图1所示的在本发明之前本发明的发明人研究的半导体集成电路内提供的DC偏移消除电路中使用开关SWFIL。在DC偏移消除操作期间，差分放大器302的输出端子、电压比较器CMP的输入端子和数模转换器DAC0的模拟输出端子由开关SWFIL从有源低通滤波器301的输入端子断开。因此，即使当数模转换器DAC0的模拟输出电流IDACout改变时，有源低通滤波器301的电容器也不充电/放电。因此，即使以高速提供多个位或一组位的数字信号DACS、DAC2、DAC1和DAC0作为数模转换器DAC0的DAC代码输入信号，电压比较器CMPO可以准确地确定差分放大器302的差分输出端子OUT和OUTB之间的DC偏移电压VOS1的极性(正或负极性)和绝对值电压电平。
在DC偏移消除操作从电压比较器CMP0的得出结果确定多个位或一组位的数字信号DACS、DAC2、DAC1和DAC0的所有值之后，切换开关SWFIL，并且差分放大器302的输出端子和有源低通滤波器301的输入端子被通过开关SWFIL彼此耦连或连接。在耦连时，执行有源低通滤波器301的电容器的充电/放电操作，并且直到差分放大器302的DC偏移电压VOS1根据有源低通滤波器301的瞬态响应特性稳定为止需要时间。然而，差分放大器302的DC偏移电压VOS1最初为几十mV的小值，并且DC偏置电压Vbias被设置为接近差分放大器302的MOS晶体管MND和MNDB的漏极偏置电压的电压值，从而DC偏移电压VOS1的建立时间可以是短的并且可被忽略。
另一方面，作为直接转换接收器的模拟基带单元的有源低通滤波器，通常使用5阶到8阶Butterworth低通滤波器或Chebyshev低通滤波器。由于直接转换接收器内的模拟基带单元需要两个通道(相内分量的I通道和正交分量的Q通道)的通道滤波器，对于8阶Butterworth低通滤波器，需要大约8到16个运算放大器。
当一个运算放大器的电流消耗为1mA时，仅仅8阶Butterworth滤波器就消耗大约8到16mA的大电流，并且功耗是大的。
随着半导体集成电路的半导体制造工艺中的小型化，电源电压VDD也减小了。因此存在不使用图1所示的在本发明之前本发明的发明人研究的半导体集成电路内提供的DC偏移消除电路中的差分放大器302的负载电阻器RD和RDB的趋势。原因是动态范围由于从电源电压VDD到N沟道MOS晶体管MND和MNDB的漏极的电压降RD×IB2而变小。因此，存在采用可以通过使用具有电压降较小的有效负载的差分放大器，而不采用具有电压降大的电阻负载的差分放大器，实现稳定增益的运算放大器的趋势。因此，在本发明之前，本发明的发明人研究了通过包括具有滤波器处理和放大功能(电压增益)两个功能的运算放大器的具有双二阶(diquad)配置的有源RC低通滤波器，实现直接转换接收器内的模拟基带单元内的通道滤波器的技术。
图4是示出了另一个DC偏移消除电路的配置的图，所述DC偏移消除电路用于消除在本发明之前本发明的发明人研究的半导体集成电路内提供的直接转换接收器的基带放大信号的DC偏移电压。
图4所示的在本发明之前本发明的发明人研究的另一个DC偏移消除电路与图1所示的在本发明之前本发明的发明人研究的DC偏移消除电路的不同之处在于作为图1内的通道滤波器的差分放大器302和有源低通滤波器301被以作为图4内的通道滤波器的具有电压放大功能的双二阶配置的有源RC低通滤波器300取代。
在图4所示的DC偏移消除电路的具有双二阶配置的有源RC低通滤波器300内，以完美积分器配置第一级，并且以非完美积分器配置第二级，其中通过可变反馈电容器R3给反馈电容器C11放电。
即，在图4所示的通道滤波器中，非反相输入端子INT和反相输入端子INB被分别通过电阻器R1和R1耦连或连接到第一级内的运算放大器OPA1的反相输入端子-和非反相输入端子+。反馈电容器C1被耦连或连接在第一级内的运算放大器OPA1的反相输入端子-和非反相输出端子+之间，并且反馈电容器C1被耦连或连接在第一级内的运算放大器OPA1的非反相输入端子+和反相输出端子-之间。第一级内的运算放大器OPA1的非反相输出端子+和反相输出端子-被分别通过电阻器R2和R2耦连或连接到第二级内的运算放大器OPA2的反相输入端子-和非反相输入端子+。反馈电容器C1和可变反馈电阻器R3被并联耦连或连接在第二级内的运算放大器OPA2的反相输入端子-和非反相输出端子+之间，并且反馈电容器C1和可变反馈电阻器R3被并联耦连或连接在第二级内的运算放大器OPA2的非反相输入端子+和反相输出端子-之间。反馈电阻器R2被耦连或连接在第二级内的运算放大器OPA2的反相输出端子-和第一级内的运算放大器OPA1的反相输入端子-之间，并且反馈电阻器R2被耦连或连接在第二级内的运算放大器OPA2的非反相输出端子+和第一级内的运算放大器OPA1的非反相输入端子+之间。第二级内的运算放大器OPA2的非反相输出端子+和反相输出端子-被设置为非反相输出端子OUTT和反相输出端子OUTB。
以下面的等式(2)给出指示在图4所示的具有DC偏移消除电路的双二阶配置的有源RC低通滤波器300的非反相输入端子INT和反相输入端子INB上提供的输入信号电压VIN和在非反相输出端子OUTT和反相输出端子OUTB之间产生的输出信号电压VOUT之间的关系的传递函数H(s)＝VOUT/VIN。
H ( s ) = V OUT V IN = K · 1 C 1 2 · R 2 2 S 2 + 1 C 1 · R 3 · S + 1 C 1 2 · R 2 2 = K · ω 0 2 S 2 + ω 0 Q · S + ω 0 2 等式(2)
其中s＝j·2πf，并且以下列等式给出ω0，Q和K。
ω 0 = 1 C 1 · R 2 等式(3)
Q = R 2 R 3 等式(4)
K = R 2 R 1 等式(5)
因此，在图4所示的具有DC偏移消除电路的双二阶配置的有源RC低通滤波器300中，当接收基带信号的频率f等于0时，H(s)＝VOUT/VIN＝K。因此，滤波器变为具有K倍电压增益的低通滤波器。因此，通过选择性能指数Q和自然频率ω0以便获得所希望的低通滤波器特性、性能指数Q，进一步确定电阻器R1、R2和R3的电阻值和电容器C1的电容值，并且同时确定电阻器R1和R2的电阻值，以便获得所希望的电压增益K，可以同时实现滤波处理和放大功能。
图4所示的DC偏移消除电路中的具有双二阶配置的有源RC低通滤波器300的DC偏移电压VOS1不仅由“LO泄漏”引发，而且，即使在没有信号提供给差分信号输入端子IN和INB的状态下，也由运算放大器OPA1和OPA2以及电阻器R1、R2和R3之间的制造偏差，信号线、电源线和接地线的电阻的偏差等引发。
因此，类似于图1所示的DC偏移消除电路，图4所示的用于消除提供在本发明之前本发明的发明人研究的半导体集成电路内的直接转换接收器的基带放大信号的DC偏移电压的另一个DC偏移消除电路还包括电压比较器CMP、偏移消除控制电路100和数模转换器DAC0。
即，在图4所示的半导体集成电路内提供的直接转换接收器在蜂窝电话加电时、即将开始通话时等执行的初始化序列中执行后面将要描述的DC偏移消除操作。
即，由电压比较器CMP检测具有双二阶配置的有源RC低通滤波器300的差分输出端子OUTT和OUTB的DC偏移电压VOS1的电平，并且将电压比较器CMP的检测结果提供给偏移消除控制电路100。偏移消除控制电路100响应于电压比较器CMP的检测结果，根据预定搜索算法产生多个位或一组位的数字信号DACS、DAC2、DAC1和DAC0，并且将该信号提供给数模转换器DAC0的数字输入端子。结果，响应于多个位或一组位的数字信号DACS、DAC2、DAC1和DAC0的模拟输出电流在数模转换器DAC0的模拟输出端子中流动。因此，具有双二阶配置的有源RC低通滤波器300的两个负反馈电阻器R2和R2之一内的电压降被以数模转换器DAC0的模拟输出电流增加，从而滤波器300的差分输出端子OUTT和OUTB的DC偏移电压VOS1的电平可被控制为几乎为0。
图5是用于解释图4所示的在本发明之前本发明的发明人研究的另一个DC偏移消除电路的DC偏移消除操作的图。
类似于图2所示的用于解释DC偏移消除操作的图，在图5所示的用于解释DC偏移消除操作的图中，偏移消除控制电路100也响应于电压比较器CMP0的DC偏移电压VOS1的得出结果，确定提供给数模转换器DAC0的数字输入端子的多个位或一组位的数字DAC码输入信号DACS、DAC2、DAC1和DAC0(DAC码)。因此，相应于图4的具有双二阶配置的有源RC低通滤波器300的差分输出端子OUTT和OUTB之间的DC偏移电压VOS1的电平的模拟输出电流在数模转换器DAC0的模拟输出端子中流动。结果，具有双二阶配置的有源RC低通滤波器300的两个负反馈电阻器R2和R2之一内的电压降被以数模转换器DAC0的模拟输出电流增加，从而滤波器300的差分输出端子OUTT和OUTB的DC偏移电压VOS1的电压电平被控制为几乎为0。即，偏移消除控制电路100存储电压比较器CMP0的DC偏移电压VOS1的得出结果。在正DC偏移电压的情况下，偏移消除控制电路100控制极性开关SWS的端子3和端子1为导通状态，并且控制端子3和端子2为截止状态。在负DC偏移电压的情况下，偏移消除控制电路100控制极性开关SWS的端子3和端子1为截止状态，并且控制端子3和端子2为导通状态。在DC偏移电压VOS1是DC偏移电压的情况下，模拟输出电流IDACout从有源RC低通滤波器300的差分输出端子OUTB通过上侧的电阻器R2流到数模转换器DAC0，并且DC偏移电压VOS1移向负侧。在DC偏移电压VOS1是负DC偏移电压的情况下，模拟输出电流IDACout从有源RC低通滤波器300的差分输出端子OUT通过下侧的电阻器R2流到数模转换器DAC0，并且DC偏移电压VOS1相对地移向正侧。
然而，由于图4所示的具有DC偏移消除电路的双二阶配置的有源RC低通滤波器300包括四个电容器C1以便实现滤波器处理和放大功能(电压增益)两个功能，如从图5所示的用于解释DC偏移消除操作的图中理解的，需要相当长的建立时间以便响应于提供给数模转换器DAC0的多个位或一组位的数字DAC码输入信号DACS、DAC2、DAC1和DAC0的改变，将DC偏移电压VOS1改变为稳定的电压值。在建立时间的流逝时期中，电压比较器CMP0不能准确地确定有源RC低通滤波器300的差分输出端子OUTT和OUTB之间的DC偏移电压VOS1的极性(正和负极性)和绝对值电压电平。因此，通过在本发明之前本发明的发明人进行的研究，明确了从DC偏移消除电路的DC偏移消除操作开始到结束的消除操作的时间段长的问题。
图6是示出了以图4所示的在本发明之前本发明的发明人研究的另一个DC偏移消除电路消除提供在半导体集成电路内的直接转换接收器的基带放大信号的DC偏移电压的状态的图。
如图6所示，半导体集成电路中具有具有双二阶配置的有源RC低通滤波器300、电压比较器CMP、偏移消除控制电路100和数模转换器DAC0，并且另外还具有低噪声放大器LNA、接收混合器MIXER和RF(射频)接收局部振荡器RF_OSC。
由安装在蜂窝电话上的传输/接收天线ANT接收的RF接收输入信号被提供给低噪声放大器LNA的输入端子，并且低噪声放大器LNA的输出端子的RF接收放大信号提供给接收混合器MIXER的一个输入端子。由于与RF接收输入信号具有相同频率的RF接收局部信号被从RF接收局部振荡器RF_OSC的输出端子提供给接收混合器MIXER的另一个输入端子，因此从接收混合器MIXER的差分输出端子产生差分接收基带信号。差分接收基带信号被作为输入信号电压VIN提供给具有双二阶配置的有源RC低通滤波器300非反相输入端子INT和反相输入端子INB。
如图6所示，在提供在半导体集成电路IC内的直接转换接收器内，具有双二阶配置的有源RC低通滤波器300、电压比较器CMP、偏移消除控制电路100和数模转换器DAC0形成反馈路径，并且布置在反馈路径内的具有双二阶配置的有源RC低通滤波器300由于四个电容器C1而具有二阶延迟元件。
因此，为了以图6所示的半导体集成电路IC内提供的直接转换接收器内的反馈路径消除由于“LO泄漏”引起的DC偏移电压VOS1，布置在反馈路径内的具有双二阶配置的有源RC低通滤波器300变为具有由四个电容器C1的延迟元件引起的延迟时间。结果，通过在本发明之前本发明的发明人进行的研究，明确了DC偏移消除电路的DC偏移消除操作期间变得更长，并且直接转换接收器的正常接收操作的接收开始时间延迟的问题。
作为在本发明之前本发明的发明人的研究结果而实现了本发明。
因此，本发明的一个目的是缩短DC偏移消除操作的时期。
本发明的另一个目的是缩短提供在半导体集成电路内的直接转换接收器的DC偏移消除操作的时期。
本发明的另一个目的是减小在半导体集成电路内提供的直接转换接收器的DC偏移消除操作之后开始正常接收操作的接收开始时间的延迟。
从本说明书和附图的描述中，将明了本发明的上述和其它目的及新颖特征。
下面将简要描述在本申请中公开的发明中的一个代表性发明。
根据本发明的一个代表性实施例的半导体集成电路包括：具有滤波器处理功能和放大功能的有源低通滤波器300；耦连或连接到有源低通滤波器的差分输出端子的两个校准电阻器R22、R22；通过两个校准电阻器耦连或连接到有源低通滤波器的差分输出端子的电压比较器CMP；基于电压比较器的输出信号产生数字控制信号，并且输出该信号的控制电路100；将从控制电路输出的数字控制信号转换为校准模拟电流，并且输出该电流的数模转换器DAC0；开关SWIO，用于在两个校准电阻器和有源低通滤波器的第一级内的运算放大器的差分输入端子之间切换数模转换器的输出端子的耦连。
在作为计算用于减小有源低通滤波器的差分输出端子之间的DC偏移电压的数字控制信号的时期的计算时期中，通过以电压比较器根据两个校准电阻器中的至少一个内的由在数模转换器的模拟电流输出端子中流动的校准模拟电流引起的电压降检测两个输入端子之间的校准电压，控制电路计算数字控制信号。
在作为计算时期之后的减小DC偏移电压的时期的校准时期中，作为响应于以控制电路计算的数字控制信号的数模转换器的输出信号的校准模拟电流通过开关在第一级内的运算放大器的差分输入端子中的至少一个中流动(参考图7)。
下面将简要描述在本申请内公开的发明中的一个代表性发明所获得的效果。
根据本发明，可以缩短DC偏移消除操作的时期。
附图说明
图1是示出了DC偏移消除电路的一种配置的图，该DC偏移消除电路用于消除提供在本发明之前本发明的发明人研究的半导体集成电路内的直接转换接收器的接收器的基带放大信号的DC偏移电压。
图2是用于解释图1所示的在本发明之前本发明的发明人研究的半导体集成电路内提供的DC偏移消除电路的DC偏移消除操作的图。
图3是示出了在本发明之前本发明的发明人研究的半导体集成电路内提供的DC偏移消除电路内的数模转换器DAC0的模拟输出电流IDACout和DAC码之间的关系的图，并且是示出了根据图7的本发明的第一实施例的半导体集成电路内提供的DC偏移消除电路内的数模转换器DAC0的模拟输出电流IDACout和DAC码之间的关系的图。
图4是示出了另一个DC偏移消除电路的配置的图，所述DC偏移消除电路用于消除在本发明之前本发明的发明人研究的半导体内提供的直接转换接收器的基带放大信号的DC偏移电压。
图5是用于解释图4所示的在本发明之前本发明的发明人研究的另一个DC偏移消除电路的DC偏移消除操作的图。
图6是示出了以图4所示的在本发明之前本发明的发明人研究的另一个DC偏移消除电路消除提供在半导体集成电路内的直接转换接收器的基带放大信号的DC偏移电压的状态的图。
图7是示出了DC偏移消除电路的一种配置的图，该DC偏移消除电路用于消除根据本发明的第一实施例的半导体集成电路内提供的直接转换接收器的基带放大信号的DC偏移电压。
图8是DC偏移消除电路的配置的更详细的图，该DC偏移消除电路用于消除根据本发明的第一实施例的半导体集成电路内提供的直接转换接收器的基带放大信号的DC偏移电压。
图9是用于解释DC偏移消除电路的DC偏移消除操作的图，该DC偏移消除操作用于消除根据图8的本发明的第一实施例的半导体集成电路内提供的直接转换接收器的基带放大信号的DC偏移电压。
图10是示出了根据图7所示的本发明的第一实施例的半导体集成电路内提供的直接转换接收器的接收混合器MIXER的配置的图。
图11是示出了根据图7所示的本发明的第一实施例的半导体集成电路内提供的直接转换接收器的接收混合器MIXER的另一个配置的图。
图12是示出了共模反馈电路格式的运算放大器的配置的图，该运算放大器可被用作根据图7所示的本发明的第一实施例的半导体集成电路内提供的直接转换接收器的具有双二阶配置的有源RC低通滤波器300的第一级内的运算放大器OPA1和第二级内的运算放大器OPA2中的每一个。
图13是示出了共模反馈电路格式的运算放大器的配置的图，该运算放大器可被更优选地用作根据图7所示的本发明的第一实施例的半导体集成电路内提供的直接转换接收器的具有双二阶配置的有源RC低通滤波器300的第一级内的运算放大器OPA1和第二级内的运算放大器OPA2中的每一个。
图14是示出了当参考图7到13描述的根据本发明的第一实施例的半导体集成电路内提供的直接转换接收器被应用于具有相内分量的I通道和正交分量的Q通道的两通道模拟基带单元的正交下转换系统时，根据本发明的第二实施例的接收器的配置的图。
具体实施方式
1.实施例概述
首先，将描述在本申请内公开的本发明的代表性实施例的概述。对代表性实施例的概述的描述中的括号内所涉及的附图的标记或符号仅仅示出了以这些标记或符号指定的包括在这些组件的概念内的组件。
[1]根据本发明的一个代表性实施例的半导体集成电路包括：具有滤波器处理功能和放大功能的有源低通滤波器300；耦连或连接到有源低通滤波器的差分输出端子的两个校准电阻器R22、R22；通过两个校准电阻器耦连或连接到有源低通滤波器的差分输出端子的电压比较器CMP；基于电压比较器的输出信号产生数字控制信号，并且输出该信号的控制电路100；将从控制电路输出的数字控制信号转换为校准模拟电流，并且输出该电流的数模转换器DAC0；和开关SWIO，用于在两个校准电阻器和有源低通滤波器的第一级内的运算放大器的差分输入端子之间切换数模转换器的输出端子的耦连。
在计算用于减小有源低通滤波器的差分输出端子之间的DC偏移电压的数字控制信号的时期的计算时期中，通过根据两个校准电阻器中的至少一个内的由在数模转换器的模拟电流输出端子中流动的校准模拟电流引起的电压降，以电压比较器检测两个输入端子之间的校准电压，控制电路计算数字控制信号。
在计算时期之后的减小DC偏移电压的校准时期中，作为响应于以控制电路计算的数字控制信号的数模转换器的输出信号的校准模拟电流通过开关在第一级内的运算放大器的差分输入端子中的至少一个中流动(参考图7)。
根据该实施例，可以缩短DC偏移消除操作的操作时期。
在优选实施例中，两个校准电阻器的端子之一被耦连或连接到有源低通滤波器的差分输出端子，并且电压比较器的两个输入端子和开关SWIO的两个第一端子被耦连或连接到两个校准电阻器的另一个端子。
所述开关的两个第二端子被耦连或连接到第一级内的运算放大器的差分输入端子。
数模转换器的输出端子包括第一模拟电流输出端子和第二模拟电流输出端子。
所述开关的两个第三端子之一被耦连或连接到第一模拟电流输出端子，并且所述开关的两个第三端子中的另一个被耦连或连接到第二模拟电流输出端子。
控制电路响应于电压比较器的电压比较结果，将用于减小有源低通滤波器的差分输出端子之间的DC偏移电压的数字控制信号提供给数模转换器的数字输入端子。
在校准时期中，控制电路控制所述开关的两个第一端子和两个第三端子处于传导状态，并且控制所述开关的两个第二端子和两个第三端子处于非传导状态。
在校准时期中，控制电路控制所述开关的两个第一端子和两个第三端子处于非传导状态，并且控制所述开关的两个第二端子和两个第三端子处于传导状态(参考图7)。
在另一个优选实施例中，有源低通滤波器300包括：两个第一电阻器R1、R1，第一级内的运算放大器OPA1，两个第一电容器C1、C1，两个第二电阻器R2、R2，第二级内的运算放大器OPA2，两个第二电容器C2、C2，两个第三电阻器R3、R3，和两个反馈电阻器R2、R2。
差分输入信号(VIN)可被通过两个第一电阻器提供给第一级内的运算放大器的反相输入端子和非反相输入端子，并且两个第一电容器被耦连或连接在第一级内的运算放大器的反相输入端子和非反相输入端子与非反相输出端子和反相输出端子之间。
第一级内的运算放大器的非反相输出端子和反相输出端子被通过两个第二电阻器耦连或连接到第二级内的运算放大器的反相输入端子和非反相输入端子，两个第二电容器被耦连或连接在第二级内的运算放大器的反相输入端子和非反相输入端子与非反相输出端子和反相输出端子之间，并且两个第三电阻器被耦连或连接在第二级内的运算放大器的反相输入端子和非反相输入端子与非反相输出端子和反相输出端子之间。
两个反馈电阻器被耦连或连接在第二级内的运算放大器的非反相输出端子和反相输出端子以及第一级内的运算放大器的反相输入端子和非反相输入端子之间(参考图7)。
在另一个优选实施例中，两个校准电阻器的电阻值被设置为基本上等于两个反馈电阻器的电阻值(参考图7)。
在另一个优选实施例中，在校准时期，控制电路100确定作为数模转换器的输出信号的校准模拟电流被响应于从电压比较器产生的第一电压比较结果传递给数模转换器的第一和第二模拟电流输出端子中的哪一个。
基于从控制电路产生的数字控制信号的最高有效位的信号确定将校准模拟电流传递给数模转换器的第一和第二模拟电流输出端子中的哪一个(参考图7)。
在更优选的实施例中，以从控制电路产生的数字控制信号的最高有效位之外的较低位的多个和一组信号确定校准电流的绝对值(参考图8)。
在更优选的实施例中，半导体集成电路还包括作为直接转换接收器的组件的低噪声放大器LNA、RF接收局部振荡器RF_OSC和接收混合器MIXER。
以接收器的天线接收的RF接收输入信号可被提供给低噪声放大器的输入端子，并且低噪声放大器的输出端子的RF接收放大信号可被提供给接收混合器的输入端子之一。
从RF接收局部振荡器产生的RF接收局部信号可被提供给接收混合器的另一个输入端子，并且从接收混合器的差分输出端子产生的差分接收基带信号可被作为差分输入信号通过两个第一电阻器提供给第一级内的运算放大器的反相输入端子和非反相输入端子(参考图8)。
在更优选的实施例中，接收混合器包括无源混合器PM和用于将从无源混合器输出的电流信号转换为电压信号的电流电压转换器IVC(参考图10)。
在一个具体实施例中，接收混合器包括Gilbert cell(吉伯单元)GC作为有源混合器(参考图11)。
在最具体的实施例中，有源低通滤波器内的第一级内的运算放大器和第二级内的运算放大器中的每一个是共模反馈电路格式的运算放大器(参考图12和13)。
本发明的一个方面的代表性实施例涉及半导体集成电路的操作方法，该半导体集成电路包括：具有滤波器处理功能和放大功能的有源低通滤波器300；耦连或连接到有源低通滤波器的差分输出端子的两个校准电阻器R22、R22；通过两个校准电阻器耦连或连接到有源低通滤波器的差分输出端子的电压比较器CMP；基于电压比较器的输出信号产生数字控制信号，并且输出该信号的控制电路100；将从控制电路输出的数字控制信号转换为校准模拟电流，并且输出该电流的数模转换器DAC0；和开关SWIO，用于在两个校准电阻器和有源低通滤波器的第一级内的运算放大器的差分输入端子之间切换数模转换器的输出端子的耦连。
该方法包括以下步骤：在计算用于减小有源低通滤波器的差分输出端子之间的DC偏移电压的数字控制信号的时期的计算时期中，通过根据两个校准电阻器中的至少一个内的由在数模转换器的模拟电流输出端子中流动的校准模拟电流引起的电压降，由电压比较器检测两个输入端子之间的校准电压，由控制电路计算数字控制信号；和在计算时期之后的减小DC偏移电压的校准时期中，通过开关将作为响应于以控制电路计算的数字控制信号的数模转换器的输出信号的校准模拟电流传递到第一级内的运算放大器的差分输入端子内(参考图7)。
在该实施例中，可以缩短DC偏移消除操作的时期。
2.具体实施例
接着，将更具体地描述实施例。在用于解释用于执行本发明的最佳模式的所有附图中，相同标记或符号指示与上述附图中的部件具有相同功能的部件，并且不再重复它们的描述。
第一实施例
DC偏移消除电路的配置
图7是示出了DC偏移消除电路的一种配置的图，该DC偏移消除电路用于消除根据本发明的第一实施例的半导体集成电路内提供的直接转换接收器的基带放大信号的DC偏移电压。
图7所示的根据本发明的第一实施例的半导体集成电路与在发明之前本发明的发明人研究的图6所示的半导体集成电路的不同之处如下。
特别地，如图7所示，半导体集成电路IC内具有低噪声放大器LNA、接收混合器MIXER、RF接收局部振荡器RF_OSC、具有双二阶配置的有源RC低通滤波器300、电压比较器CMP、偏移消除控制电路100和数模转换器DAC0，以及另外的两个电阻器R22和R22和开关SWIO。
在图7所示的根据本发明的第一实施例的DC偏移消除电路中，被设置为具有与具有双二阶配置的有源RC低通滤波器300的两个反馈电阻器R2几乎相等的电阻值的两个电阻器R22和R22被耦连或连接在具有双二阶配置的有源RC低通滤波器300的差分输出端子OUTT和OUTB之间。特别地，作为电阻器之一的电阻器R22的一端和另一个电阻器R22的一端被分别耦连或连接到非反相差分输出端子OUTT和反相差分输出端子OUTB。作为电阻器之一的电阻器R22的另一端和另一个电阻器R22的另一端被分别耦连或连接到电压比较器CMP0的非反相输入端子和反相输入端子。
另外，开关SWIO的一个端子1和另一个端子1被分别耦连或连接到电阻器R22中的一个电阻器的另一端和另一个电阻器R22的另一端。开关SWIO的一个端子2和另一个端子2被分别耦连或连接到第一级内的运算放大器OPA1的反相输入端子-和非反相端子+。开关SWIO的一个端子3和另一个端子3被分别耦连或连接到数模转换器DAC0的极性开关SWS的端子1和端子2。
以提供给偏移消除控制电路100的偏移补偿开始信号CAL控制开关SWIO的开关改变操作。特别地，在偏移补偿开始信号CAL处于高电平H“1”的情况下，在处于导通状态的开关SWIO内，一个端子1和另一个端子1被分别耦连或连接到一个端子3和另一个端子3。在截止状态中，一个端子2和另一个端子2不被分别耦连或连接到一个端子3和另一个端子3。另一方面，在偏移补偿开始信号CAL处于低电平L“0”的情况下，在开关SWIO处于截止状态时，一个端子1和另一个端子1不被分别耦连或连接到一个端子3和另一个端子3。在导通状态，一个端子2和另一个端子2被分别耦连或连接到一个端子3和另一个端子3。
在图7所示的根据本发明的第一实施例的半导体集成电路IC中，安装在蜂窝电话上的传输/接收天线ANT的RF接收输入信号被提供给低噪声放大器LNA的输入端子，低噪声放大器LNA的输出端子处的RF接收放大信号被提供给接收混合器MIXER的输入端子之一。具有与RF接收输入信号的RF频率相同的频率的RF接收局部信号被从RF接收局部振荡器RF_OSC的输出端子提供给接收混合器MIXER的另一个输入端子，从而从接收混合器MIXER的差分输出端子产生差分接收基带信号。差分接收基带信号被作为输入信号电压VIN提供给具有双二阶配置的有源RC低通滤波器300的非反相输入端子INT和反相输入端子INB。
在图7所示的具有DC偏移消除电路的双二阶配置的有源RC低通滤波器300中，以完美积分器配置第一级，并且以非完美积分器配置第二级，在非完美积分器中通过可变反馈电容器R3给反馈电容器C1放电。
即，在图7所示的通道滤波器中，非反相输入端子INT和反相输入端子INB被分别通过电阻器R1和R1耦连或连接到第一级内的运算放大器OPA1的反相输入端子-和非反相输入端子+。反馈电容器C1被耦连或连接在第一级内的运算放大器OPA1的反相输入端子-和非反相输出端子+之间，并且反馈电容器C1被耦连或连接在第一级内的运算放大器OPA1的非反相输入端子+和反相输出端子-之间。第一级内的运算放大器OPA1的非反相输出端子+和反相输出端子-被分别通过电阻器R2和R2耦连或连接到第二级内的运算放大器OPA2的反相输入端子-和非反相输入端子+。反馈电容器C1和可变反馈电阻器R3被并联耦连或连接在第二级内的运算放大器OPA2的反相输入端子-和非反相输出端子+之间，并且反馈电容器C1和可变反馈电阻器R3被并联耦连或连接在第二级内的运算放大器OPA2的非反相输入端子+和反相输出端子-之间。反馈电阻器R2被耦连或连接在第二级内的运算放大器OPA2的反相输出端子-和第一级内的运算放大器OPA1的反相输入端子-之间，并且反馈电阻器R2被耦连或连接在第二级内的运算放大器OPA2的非反相输出端子+和第一级内的运算放大器OPA1的非反相输入端子+之间。第二级内的运算放大器OPA2的非反相输出端子+和反相输出端子-被设置为非反相输出端子OUTT和反相输出端子OUTB。
因此，以类似于图4所示的在本发明以前本发明的发明人研究的通道滤波器的方式，在图7所示的通道滤波器中，以上面的等式(2)给出指示在具有双二阶配置的有源RC低通滤波器300的非反相输入端子INT和反相输入端子INB上提供的输入信号电压VIN和在非反相输出端子OUTT和反相输出端子OUTB之间产生的输出信号电压VOUT之间的关系的传递函数H(s)＝VOUT/VIN。另外，分别以上面的等式(3)、(4)和(5)给出自然频率ω0，性能指数Q和电压增益K。结果，类似于图4的情况，图7所示的具有DC偏移消除电路的双二阶配置的有源RC低通滤波器300具有滤波器处理和放大功能(电压增益)两个功能。
通过将作为非反相输入端子+和反相输入端子-的DC偏置电压电平的共模电压VCM提供给第一级内的运算放大器OPA1和第二级内的运算放大器OPA2中的每一个，检测每个运算放大器的反相输入端子-和非反相输出端子+的公共电压。调整每个运算放大器的偏置电流，从而检测的反相输入端子-和非反相输出端子+的公共电压与共模电压VCM一致。通过以使用共模电压VCM的共模反馈电路格式使用运算放大器，在第一级内的运算放大器OPA1和第二级内的运算放大器OPA2中的每一个内，反相输入端子-和非反相输入端子+的输入公共电压以及非反相输出端子+和反相输出端子-的输出公共电压变为几乎相同的电压电平，从而可将具有双二阶配置的有源RC低通滤波器300的电阻器R2和R3内的DC电流减小到几乎为零。
图7所示的根据本发明的第一实施例的半导体集成电路内提供的直接转换接收器在蜂窝电话加电时或即将开始通话时等执行的初始化序列中执行下面将描述的DC偏移消除操作。
即，以电压比较器CMP检测取决于具有双二阶配置的有源RC低通滤波器300的差分输出端子OUTT和OUTB的DC偏移电压VOS1的电压电平的开关SWIO的一个端子1的电压和另一个端子1的电压，并且电压比较器CMP的检测结果被提供给偏移消除控制电路100。偏移消除控制电路100响应于电压比较器CMP的检测结果，根据预定的搜索算法，产生多个位或一组位的数字信号DACS、DAC2、DAC1和DAC0，并且将该信号提供给数模转换器DAC0的数字输入端子。结果，响应于多个位或一组位的数字信号DACS、DAC2、DAC1和DAC0的模拟输出电流在数模转换器DAC0的模拟输出端子中流动。因此，数模转换器DAC0的模拟输出电流通过开关SWIO流到两个电阻器R22和R22中的一个电阻器，并且利用电阻器R22中的一个电阻器的电压降，开关SWIO的一个端子1处的电压和另一个端子1的电压被控制为相同电压电平。以这种方式，以偏移消除控制电路100计算用于控制具有双二阶配置的有源RC低通滤波器300的差分输出端子OUTT和OUTB的DC偏移电压VOS1的DC偏移消除条件(用于控制DC偏移电压VOS1几乎为零的DAC码)。
当完成了偏移消除控制电路100内的DC偏移消除条件的计算时，偏移补偿开始信号CAL从高电平H“1”改变为低电平L“0”，在开关SWIO中，在截止状态下，一个端子1和另一个端子1不被分别耦连或连接到一个端子3和另一个端子3。另一方面，在导通状态下，一个端子2和另一个端子2被分别耦连或连接到一个端子3和另一个端子3。因此，在图7所示的根据本发明的第一实施例的半导体集成电路内提供的直接转换接收器中，具有双二阶配置的有源RC低通滤波器300的两个负反馈电阻器R2和R2之一内的电压降由于数模转换器DAC0的模拟输出电流而增加，从而滤波器300的差分输出端子OUTT和OUTB之间的DC偏移电压VOS1的电压电平被控制为几乎为零。
特别地，在图7所示的根据本发明的第一实施例的半导体集成电路内提供的直接转换接收器中，在偏移消除控制电路100计算DC偏移消除条件以便控制双二阶配置的有源RC低通滤波器300的差分输出端子OUTT和OUTB之间的DC偏移电压VOS1的校准时期中，具有延迟元件的具有双二阶配置的有源RC低通滤波器300被布置在以电压比较器CMP0、偏移消除控制电路100和数模转换器DAC0配置而成的反馈路径之外。
因此，在图7所示的根据本发明的第一实施例的半导体集成电路内提供的直接转换接收器中，即使具有双二阶配置的有源RC低通滤波器300由于四个电容器C1而具有二阶延迟元件，在具有双二阶配置的有源RC低通滤波器300内，也可以防止由于四个电容器C1的延迟元件引起的大延迟时间的发生。
图8是DC偏移消除电路的配置的更详细的图，该DC偏移消除电路用于消除图7的根据本发明的第一实施例的半导体集成电路内提供的直接转换接收器的基带放大信号的DC偏移电压。
如图8所示，数模转换器DAC产生对应于多个位或一组位的数字DAC码输入信号DACS、DAC2、DAC1和DAC0的模拟输出电流(下面称为DAC码)。即，数模转换器DAC0被称为电流操纵D/A转换器(DAC)。最高有效位(MSB)的DAC码输入信号DACS指示模拟输出电流的符号，并且较低位和最低有效位(LSB)的DAC码输入信号DAC2、DAC1和DAC0指示模拟输出电流的绝对值。已经参考图1描述了DAC码和多个位或一组位的数字DAC码输入信号DACS、DAC2、DAC1和DAC0之间的关系。
在图8所示的数模转换器DAC0中，以类似于图1的方式，DC参考电压VBG被以运算放大器OPA0、P沟道MOS晶体管MP0和电阻器R0转换为电流。当电源电压为VDD时，以等式(1)给出的DC参考电流IREF从P沟道MOS晶体管MP0的漏极流到N沟道MOS晶体管MN0的漏极。
图8所示的所有N沟道MOS晶体管MN0、MN1、MN2和MN3具有相同特性，并且以类似于图1的情况的方式，以图8中的符号“m”表示的整数指示并联耦连或连接的N沟道MOS晶体管的数目。
例如，仅有一个m＝1的晶体管MN1存在，并且并联耦连或连接与四个晶体管MN1具有相同大小的m＝4的晶体管MN3。在这种布置中，通过以高电平H的最低有效位(LSB)的DAC码输入信号DAC0导通开关SW0，电流IREF在N沟道MOS晶体管MN1的漏极内流动。通过以高电平H的第二位的DAC码输入信号DAC1导通开关SW1，电流2×IREF在N沟道MOS晶体管MN2的漏极内流动。通过以高电平H的第三位的DAC码输入信号DAC2导通开关SW2，电流4×IREF在N沟道MOS晶体管MN3的漏极内流动。当开关SW0、SW1和SW2截止时，N沟道MOS晶体管MN0、MN1和MN2内的漏电流变为0。因此，由于开关SW0、SW1和SW2和SWS根据图1中的开关极性图200响应于DAC码到DAC码输入信号DAC2、DAC1和DAC0的高电平H＝1和低电平L＝0执行开/关操作，数模转换器DAC0的模拟输出电流IDACout变为如下。
即，在图8所示的DC偏移消除电路中，当DACS＝0时，IDACout(SWS中的端子1)＝0并且IDACout(SWS中的端子2)＝(4×DAC2+2×DAC1+DAC0)×IREF。当DACS＝1时，IDACout(SWS中的端子1)＝(4×DAC2+2×DAC1+DAC0)×IREF并且IDACout(SWS中的端子2)＝0。
在图8所示的DC偏移消除电路中，当传递到极性开关SWS内的端子2侧的电流为正时，数模转换器DAC0的模拟输出电流IDACout变为如下。
IDACout＝IDACout(SWS中的端子2)-IDACout(SWS中的端子1)。
图3是示出了图7所示的根据本发明的第一实施例的半导体集成电路内提供的DC偏移消除电路内的数模转换器DAC0的模拟输出电流IDACout和DAC码之间的关系的图。
如图3所示，模拟输出电流IDACout相对于从0到7的DAC码从0增加到7×IREF，并且另一方面，相对于8到15的DAC码从0减小到-7×IREF。
DC偏移消除电路的操作
图9是用于解释DC偏移消除电路的DC偏移消除操作的图，该DC偏移消除操作用于消除根据图8的本发明的第一实施例的半导体集成电路内提供的直接转换接收器的基带放大信号的DC偏移电压。
如图9的时序图所示，时钟信号CLK被提供给偏移消除控制电路100的时钟信号输入端子。在DC偏移消除操作开始时，高电平H“1”的偏移补偿开始信号CAL被提供给偏移消除控制电路100和开关SWIO。因此，在开关SWIO中，在导通状态下，一个端子1和另一个端子1被分别耦连或连接到一个端子3和另一个端子3，并且在截止状态下，一个端子2和另一个端子2被分别耦连或连接到一个端子3和另一个端子3。在图9的时序图中，时钟信号CLK上面示出的P1到P6指示时钟信号CLK的数目。
在第一时钟信号CLK P1的负边缘，提供高电平H“1”的偏移补偿开始信号CAL，以便以图8所示的DC偏移消除电路开始DC偏移消除操作。当在第一时钟信号CLK P1的负边缘处提供高电平H“1”的偏移补偿开始信号CAL时，多个位或一组位的数字信号DACS、DAC2、DAC1和DAC0仍然处于低电平L“0”。
在图9的时序图中，例如，具有双二阶配置的有源RC低通滤波器300的差分输出端子OUTT和OUTB的第一DC偏移电压VOS1是正DC偏移电压。然而，它可以是负DC偏移电压。
在第一DC偏移电压VOS1是正DC偏移电压的情况下，电压比较器CMP0的输出CMP变为高电平H“1”。在第一DC偏移电压VOS1是负DC偏移电压的情况下，电压比较器CMP0的输出CMP变为低电平L“0”。
在第二时钟信号CLK P2的负边缘，偏移消除控制电路100存储电压比较器CMP0的DC偏移电压VOS1的得出结果。因此，在正DC偏移电压的情况下，偏移消除控制电路100控制极性开关SWS的端子3和端子1处于导通状态，并且控制端子3和端子2处于截止状态。在负DC偏移电压的情况下，偏移消除控制电路100控制极性开关SWS的端子3和端子1处于截止状态，并且控制端子3和端子2处于导通状态。
因此，在DC偏移电压VOS1是正DC偏移电压的情况下，模拟输出电流IDACout从差分输出端子OUT流到有源RC低通滤波器300的数模转换器DAC0，并且DC偏移电压VOS1移向负侧。在DC偏移电压VOS1是负DC偏移电压的情况下，模拟输出电流IDACout从有源RC低通滤波器300的差分输出端子OUTB流到数模转换器DAC0，并且DC偏移电压VOS1相对地移到正侧。如上所述，偏移消除控制电路100执行极性开关SWS的切换，使得数模转换器DAC0的模拟输出电流IDACout从有源RC低通滤波器300的差分输出端子OUTT和OUTB中的具有较高输出端子电压的输出端子流出。对于之后的最高有效位(MSB)的DC码输入信号DACS，使用在第二时钟信号CLKP2的负边缘定时存储在偏移消除控制电路100内的最高有效位(MSB)的DC码输入信号DACS的值DACS(P2)。
接着，在第三时钟信号CLK P3的正边缘，偏移消除控制电路100给数模转换器DAC0提供具有下面所示的关系的DAC码输入信号DAC2、DAC1和DAC0。
DACS＝DACS(P2)
DAC2＝高电平H“1”
DAC1＝低电平L“0”
DAC0＝低电平L“0”
响应于具有该关系的DAC码输入信号DAC2、DAC1和DAC0，取决于图3所示的DAC码的第一模拟输出电流IDACout从有源RC低通滤波器300的差分输出端子OUTT和OUTB的具有较高输出端子电压的输出端子流到数模转换器DAC0的输出端子。结果，在耦连或连接到具有较高输出端子电压的输出端子的电阻器R22中，由于第一模拟输出电流IDACout引起电压降。因此，响应于第一模拟输出电流IDACout，电压比较器CMP0的非反相输入端子和反相输入端子之间的校准DC偏移电压VOS2从几乎等于有源RC低通滤波器300的差分输出端子OUTT和OUTB内的DC偏移电压VOS1的第一校准DC偏移电压的值改变为第二校准DC偏移电压VOS2。
在响应于第三时钟信号CLK P3的正边缘的第二校准DC偏移电压VOS2为正DC偏移电压的情况下，电压比较器CMP0的输出CMP变为高电平H“1”。在第二校准DC偏移电压VOS2为负DC偏移电压的情况下，电压比较器CMP0的输出CMP变为低电平L“0”。
在第三时钟信号CLK P3的负边缘处，偏移消除控制电路100存储电压比较器CMP0的DC偏移电压VOS2的得出结果。因此，在第二校准DC偏移电压VOS2是正DC偏移电压的情况下，偏移消除控制电路100以高电平H“1”的第二高位的DAC码输入信号DAC2控制开关SW2的端子3和端子1为导通状态，并且控制端子3和端子2为截止状态。另一方面，在第二校准DC偏移电压VOS2是负DC偏移电压的情况下，偏移消除控制电路100以低电平L“0”的第二高位的DAC码输入信号DAC2控制开关SW2的端子3和端子1为截止状态，并且控制端子3和端子2为导通状态。对于此后的第二高位的DAC码输入信号DAC2，使用在第三时钟信号CLK P3的负边缘的定时存储在偏移消除控制电路100内的第二高位的DAC码输入信号DAC2的值DAC2(P3)。
接着，在第四时钟信号CLK P4的正边缘处，偏移消除控制电路100给数模转换器DAC0提供具有下面所示的关系的DAC码输入信号DAC2、DAC1和DAC0。
DACS＝DACS(P2)
DAC2＝DAC2(P3)
DAC1＝高电平H“1”
DAC0＝低电平L“0”
响应于具有该关系的DAC码输入信号DAC2、DAC1和DAC0，取决于图3所示的DAC码的第二模拟输出电流IDACout从有源RC低通滤波器300的差分输出端子OUTT和OUTB中的具有较高输出端子电压的输出端子流到数模转换器DAC0的输出端子。结果，响应于第二模拟输出电流IDACout，电压比较器CMP0的非反相输入端子和反相输入端子之间的校准DC偏移电压VOS2从第二偏移DC偏移电压的值改变为第三校准偏移DC偏移电压VOS2。
在响应于第四时钟信号CLK P4的正边缘的第三校准DC偏移电压VOS2为正DC偏移电压的情况下，电压比较器CMP0的输出CMP变为高电平H“1”。在第三校准DC偏移电压VOS2为负DC偏移电压的情况下，电压比较器CMP0的输出CMP变为低电平L“0”。
在第四时钟信号CLK P4的负边缘处，偏移消除控制电路100存储电压比较器CMP0的第三校准DC偏移电压VOS2的得出结果。因此，在第三校准DC偏移电压VOS2是正DC偏移电压的情况下，偏移消除控制电路100以高电平H“1”的第三高位的DAC码输入信号DAC1控制开关SW1的端子3和端子1为导通状态，并且控制端子3和端子2为截止状态。另一方面，在第三校准DC偏移电压VOS2是负DC偏移电压的情况下，偏移消除控制电路100以低电平L“0”的第三高位的DAC码输入信号DAC1控制开关SW2的端子3和端子1为截止状态，并且控制端子3和端子2为导通状态。对于此后的第三高位的DAC码输入信号DAC1，使用在第四时钟信号CLK P4的负边缘的定时存储在偏移消除控制电路100内的第三高位的DAC码输入信号DAC1的值DAC1(P4)。
接着，在第五时钟信号CLK P5的正边缘处，偏移消除控制电路100给数模转换器DAC0提供具有下面所示的关系的DAC码输入信号DAC2、DAC1和DAC0。
DACS＝DACS(P2)
DAC2＝DAC2(P3)
DAC1＝DAC1(P4)
DAC0＝高电平H“1”
响应于具有该关系的DAC码输入信号DAC2、DAC1和DAC0，取决于图3所示的DAC码的第三模拟输出电流IDACout从有源RC低通滤波器300的差分输出端子OUTT和OUTB中的具有较高输出端子电压的输出端子流到数模转换器DAC0的输出端子。因此，响应于第三模拟输出电流IDACout，电压比较器CMP0的非反相输入端子和反相输入端子之间的校准DC偏移电压VOS2从第三校准偏移DC偏移电压的值改变为第四校准偏移DC偏移电压VOS2。
在响应于第五时钟信号CLK P5的正边缘的第四校准DC偏移电压VOS2为正DC偏移电压的情况下，电压比较器CMP0的输出CMP变为高电平H“1”。在第四校准DC偏移电压VOS2为负DC偏移电压的情况下，电压比较器CMP0的输出CMP变为低电平L“0”。
在第五时钟信号CLK P5的负边缘处，偏移消除控制电路100存储电压比较器CMP0的第四校准DC偏移电压VOS2的得出结果。因此，在第四校准DC偏移电压VOS2是正DC偏移电压的情况下，偏移消除控制电路100以高电平H“1”的最低有效位的DAC码输入信号DAC0控制开关SW0的端子3和端子1为导通状态，并且控制端子3和端子2为截止状态。另一方面，在第四校准DC偏移电压VOS2是负DC偏移电压的情况下，偏移消除控制电路100以低电平L“0”的最低有效位(LSB)的DAC码输入信号DAC0控制开关SW2的端子3和端子1为截止状态，并且控制端子3和端子2为导通状态。对于此后的最低有效位(LSB)的DAC码输入信号DAC0，使用在第五时钟信号CLK P5的负边缘的定时存储在偏移消除控制电路100内的最低有效位的DAC码输入信号DAC0的值DAC0(P5)。
此时，电压比较器CMP0的非反相输入端子和反相输入端子之间的校准DC偏移电压VOS2被以DC偏移消除电路的DC偏移消除操作收敛到±0.5×IREF×RD的小电压值。
最后，为了完成DC偏移消除电路的DC偏移消除操作，给偏移消除控制电路100提供偏移补偿开始信号CAL，并且开关SWIO在第六时钟信号CLK P6的负边缘定时从高电平H“1”改变为低电平L“0”。
因此，在开关SWIO中，在截止状态下，一个端子1和另一个端子1不被分别耦连或连接到一个端子3和另一个端子3；在导通状态下，一个端子2和另一个端子2被分别耦连或连接到一个端子3和另一个端子3，并且完成DC偏移消除操作。即，在图8所示的根据本发明的第一实施例的半导体集成电路内提供的直接转换接收器内，具有双二阶配置的有源RC低通滤波器300的两个反馈电阻器R2和R2之一内的电压降由于数模转换器DAC0的最终模拟输出电流而增加，使得有源RC低通滤波器300的差分输出端子OUTT和OUTB处的DC偏移电压VOS1的电压电平被调整为几乎为零。
接收器的接收混合器的配置
图10是示出了根据图7所示的本发明的第一实施例的半导体集成电路内提供的直接转换接收器的接收混合器MIXER的配置的图。
如图10所示，直接转换接收器的接收混合器MIXER以无源混合器PM和电流电压转换器IVC配置而成。
从图7所示的低噪声放大器LNA的差分输出端子产生的非反相RF接收放大信号RF和反相RF接收放大信号RFB被分别提供给无源混合器PM内的一个电容器C3的一端和另一个电容器C3的一端。无源混合器PM内的一个电容器C3的另一端被通过作为P沟道MOS晶体管中的一个晶体管的P沟道MOS晶体管Mp1的漏极/源极电流路径耦连或连接到电流电压转换器IVC的运算放大器OPA3的反相输入端子-。无源混合器PM内的另一个电容器C3的另一端被通过另一个P沟道MOS晶体管Mpb的漏极/源极电流路径耦连或连接到电流电压转换器IVC的运算放大器OPA3的反相输入端子-。无源混合器PM内的电容器C1中的一个电容器的另一端被通过作为P沟道MOS晶体管中的一个晶体管的P沟道MOS晶体管Mp的漏极/源极电流路径耦连或连接到电流电压转换器IVC的运算放大器OPA3的非反相输入端子+。无源混合器PM内的另一个电容器C3的另一端被通过另一个P沟道MOS晶体管Mp1b的漏极/源极电流路径耦连或连接到电流电压转换器IVC的运算放大器OPA3的非反相输入端子+。从图7所示的RF接收局部振荡器RF_OSC产生的非反相RF接收局部信号LO被提供给P沟道MOS晶体管Mp1的栅极端子和P沟道MOS晶体管Mp1b的栅极端子，并且从图7所示的RF接收局部振荡器RF_OSC产生的反相RF接收局部信号LOB被提供给P沟道MOS晶体管Mp的栅极端子和P沟道MOS晶体管Mpb的栅极端子，
用于无源混合器PM的每个P沟道MOS晶体管的背栅极(backgate)被耦连或连接到图10未示出的高电压的电源电压端子。采用这种配置，即使当从低噪声放大器LNA提供大信号时，漏极或源极和背栅极之间的PN结二极管也不导通，并且无源混合器的操作不会丢失。作为另一种配置例子，无源混合器PM可由N沟道MOS晶体管配置而成。在该情况下，每个N沟道MOS晶体管的背栅极接地。
在电流电压转换器IVC中，反馈电容器C1和反馈电阻器R3被并联耦连或连接在运算放大器OPA3的反相输入端子-和非反相输出端子+之间，并且反馈电容器C1和反馈电阻器R3被并联耦连或连接在运算放大器OPA3的非反相输入端子+和反相输出端子-之间。在运算放大器OPA3的非反相输出端子+和反相输出端子-之间产生的差分接收基带信号被作为输入信号电压VIN提供给具有双二阶配置的有源RC低通滤波器300的非反相输入端子INT和反相输入端子INB。
通过将作为非反相输入端子+和反相输入端子-的DC偏置电压电平的共模电压VCM提供给电流电压转换器IVC的运算放大器OPA3，检测运算放大器OPA3的反相输出端子-和非反相输出端子+的公共电压，并且调整运算放大器OPA3内的偏置电流，使得检测到的反相输出端子-和非反相输出端子+的公共电压与共模电压VCM一致。结果，在电流电压转换器IVC的运算放大器OPA3中，反相输入端子-和非反相输入端子+的输入公共电压和非反相输出端子+和反相输出端子-的输出公共电压变为几乎相同的电压电平，并且电阻器R3的直流可被减小为几乎为零。
作为图10所示的根据本发明的第一实施例的半导体集成电路内提供的直接转换接收器的接收混合器MIXER的无源混合器PM具有不需要来自电源电压VDD的电力的优点。
图11是示出了根据图7所示的本发明的第一实施例的半导体集成电路内提供的直接转换接收器的接收混合器MIXER的另一个配置的图。
如图11所示，直接转换接收器的接收混合器MIXER由作为有源混合器的Gilbert cell GC、源极跟随器SF和公共电压产生器CVG配置而成。
如图11所示，Gilbert cell GC被以由从图7所示的低噪声放大器LNA的输出产生的RF接收放大信号RF驱动的第一差分对M1和M2，以由从图7所示的RF接收局部振荡器RF_OSC的输出产生的RF接收局部信号LO驱动的第二差分对M3和M4以及第三差分对M5和M6配置为双平衡混合器。三个源极电阻器Rs1、Rs2和Rs3被在第一差分对的N沟道MOS晶体管M1和M2的源极端子和地电压GND之间耦连或连接为π形状。
第一差分对内的N沟道MOS晶体管M1的漏极端子被耦连或连接到第二差分对内的N沟道MOS晶体管M3和M4的源极端子，并且第一差分对内的另一个N沟道MOS晶体管M2的漏极端子被耦连或连接到第三差分对内的N沟道MOS晶体管M5和M6的源极端子。
第二差分对内的N沟道MOS晶体管M3的漏极端子和第三差分对内的N沟道MOS晶体管M5的漏极端子被通过漏极负载电阻器Rd1耦连或连接到电源电压VDD，并且第二差分对内的另一个N沟道MOS晶体管M4的漏极端子和第三差分对内的另一个N沟道MOS晶体管M6的漏极端子被通过另一个漏极负载电阻器Rd2耦连或连接到电源电压VDD。
源极跟随器SF包括N沟道MOS晶体管M7和N沟道MOS晶体管M8，N沟道MOS晶体管M7的栅极端子被以Gilbert cell GC内的漏极负载电阻器Rd1的输出电压之一驱动，并且N沟道MOS晶体管M8的栅极端子被以Gilbert cell GC内的另一个漏极负载电阻器Rd2的另一个输出电压驱动。N沟道MOS晶体管M7和M8的漏极端子被耦连或连接到电源电压VDD，N沟道MOS晶体管M7的源极端子被通过电阻器Rs7耦连或连接到地电源GND，并且N沟道MOS晶体管M8的源极端子被通过电阻器Rs8耦连或连接到地电源GND。在N沟道MOS晶体管M7和M8的源极端子之间产生的差分接收基带信号被作为输入信号电压VIN提供给具有双二阶配置的有源RC低通滤波器300的非反相输入端子INT和反相输入端子INB。
另外，在N沟道MOS晶体管M7和M8的源极端子之间产生的差分接收基带信号被提供给公共电压产生器CVG内的电阻器Rc7的一端和另一个电阻器Rc8的一端，并且从公共电压产生器CVG内的电阻器Rc7的另一端和电阻器Rc8的另一端的公共耦连节点产生共模电压VCM。从公共电压产生器CVG产生的共模电压VCM被提供给耦连或连接到源极跟随器SF的具有双二阶配置的有源RC低通滤波器300内的第一级内的运算放大器OPA1和第二级内的运算放大器OPA2。结果，在图11所示的根据第一实施例的半导体集成电路内提供的直接转换接收器内，在具有双二阶配置的有源RC低通滤波器300内的第一级内的运算放大器OPA1和第二级内的运算放大器OPA2内，反相输入端子-和非反相输入端子+的输入公共电压以及非反相输出端子+和反相输出端子-的输出公共电压也变为几乎相同的电压电平，并且具有双二阶配置的有源RC低通滤波器300的电阻器R2和R3内的直流可被减小到几乎为零。
与图11所示的无源混合器PM相比，由于Gilbert cell GC的放大增益，作为用作图11所示的根据本发明的第一实施例的半导体集成电路内提供的直接转换接收器的接收混合器MIXER的有源混合器的Gilbert cell GC具有噪声较低的优点。
共模反馈电路格式的运算放大器
图12是示出了共模反馈电路格式的运算放大器的配置的图，该运算放大器可被用作根据图7所示的本发明的第一实施例的半导体集成电路内提供的直接转换接收器的具有双二阶配置的有源RC低通滤波器300的第一级内的运算放大器OPA1和第二级内的运算放大器OPA2中的每一个。
如图12所示，共模反馈电路形式的运算放大器包括作为差分晶体管对的N沟道MOS晶体管Mn和Mnb、作为无源负载晶体管的P沟道MOS晶体管Mp和Mpb、作为传递运算放大器的偏置电流的电流源晶体管的N沟道MOS晶体管Mnc、平均电压检测电路AVC和共模反馈电路CMFBC。
运算放大器内的非反相输入端子+的非反相输入信号Vin+和反相输入端子-的反相输入信号Vin-被提供给作为差分晶体管对之一的N沟道MOS晶体管Mn的栅极端子和另一个N沟道MOS晶体管Mnb的栅极端子。因此，从作为差分晶体管对之一的N沟道MOS晶体管Mn的漏极端子和另一个N沟道MOS晶体管Mnb的漏极端子，产生运算放大器内的反相输出端子-的反相输出信号Vout-和非反相输出端子+的非反相输出信号Vout+。
运算放大器内的反相输出端子-的反相输出信号Vout-和非反相输出端子+的非反相输出信号Vout+被提供给平均电压产生电路AVC的两个输入端子，使得从平均电压检测电路AVC的输出端子检测作为反相输出信号Vout-和非反相输出信号Vout+的平均电压的公共电压VAV。以平均电压检测电路AVC检测的公共电压VAV被提供给共模反馈电路CMFBC的非反相输入端子+，并且共模电压VCM被提供给共模反馈电路CMFBC的反相输入端子-。由于共模电压VCM的电压电平为运算放大器的非反相输入信号Vin+和反相输入信号Vin-的DC偏置电压电平，电流源晶体管的N沟道MOS晶体管Mnc的偏置电流被以共模反馈电路CMFBC的输出信号调整，使得公共电压VAV和共模电压VCM彼此一致。
图13是示出了共模反馈电路格式的运算放大器的配置的图，该运算放大器可被更优选地用作根据图7所示的本发明的第一实施例的半导体集成电路内提供的直接转换接收器的具有双二阶配置的有源RC低通滤波器300的第一级内的运算放大器OPA1和第二级内的运算放大器OPA2中的每一个。
图13所示的共模反馈电路格式的运算放大器与图12所示的共模反馈电路格式的运算放大器的不同之处如下。
特别地，图13所示的共模反馈电路格式的运算放大器的平均电压检测电路AVC包括作为源极跟随器操作的两个N沟道MOS晶体管Mns和Mnsb和两个电阻器R4和R4b。运算放大器内的另一个N沟道MOS晶体管Mnb的漏极端子的非反相输出信号Vout+和N沟道MOS晶体管Mn的漏极端子的反相输出信号Vout-被分别提供给源极跟随器内的N沟道MOS晶体管Mns的栅极端子和另一个N沟道MOS晶体管Mnsb的栅极端子。源极跟随器内的N沟道MOS晶体管Mns和Mnsb的漏极端子被共同耦连或连接到电源电压VDD，源极跟随器内的N沟道MOS晶体管Mns的源极端子和另一个N沟道MOS晶体管Mnsb的源极端子被分别耦连或连接到电阻器R4的一端和电阻器R4b的一端，并且从电阻器R4的另一端和电阻器R4b的另一端的公共耦连点产生以平均电压检测电路AVC检测的公共电压VAV。共模电压VCM被通过作为另一个源极跟随器的N沟道MOS晶体管Mnsc的栅极/源极提供给共模反馈电路CMFBC的反相输入端子-。
在图13所示的共模反馈电路格式的运算放大器中，在不使得两个电阻器R4和R4的电阻高的情况下，可以通过作为源极跟随器操作的两个N沟道MOS晶体管Mns和Mnsb的操作避免运算放大器的开环增益的减小。可以通过另一个源极跟随器的N沟道MOS晶体管Mnsc的栅极和源极之间的电平偏移电压补偿作为源极跟随器操作的两个N沟道MOS晶体管Mns和Mnsb的栅极和源极之间的电平偏移电压。
第二实施例
正交下变换接收器
图14是示出了当参考图7到13描述的根据本发明的第一实施例的半导体集成电路内提供的直接转换接收器被应用于具有相内分量的I通道和正交分量的Q通道的两通道模拟基带单元的正交下转换系统时，根据本发明的第二实施例的接收器的配置的图。
图14所示的根据本发明的第二实施例的正交直接下变换系统具有天线10、通带滤波器20、低噪声放大器30、I信号混合器40、第一通道选择滤波器50、第一放大器60、Q信号混合器70、第二通道选择滤波器80、第二放大器90、90度相移器100和RF压控振荡器110。
在图14所示的正交直接下转换接收器中，低噪声放大器30、I信号混合器40、第一通道选择滤波器50、第一放大器60、Q信号混合器70、第二通道选择滤波器80、第二放大器90、90度相移器100和RF压控振荡器110被集成在安装于蜂窝电话终端上的半导体集成电路的半导体芯片内。
通过RF压控振荡器(VCO)110和90度相移器100，具有90度相差的I局部信号和Q局部信号被分别提供给I信号混合器40和Q信号混合器70。天线10接收的RF接收信号被通过通带滤波器20提供给低噪声放大器30的输入端子，并且低噪声放大器30的RF接收放大信号被提供给构成正交直接下转换混合器的I信号混合器40和Q信号混合器70。从I信号混合器40产生的I基带信号被提供给第一通道选择滤波器50和第一放大器60。另一方面，从Q信号混合器70产生的Q基带信号被提供给第二通道选择滤波器80和第二放大器90。
在图14所示的正交直接下转换接收器中，实践中，用于相内分量的I通道的第一通道选择滤波器50和第一放大器60可被以参考图7到13所述的根据本发明的第一实施例的半导体集成电路内提供的具有双二阶配置的有源RC低通滤波器300的滤波器处理和放大功能(电压增益)两个功能实现。
另外，在图14所示的正交直接下转换接收器中，实践中，用于正交分量的Q通道的第二通道选择滤波器80和第二放大器90可被以参考图7到13所述的根据本发明的第一实施例的半导体集成电路内提供的具有双二阶配置的有源RC低通滤波器300的滤波器处理和放大功能(电压增益)两个功能实现。
虽然上面已经基于各种实施例具体描述了此处发明人实现的本发明，显然，本发明不限于这些实施例，而是可以有各种改变，而不脱离其要旨。
例如，在本发明的实施例内的半导体集成电路中使用的N沟道MOS晶体管可被以NPN双极晶体管取代。另外，在本发明的实施例内的半导体集成电路中使用的P沟道MOS晶体管可被以NPN双极晶体管取代。
另外，在本发明的实施例内的半导体集成电路中提供的直接转换接收器还可被应用于蜂窝电话之外的无线通信终端。
与相关申请的交叉引用
提交于2011年1月28日的日本专利申请No.2011-16387公开，包括说明书、附图和摘要，被通过引用完整结合在此。

Claims (20)

1.一种半导体集成电路，包括：
具有滤波器处理功能和放大功能的有源低通滤波器；
耦连到所述有源低通滤波器的差分输出端子的两个校准电阻器；
通过所述两个校准电阻器耦连到所述有源低通滤波器的差分输出端子的电压比较器；
基于所述电压比较器的输出信号产生数字控制信号并输出该信号的控制电路；
将从所述控制电路输出的所述数字控制信号转换为校准模拟电流并输出该电流的数模转换器；和
开关，用于将所述数模转换器的输出端子的耦连在所述两个校准电阻器和所述有源低通滤波器中的第一级内的运算放大器的差分输入端子之间切换，
其中在计算用于减小所述有源低通滤波器的差分输出端子之间的直流偏移电压的所述数字控制信号的计算时期中，通过根据所述两个校准电阻器中的至少一个内的由在所述数模转换器的模拟电流输出端子中流动的校准模拟电流引起的电压降，由所述电压比较器检测两个输入端子之间的校准电压，所述控制电路计算所述数字控制信号，并且
其中在所述计算时期之后的减小直流偏移电压的校准时期中，作为响应于由所述控制电路计算的所述数字控制信号的所述数模转换器的输出信号的所述校准模拟电流通过所述开关在所述第一级内的运算放大器的差分输入端子中的至少一个中流动。
2.如权利要求1所述的半导体集成电路，
其中所述两个校准电阻器的端子之一被耦连到所述有源低通滤波器的差分输出端子，并且所述电压比较器的两个输入端子和所述开关的两个第一端子被耦连到所述两个校准电阻器的另一个端子，
其中所述开关的两个第二端子被耦连到所述第一级内的运算放大器的差分输入端子，并且所述数模转换器的输出端子包括第一模拟电流输出端子和第二模拟电流输出端子，
其中所述开关的两个第三端子之一被耦连到所述第一模拟电流输出端子，并且所述开关的两个第三端子中的另一个被耦连到所述第二模拟电流输出端子，
其中所述控制电路响应于所述电压比较器的电压比较结果，将用于减小所述有源低通滤波器的差分输出端子之间的直流偏移电压的所述数字控制信号提供给所述数模转换器的数字输入端子，
其中在校准时期中，所述控制电路控制所述开关的两个第一端子和两个第三端子处于传导状态，以及控制所述开关的两个第二端子和两个第三端子处于非传导状态，并且
其中在校准时期中，所述控制电路控制所述开关的两个第一端子和两个第三端子处于非传导状态，以及控制所述开关的两个第二端子和两个第三端子处于传导状态。
3.如权利要求2所述的半导体集成电路，
其中所述有源低通滤波器包括两个第一电阻器、第一级内的运算放大器、两个第一电容器、两个第二电阻器、第二级内的运算放大器、两个第二电容器、两个第三电阻器和两个反馈电阻器，
其中差分输入信号能够通过所述两个第一电阻器提供给所述第一级内的运算放大器的反相输入端子和非反相输入端子，并且所述两个第一电容器被耦连在所述第一级内的运算放大器的反相输入端子和非反相输入端子与非反相输出端子和反相输出端子之间，
其中所述第一级内的运算放大器的非反相输出端子和反相输出端子通过所述两个第二电阻器耦连到所述第二级内的运算放大器的反相输入端子和非反相输入端子，所述两个第二电容器被耦连在所述第二级内的运算放大器的反相输入端子和非反相输入端子与非反相输出端子和反相输出端子之间，并且所述两个第三电阻器耦连在所述第二级内的运算放大器的反相输入端子和非反相输入端子与非反相输出端子和反相输出端子之间，并且
其中所述两个反馈电阻器耦连在所述第二级内的运算放大器的非反相输出端子和反相输出端子与所述第一级内的运算放大器的反相输入端子和非反相输入端子之间。
4.如权利要求3所述的半导体集成电路，
其中所述两个校准电阻器的电阻值被设置为基本上等于两个反馈电阻器的电阻值。
5.如权利要求4所述的半导体集成电路，
其中在校准时期中，基于从所述控制电路产生的所述数字控制信号的最高有效位的信号，响应于从所述电压比较器产生的第一电压比较结果，所述控制电路确定作为所述数模转换器的输出信号的所述校准模拟电流被传递给所述数模转换器的第一和第二模拟电流输出端子中的哪一个。
6.如权利要求5所述的半导体集成电路，
其中由从所述控制电路产生的所述数字控制信号的最高有效位之外的较低位的多个信号确定所述校准电流的绝对值。
7.如权利要求5所述的半导体集成电路，还包括：
作为直接转换接收器的组件的低噪声放大器；
射频接收局部振荡器；和
接收混合器，
其中由所述接收器的天线接收的射频接收输入信号能够被提供给所述低噪声放大器的输入端子，并且所述低噪声放大器的输出端子的射频接收放大信号能够被提供给所述接收混合器的输入端子之一，并且
其中从所述射频接收局部振荡器产生的射频接收局部信号可被提供给所述接收混合器的另一个输入端子，并且从所述接收混合器的差分输出端子产生的差分接收基带信号能够被作为差分输入信号通过所述两个第一电阻器提供给所述第一级内的运算放大器的反相输入端子和非反相输入端子。
8.如权利要求7所述的半导体集成电路，
其中所述接收混合器包括无源混合器和用于将从所述无源混合器输出的电流信号转换为电压信号的电流电压转换器。
9.如权利要求7所述的半导体集成电路，
其中所述接收混合器包括吉伯单元作为有源混合器。
10.如权利要求7所述的半导体集成电路，
其中所述有源低通滤波器内的所述第一级内的运算放大器和所述第二级内的运算放大器中的每一个是共模反馈电路格式的运算放大器。
11.一种半导体集成电路的操作方法，该半导体集成电路包括：
具有滤波器处理功能和放大功能的有源低通滤波器；
耦连到所述有源低通滤波器的差分输出端子的两个校准电阻器；
通过所述两个校准电阻器耦连到所述有源低通滤波器的差分输出端子的电压比较器；
基于所述电压比较器的输出信号产生数字控制信号并输出该信号的控制电路；
将从所述控制电路输出的所述数字控制信号转换为校准模拟电流并输出该电流的数模转换器；和
开关，用于将所述数模转换器的输出端子的耦连在所述两个校准电阻器和所述有源低通滤波器中的第一级内的运算放大器的差分输入端子之间切换，
该方法包括以下步骤：
在计算用于减小所述有源低通滤波器的差分输出端子之间的直流偏移电压的数字控制信号的计算时期中，通过根据所述两个校准电阻器中的至少一个内的由在所述数模转换器的模拟电流输出端子中流动的校准模拟电流引起的电压降，由所述电压比较器检测两个输入端子之间的校准电压，由所述控制电路计算所述数字控制信号；和
在所述计算时期之后的减小直流偏移电压的校准时期中，通过所述开关将作为响应于由所述控制电路计算的所述数字控制信号的所述数模转换器的输出信号的所述校准模拟电流传递到所述第一级内的运算放大器的差分输入端子内。
12.如权利要求11的半导体集成电路的操作方法，
其中所述两个校准电阻器的端子之一被耦连到所述有源低通滤波器的差分输出端子，并且所述电压比较器的两个输入端子和所述开关的两个第一端子被耦连到所述两个校准电阻器的另一个端子，
其中所述开关的两个第二端子被耦连到所述第一级内的运算放大器的差分输入端子，并且所述数模转换器的输出端子包括第一模拟电流输出端子和第二模拟电流输出端子，
其中所述开关的两个第三端子之一被耦连到所述第一模拟电流输出端子，并且所述开关的两个第三端子中的另一个被耦连到所述第二模拟电流输出端子，
其中所述控制电路响应于所述电压比较器的电压比较结果，将用于减小所述有源低通滤波器的差分输出端子之间的直流偏移电压的所述数字控制信号提供给所述数模转换器的数字输入端子，
其中在校准时期中，所述控制电路控制所述开关的两个第一端子和两个第三端子处于传导状态，以及控制所述开关的两个第二端子和两个第三端子处于非传导状态，并且
其中在校准时期中，所述控制电路控制所述开关的两个第一端子和两个第三端子处于非传导状态，以及控制所述开关的两个第二端子和两个第三端子处于传导状态。
13.如权利要求12的半导体集成电路的操作方法，
其中所述有源低通滤波器包括两个第一电阻器、第一级内的运算放大器、两个第一电容器、两个第二电阻器、第二级内的运算放大器、两个第二电容器、两个第三电阻器和两个反馈电阻器，
其中差分输入信号能够通过所述两个第一电阻器提供给所述第一级内的运算放大器的反相输入端子和非反相输入端子，并且所述两个第一电容器被耦连在所述第一级内的运算放大器的反相输入端子和非反相输入端子与非反相输出端子和反相输出端子之间，
其中所述第一级内的运算放大器的非反相输出端子和反相输出端子通过所述两个第二电阻器耦连到所述第二级内的运算放大器的反相输入端子和非反相输入端子，所述两个第二电容器被耦连在所述第二级内的运算放大器的反相输入端子和非反相输入端子与非反相输出端子和反相输出端子之间，并且所述两个第三电阻器耦连在所述第二级内的运算放大器的反相输入端子和非反相输入端子与非反相输出端子和反相输出端子之间，并且所述两个反馈电阻器耦连在所述第二级内的运算放大器的非反相输出端子和反相输出端子与所述第一级内的运算放大器的反相输入端子和非反相输入端子之间。
14.如权利要求13的半导体集成电路的操作方法，
其中所述两个校准电阻器的电阻值被设置为基本上等于两个反馈电阻器的电阻值。
15.如权利要求14的半导体集成电路的操作方法，还包括以下步骤：
在校准时期中，响应于从所述电压比较器产生的第一电压比较结果，由所述控制电路确定作为所述数模转换器的输出信号的所述校准模拟电流被传递给所述数模转换器的第一和第二模拟电流输出端子中的哪一个，
其中通过从所述控制电路产生的所述数字控制信号的最高有效位的信号确定将所述校准模拟电流传递给所述数模转换器的第一和第二模拟电流输出端子中的哪一个。
16.如权利要求15的半导体集成电路的操作方法，
其中由从所述控制电路产生的所述数字控制信号的最高有效位之外的较低位的多个信号确定所述校准电流的绝对值。
17.如权利要求15的半导体集成电路的操作方法，
其中所述半导体集成电路还包括作为直接转换接收器的组件的低噪声放大器、射频接收局部振荡器、和接收混合器，
其中由所述接收器的天线接收的射频接收输入信号能够被提供给所述低噪声放大器的输入端子，并且所述低噪声放大器的输出端子的射频接收放大信号能够被提供给所述接收混合器的输入端子之一，并且
其中从所述射频接收局部振荡器产生的射频接收局部信号可被提供给所述接收混合器的另一个输入端子，并且从所述接收混合器的差分输出端子产生的差分接收基带信号能够被作为差分输入信号通过所述两个第一电阻器提供给所述第一级内的运算放大器的反相输入端子和非反相输入端子。
18.如权利要求17的半导体集成电路的操作方法，
其中所述接收混合器包括无源混合器和用于将从所述无源混合器输出的电流信号转换为电压信号的电流电压转换器。
19.如权利要求17的半导体集成电路的操作方法，
其中所述接收混合器包括吉伯单元作为有源混合器。
20.如权利要求17的半导体集成电路的操作方法，
其中所述有源低通滤波器内的所述第一级内的运算放大器和所述第二级内的运算放大器中的每一个是共模反馈电路格式的运算放大器。
CN201210017851.8A 2011-01-28 2012-01-20 半导体集成电路及其操作方法 Active CN102624412B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011016387A JP5611070B2 (ja) 2011-01-28 2011-01-28 半導体集積回路およびその動作方法
JP2011-016387 2011-01-28

Publications (2)

Publication Number Publication Date
CN102624412A true CN102624412A (zh) 2012-08-01
CN102624412B CN102624412B (zh) 2015-08-05

Family

ID=46564111

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210017851.8A Active CN102624412B (zh) 2011-01-28 2012-01-20 半导体集成电路及其操作方法

Country Status (3)

Country Link
US (1) US8463225B2 (zh)
JP (1) JP5611070B2 (zh)
CN (1) CN102624412B (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104423764A (zh) * 2013-08-30 2015-03-18 乐金显示有限公司 触摸屏设备以及用于驱动该触摸屏设备的方法
CN104822104A (zh) * 2015-04-23 2015-08-05 太仓红码软件技术有限公司 基于脑电波控制音频设备关闭的方法、耳机及其组合
CN106416228A (zh) * 2014-06-02 2017-02-15 索尼公司 摄像元件、摄像方法和电子设备
CN107872205A (zh) * 2016-09-23 2018-04-03 瑞萨电子株式会社 可变增益放大器、校正方法和接收装置
CN109091115A (zh) * 2018-09-17 2018-12-28 电子科技大学 应用于生理信号采集的直流抑制装置
CN109564249A (zh) * 2016-09-23 2019-04-02 密克罗奇普技术公司 电流感测放大器架构和电平移位器
CN109891740A (zh) * 2016-10-18 2019-06-14 美纳里尼硅生物系统股份公司 用于驱动操纵颗粒的微流体设备的电极的电子驱动电路、以及对应的分析装置
CN110398913A (zh) * 2018-04-25 2019-11-01 半导体组件工业公司 用于控制致动器的致动器控制电路和方法
CN110873836A (zh) * 2018-08-30 2020-03-10 恩智浦有限公司 涉及校准比较器电路的模拟测试总线设备和其方法
CN113176800A (zh) * 2020-01-27 2021-07-27 塞莫费雪科学（不来梅）有限公司 电源供应器

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8816750B2 (en) * 2002-07-17 2014-08-26 Broadcom Corporation High frequency mixer with tunable dynamic range
US8787503B2 (en) * 2012-09-18 2014-07-22 Vixs Systems, Inc. Frequency mixer with compensated DC offset correction to reduce linearity degradation
JP6190701B2 (ja) * 2013-11-25 2017-08-30 株式会社メガチップス データ受信装置およびフェイルセーフ回路
KR102219849B1 (ko) * 2014-01-03 2021-02-24 삼성전자주식회사 직접 변환 수신기의 직류 전류 오프셋 교정 방법 및 장치
JP2017028630A (ja) * 2015-07-27 2017-02-02 株式会社東芝 帯域通過フィルタ及び無線通信機
US9813044B2 (en) * 2016-02-03 2017-11-07 Stmicroelectronics S.R.L. High gain filter circuit with an accurate transfer function
US10033420B2 (en) * 2016-06-23 2018-07-24 Mediatek Inc. Wireless communication receiver
WO2018150653A1 (ja) * 2017-02-20 2018-08-23 ソニーセミコンダクタソリューションズ株式会社 受信機、および、受信機の制御方法
US10938362B2 (en) 2017-07-31 2021-03-02 Renesas Electronics Corporation Offset cancellation
JP7119478B2 (ja) * 2018-03-23 2022-08-17 セイコーエプソン株式会社 回路装置、物理量測定装置、電子機器及び移動体
CN109407999B (zh) * 2018-11-16 2022-03-08 郑州云海信息技术有限公司 一种信号矫正方法、系统及装置
US11190142B1 (en) * 2020-07-13 2021-11-30 Hangzhou Geo-Chip Technology Co., Ltd. Signal amplifying circuit device and receiver
CN113871655A (zh) * 2021-08-20 2021-12-31 北京机械设备研究所 燃料电池系统的放电状态调控模块、控制系统及停机方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0363205A2 (en) * 1988-10-05 1990-04-11 Sharp Kabushiki Kaisha FM tuner having phase locked loop FM demodulation circuit
US6400935B1 (en) * 1998-03-27 2002-06-04 Nortel Networks Limited Pilot tone detector
CN1489298A (zh) * 2002-09-04 2004-04-14 三星电子株式会社 时分同相信道和正交信道直接转换接收机及其方法
US20040198288A1 (en) * 2003-04-02 2004-10-07 Bogdan Sadowski Super-regenerative receiver including phase-locked loop
CN1606827A (zh) * 2001-12-20 2005-04-13 模拟设备股份有限公司 用于高增益信号信道的偏置量校准系统和方法
US20060009151A1 (en) * 2004-07-07 2006-01-12 Nec Electronics Corporation Satellite broadcasting converter, control circuit incorporated therein, and detector circuit used in such control circuit
EP1780888A1 (en) * 2005-10-12 2007-05-02 STMicroelectronics S.r.l. Notch filter and apparatus for receiving and transmitting radio-frequency signals which comprises said filter

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI91821C (fi) * 1991-02-22 1994-08-10 Nokia Mobile Phones Ltd Radiopuhelimen automaattinen taajuudensäätökytkentä
CA2296824A1 (en) * 1999-03-11 2000-09-11 Intersil Corporation Successive approximation correction of dc offset in filter-buffer baseband path of data radio
JP2001044770A (ja) * 1999-07-30 2001-02-16 Fujitsu Ten Ltd 増幅回路
JP4547084B2 (ja) 1999-11-15 2010-09-22 ルネサスエレクトロニクス株式会社 移動体通信機および送受信機
NO329890B1 (no) 1999-11-15 2011-01-17 Hitachi Ltd Mobilkommunikasjonsapparat
JP3852919B2 (ja) * 2001-12-25 2006-12-06 株式会社東芝 無線受信機
JP4218436B2 (ja) 2003-06-18 2009-02-04 ソニー株式会社 Ｄｃオフセット調整回路、チューナユニット、および受信装置
CN1886901B (zh) 2003-12-01 2013-12-18 松下电器产业株式会社 接收装置和半导体集成电路装置
JP4587842B2 (ja) * 2005-02-28 2010-11-24 ルネサスエレクトロニクス株式会社 通信用半導体集積回路
JP2007088983A (ja) 2005-09-26 2007-04-05 Sharp Corp Ｏｆｄｍ方式の受信回路および通信機器、放送受信機
US7835467B2 (en) 2006-01-05 2010-11-16 Qualcomm, Incorporated DC offset correction for high gain complex filter

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0363205A2 (en) * 1988-10-05 1990-04-11 Sharp Kabushiki Kaisha FM tuner having phase locked loop FM demodulation circuit
US6400935B1 (en) * 1998-03-27 2002-06-04 Nortel Networks Limited Pilot tone detector
CN1606827A (zh) * 2001-12-20 2005-04-13 模拟设备股份有限公司 用于高增益信号信道的偏置量校准系统和方法
CN1489298A (zh) * 2002-09-04 2004-04-14 三星电子株式会社 时分同相信道和正交信道直接转换接收机及其方法
US20040198288A1 (en) * 2003-04-02 2004-10-07 Bogdan Sadowski Super-regenerative receiver including phase-locked loop
US20060009151A1 (en) * 2004-07-07 2006-01-12 Nec Electronics Corporation Satellite broadcasting converter, control circuit incorporated therein, and detector circuit used in such control circuit
EP1780888A1 (en) * 2005-10-12 2007-05-02 STMicroelectronics S.r.l. Notch filter and apparatus for receiving and transmitting radio-frequency signals which comprises said filter

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104423764B (zh) * 2013-08-30 2017-08-25 乐金显示有限公司 触摸屏设备以及用于驱动该触摸屏设备的方法
US9891762B2 (en) 2013-08-30 2018-02-13 Lg Display Co., Ltd. Touch screen device and method for driving the same
CN104423764A (zh) * 2013-08-30 2015-03-18 乐金显示有限公司 触摸屏设备以及用于驱动该触摸屏设备的方法
CN106416228B (zh) * 2014-06-02 2019-10-22 索尼公司 摄像元件和电子设备
CN106416228A (zh) * 2014-06-02 2017-02-15 索尼公司 摄像元件、摄像方法和电子设备
CN104822104A (zh) * 2015-04-23 2015-08-05 太仓红码软件技术有限公司 基于脑电波控制音频设备关闭的方法、耳机及其组合
CN107872205A (zh) * 2016-09-23 2018-04-03 瑞萨电子株式会社 可变增益放大器、校正方法和接收装置
CN109564249B (zh) * 2016-09-23 2021-11-23 密克罗奇普技术公司 电流感测放大器架构和电平移位器
CN109564249A (zh) * 2016-09-23 2019-04-02 密克罗奇普技术公司 电流感测放大器架构和电平移位器
CN109891740A (zh) * 2016-10-18 2019-06-14 美纳里尼硅生物系统股份公司 用于驱动操纵颗粒的微流体设备的电极的电子驱动电路、以及对应的分析装置
CN109891740B (zh) * 2016-10-18 2023-08-15 美纳里尼硅生物系统股份公司 用于驱动操纵颗粒的微流体设备的电极的电子驱动电路、以及对应的分析装置
CN110398913A (zh) * 2018-04-25 2019-11-01 半导体组件工业公司 用于控制致动器的致动器控制电路和方法
CN110398913B (zh) * 2018-04-25 2024-04-05 半导体组件工业公司 用于控制致动器的致动器控制电路和方法
CN110873836A (zh) * 2018-08-30 2020-03-10 恩智浦有限公司 涉及校准比较器电路的模拟测试总线设备和其方法
CN109091115A (zh) * 2018-09-17 2018-12-28 电子科技大学 应用于生理信号采集的直流抑制装置
CN109091115B (zh) * 2018-09-17 2023-08-08 电子科技大学 应用于生理信号采集的直流抑制装置
CN113176800A (zh) * 2020-01-27 2021-07-27 塞莫费雪科学（不来梅）有限公司 电源供应器

Also Published As

Publication number Publication date
JP2012156936A (ja) 2012-08-16
US8463225B2 (en) 2013-06-11
JP5611070B2 (ja) 2014-10-22
US20120196555A1 (en) 2012-08-02
CN102624412B (zh) 2015-08-05

Similar Documents

Publication Publication Date Title
CN102624412B (zh) 半导体集成电路及其操作方法
CN108831883B (zh) 用于多模滤波器的电路和方法
Zheng et al. A CMOS VGA with DC offset cancellation for direct-conversion receivers
US20170237419A1 (en) Differential phase adjustment of clock input signals
US7859439B2 (en) Processing apparatus for calibrating analog filter according to frequency-related characteristic of analog filter, processing apparatus for generating compensation parameter used to calibrate analog filter, related communication device, and methods thereof
KR101739921B1 (ko) 수신기 내 오프셋 보상
CN102624348A (zh) 半导体集成电路及其操作方法
JP2012510238A (ja) 局部発振器信号のためのデューティサイクル調整
US20100323651A1 (en) Tunable adaptive filter with variable gain trans-conductance stage
WO2015169335A1 (en) A resistor network and mixer circuits with programble gain.
Wu et al. A wide tuning range Gm-C complex filter with master-slave automatic frequency tuning based switched-capacitor
EP2974008B1 (en) Buffer amplifier circuit
US8050642B2 (en) Variable gain amplifier and receiver including the same
US8503966B2 (en) Semiconductor integrated circuit and receiving apparatus
US9832051B2 (en) Front-end system for a radio device
US20130301753A1 (en) Circuit device and electronic apparatus
CN108886343B (zh) 负反馈放大电路
JP2010021826A (ja) 半導体集積回路
US20060068741A1 (en) Reducing Noise and Distortion in a Receiver System
US6977547B2 (en) Minimizing changes in the amplification factor of an amplification circuit during operation
JP2020202476A (ja) ダイレクトコンバージョン送信器
Zhou et al. High-accuracy and low signal distortion on-chip auto-calibrating architecture for continuous-time filters
CN102386890B (zh) 截止频率自动调整电路和便携信息终端
EP4178111A2 (en) Bandpass filter, touch driver including the same, and method of bandpass filtering
JP5032626B2 (ja) 増幅回路、ジャイレータ回路、信号を増幅するためのフィルタ・デバイス及び方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP02 Change in the address of a patent holder

Address after: Tokyo, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Patentee before: Renesas Electronics Corporation

CP02 Change in the address of a patent holder