CN1606827A - 用于高增益信号信道的偏置量校准系统和方法 - Google Patents

用于高增益信号信道的偏置量校准系统和方法 Download PDF

Info

Publication number
CN1606827A
CN1606827A CNA028257634A CN02825763A CN1606827A CN 1606827 A CN1606827 A CN 1606827A CN A028257634 A CNA028257634 A CN A028257634A CN 02825763 A CN02825763 A CN 02825763A CN 1606827 A CN1606827 A CN 1606827A
Authority
CN
China
Prior art keywords
signal
offset correction
analog
clock signal
correction system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA028257634A
Other languages
English (en)
Other versions
CN100420150C (zh
Inventor
A·J·卡哈兰
S·阿特金森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
Analog Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Inc filed Critical Analog Devices Inc
Publication of CN1606827A publication Critical patent/CN1606827A/zh
Application granted granted Critical
Publication of CN100420150C publication Critical patent/CN100420150C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
    • H03F3/45968—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction
    • H03F3/45973—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction by using a feedback circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
    • H03M1/0604—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H03M1/0607—Offset or drift compensation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/372—Noise reduction and elimination in amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Analogue/Digital Conversion (AREA)
  • Manipulation Of Pulses (AREA)
  • Superheterodyne Receivers (AREA)

Abstract

本发明公开了一种用于模拟信号处理系统的直流偏置校正系统。该偏置校正系统包括一用于比较来自模拟信号通信的信号的极性的比较器单元，并生成一二进制输出信号。该系统还包括耦合到比较器输出信号的数字累加器单元，它用于在一预定时间段提供累加的平均信号。该系统还包括用于确定所述累加信号是否在可接受值定义的阈值窗范围内的阈值窗信号比较器单元。该系统还包括一用于将校正信号应用到模拟信号信道的校正单元。

Description

用于高增益信号信道的偏置量校准系统和方法
本申请要求美国专利申请序列号：10/128,125，申请日为2002年4月23日和美国临时专利申请序列号：60/342,223，申请日为2001年12月20日的美国专利申请的优先权。
                           背景技术
本发明通常涉及电子电路领域，特别涉及将电子电路中的DC偏置量最小化的领域。
常规的通信系统通常需要较大的增益来增加接收到的相对较弱的信号的振辐。可在这种系统中研发直流(DC)偏置量，并由于大的增益，甚至于小的DC偏置量也会使信号信道饱和。例如：基带滤波器可变得饱和，损害了接收器电路的性能。由于系统滤波器中的部件误配，且误配直接出现在滤波器输入上，DC偏置量也可出现在电路中。尽管可用电容器耦合通信电路的部件，在某些情况中，这种电容器可能在构成中需要大量的硅面积。低频极点也可能引入稳定得不够快的不理想的过渡电压。
美国专利号：6,225848公开了一种在偏置量校准期间，需要将系统输入信号从输入信道中移去的常规DC偏置量校正环路。特别是，首先通过禁止低噪声放大器或本机振荡器关闭电路的接收器部分，以移去系统输入信号，剩下任何可能存在的非零偏置量。将该偏置量信号放大，并将放大后的偏置信号反馈到符号位发生器，在该符号位发生器中生成一指示偏置电压的符号的符号位。接着，通过调整到数字模拟转换器(DAC)的输入使该电压改变。重复该例程直到将偏置量补偿到在DAC的最低有效位之内，且在将信号重新引入信道时，保持DAC中的码。所揭示偏置量校准例程的在系统初始化和偏置量超过阈值时运行。
在某些系统中，在操作原电路期间不受干扰地校正任何偏置量是理想的。美国专利号：6,166,668公开了另一个偏置量校正电路，其中的输出信号是以数字形式提供的。按照公开，通过控制逻辑将该数字输出反馈到耦合到DAC的数字累加器，以校正任何数字偏置量。由于反馈DAC的有限分辨率，信道中可能会有剩余偏置量。这一剩余偏置量会导致数字累加器将DAC码变到DAC的低有效位中的理想校正点的上方或下方。
因此，需要一种用于校正模拟信号处理系统中的数字偏置量的改进的系统，特别是用于不被模拟信号处理中断的有效地校正任何数字偏置量的改进的系统。
(3)发明内容
本发明提供用于模拟信号处理系统的直流偏置量校正系统。该偏置量校正系统包括一用于比较来自模拟信号信道的信号的极性的比较器单元，并提供一二进制输出信号。该系统还包括一耦合到比较器输出信号，用于在预定时间段提供累加的平均信号的数字累加器单元。该系统还包括一用于确定累加的信号是否在定义的可接受值的阈值窗内的阈值窗数字比较器单元。该系统还包括用于将校正电流应用到模拟信号信道的校正单元。
(4)附图说明
可以参照附图进一步理解以下的说明，其中：
图1示出本发明的提供偏置量校正的系统的示例图；
图2示出本发明的系统的操作过程中的某些参数的示例图形合成定时图；和
图3示出类似于图2的在部分帧时钟周期期间本发明的系统的操作过程中的较大尺度的示例图形合成定时图。
附图仅以示例为目的。
(5)具体实施方式
本发明提供一种可在操作主电路期间使用的错误校正电路，例如：没有中断的无线电接收机或发送机。在一个实施中，本发明包括一通过以高速率采样电路输出信号操作的校正环。采样信号和参照信号之间的差值被确定，并将一指示差值的极性的极性信号(例如：+1或-1)存储到数字计数器中。随着时间的过去，所有极性信号的和作为累加的极性信号累加在数字计数器中。在统计上，在预定时间段在数字计数器中累加的极性信号应该是两个极性信号的中值(例如：0)。累加信号在相对于参照信号在正的或负的方向上的飘移都预示着电路中出现了直流偏移。
如图1所示，根据本发明的一个实施的偏置量校正系统可与接收机一起用于无线电频率通信系统。特别是，该系统包括接收无线电频率输入12及本机振荡器输入14的混频器10。混频器10的输出为低通滤波器16提供差分输入，它的输出由可编程的增益级放大器18接收。放大器18的差分输出为通信系统提供系统输出，并且通过比较器20，该输出被反馈到数字累加和除法单元22。该系统还包括一窗式数字比较器24。将一相对快的时钟信号26提供给单元22，并将一相对较慢的时钟信号28提供给数字比较器。
快的时钟频率可以是，例如：模拟信道(例如：放大器18的输出)的最大信号带宽的两倍，并且最好是在10MHz和15MHz之间。慢时钟信号可以小几百倍，并且最好是在100Hz和150Hz之间。可以通过将快时钟信号通过除法器来提供慢时钟信号。将单元22的输出耦合到一n位的数字模拟转换器(DAC)32，并且DAC的模拟输出被用于调节混频器负载电阻器34上的直流电压。所述电阻器被耦合到电源36和所示的低通滤波器16的差分输入。
在操作过程中，偏置量校正环以相对较高的速率(例如：15MHz)对放大器的输出进行采样。将两个差分输出信号互相进行比较，将它们之间的任何差值的极性累加到数字累加器或计数器。在一个慢时钟周期中，比较器20以快的时钟速率(例如：大于1000次)对信号进行许多次采样，并且将极性值的累加和与0相比较。任何漂移都应归因于滤波器中的直流含量。如数字累加器在两个非零方向上的漂移都很大，则根据偏置量所需的校正增加或减少对DAC的输入。
该环还包括在计数器单元22的输出和DAC32的输入之间的窗式数字比较器24。该窗式数字比较器用于检测在采样时间内，DC能量是否在可接受的窗内(即，在最低值以上和最高值以下)。一旦剩余的偏置量小于DAC的最小有效位，这将防止该交替环改变正和负校正。另外，用每个慢时钟周期对计数器复位，这将防止错误超过可接受的窗。
图2示出本发明的系统的示例图形合成定时图，其中出现在核心滤波器16中的偏置量由环补偿。在40示出了放大器18的差分输出，并在42示出数字累加器22的输出。阈值窗是由44示出的低阈值数字值，和在46示出的高阈值数字值定义的。在48示出一慢时钟，并且在操作期间，输出信号40在每个时钟周期都被比较器20重复采样。在数字累加器22中对每个采样的极性进行累加。在每个慢时钟周期结束时，倘若数字比较器的值超过了窗式数字比较器的阈值，数字比较器24都提供一个命令将DAC增加或减少一最小有效位(LSB)。在50示出了增加命令信号，而在52示出了减少命令信号。输入到DAC(在54以十六进制示出)的码合适地或增加，减少或不变。在每个慢时钟周期，将累加器输出42复位到中间标度，正如在每一次慢时钟信号上升时，在数字累加器输出信号42的陡峭跳变外可见的那样。
图3示出在一部分慢时钟周期期间本发明的系统的示例图形合成定时图。如图3所示，在一部分慢时钟周期期间，在40示出的信号被许多次采样，且累加的偏移信号42漂移到低阈44之下。当出现这种情况时，增加命令信号50被启用，致使DAC输入从十六进制41A增加到十六进制41B。当慢时钟信号上升时，累加器再次复位。
那些在本领域的技术人员将理解，在不偏离本发明的精神和范围的情况下，可以对以上公开的实施例进行的多种修改。

Claims (20)

1.一种用于模拟信号处理系统的直流偏置校正系统，其特征在于，所述偏置校正系统包括：
比较装置，它用于比较来自模拟信号信道的信号的极性并提供一个二进制的输出信号；
数字累加器装置，它被耦合到所述比较器输出信号，用于在预定时间段提供累加的平均信号；
阈值窗数字比较器装置，它用于确定所述累加的信号是否在被定义的可接受值的阈值窗内；和
将校正电流应用到所述模拟信号信道的校正装置。
2.如权利要求1所述的偏置校正系统，其特征在于，所述累加器装置接收一第一时钟信号。
3.如权利要求2所述的偏置校正系统，其特征在于，所述窗数字比较器装置接收一与所述第一时钟信号相比相对较慢的第二时钟信号。
4.如权利要求3所述的偏置校正系统，其特征在于，所述校正系统还包括接收所述第一时钟信号并提供所述第二时钟信号的除法器。
5.如权利要求1所述的偏置校正系统，其特征在于，所述窗数字比较器装置包括一定义的高阈值数字值和一定义的低阈值数字值。
6.如权利要求1所述的偏置校正系统，其特征在于，所述校正装置包括一数字模拟转换器。
7.一种用于模拟信号处理系统的直流偏置校正系统，其特征在于，所述偏置校正系统包括：
比较装置，它用于比较来自模拟信号信道的信号的极性并提供一个比较器二进制输出信号；
累加器装置，它被耦合到所述比较器输出信号，用于提供在预定时间段上累加的平均信号；
复位装置，它用于复位所述累加器装置；和
校正装置，它用于将一校正信号应用到所述模拟信号信道。
8.如权利要求7所述的偏置校正系统，其特征在于，所述偏置校正系统还包括阈值窗数字比较器，用于确定所述累加的信号是否在定义的可接受值窗的范围内。
9.如权利要求7所述的偏置校正系统，其特征在于，所述累加器接收一第一时钟信号。
10.如权利要求8所述的偏置校正系统，其特征在于，所述阈值窗比较器接收一比所述第一时钟信号相对慢的第二时钟信号。
11.一种用于模拟信号处理系统的直流偏置校正系统，其特征在于，所述偏置校正系统包括：
比较装置，它用于比较来自模拟信号信道的信号的极性并响应于来自第一时钟的时钟信号生成一比较器输出信号；
累加器装置，它被耦合到所述比较器输出信号，用于提供在预定时间段上累加的平均信号；
阈值窗比较器装置，它被耦合到比所述第一时钟信号相对慢的第二时钟信号，所述窗比较器装置用于确定所述累加的信号是否在可接受值的所定义的阈值窗的范围内；
校正装置，用于将一校正信号应用到所述模拟信号信道。
12.如权利要求11所述的偏置校正系统，其特征在于，响应于所述第二时钟信号将所述累加器装置复位。
13.如权利要求11所述的偏置校正系统，其特征在于，所述第一时钟信号具有的频率是所述模拟信道的最大信号带宽的至少两倍。
14.在模拟信号处理系统中校正直流偏置量的方法，其特征在于，所述方法包括以下步骤：
a)接收在模拟信号信道中的模拟信号；
b)将所述每个模拟信号与基准相比较，以确定是否存在直流偏置量并生成一比较器输出信号；
c)在预定时间段上累加出比较器输出信号的和，以确定累加的值；和
d)响应于所述累加值是否在所述窗阈值之外，将一校正信号应用到所述模拟信号信道。
15.如权利要求14所述的校正直流偏置量的方法，其特征在于，所述方法还包括提供以第一频率的第一时钟信号和以比第一频率慢的第二频率的第二时钟信号的步骤。
16.如权利要求14所述的校正直流偏置量的方法，其特征在于，所述方法还包括对累加器进行复位的步骤。
17.如权利要求15所述的校正直流偏置量的方法，其特征在于，所述方法还包括将所述第一时钟信号分频以提供所述第二时钟信号的步骤。
18.如权利要求15所述的校正直流偏置量的方法，其特征在于，所述第一频率至少是模拟信道的最大信号带宽的两倍。
19.如权利要求15所述的校正直流偏置量的方法，其特征在于，所述第一频率约为10MHz，及所述第二频率约为100Hz。
20.如权利要求15所述的校正直流偏置量的方法，其特征在于，所述确定平均比较器信号是否在可接受值的阈值窗范围内的步骤是响应于所述第二时钟信号的。
CNB028257634A 2001-12-20 2002-12-18 用于高增益信号信道的偏置量校准系统和方法 Expired - Lifetime CN100420150C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US34222301P 2001-12-20 2001-12-20
US60/342,223 2001-12-20
US10/128,125 2002-04-23
US10/128,125 US6664840B2 (en) 2001-12-20 2002-04-23 Offset calibration system and method for a high gain signal channel

Publications (2)

Publication Number Publication Date
CN1606827A true CN1606827A (zh) 2005-04-13
CN100420150C CN100420150C (zh) 2008-09-17

Family

ID=26826292

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028257634A Expired - Lifetime CN100420150C (zh) 2001-12-20 2002-12-18 用于高增益信号信道的偏置量校准系统和方法

Country Status (6)

Country Link
US (1) US6664840B2 (zh)
EP (1) EP1456941B1 (zh)
JP (1) JP4181045B2 (zh)
CN (1) CN100420150C (zh)
DE (1) DE60235913D1 (zh)
WO (1) WO2003055057A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100444073C (zh) * 2006-07-17 2008-12-17 北京中星微电子有限公司 一种自动电流校准的电路和方法
CN102624412A (zh) * 2011-01-28 2012-08-01 瑞萨电子株式会社 半导体集成电路及其操作方法
CN103219959A (zh) * 2012-01-20 2013-07-24 联发科技股份有限公司 放大电路及其校正方法
CN103312303A (zh) * 2012-03-08 2013-09-18 罗伯特·博世有限公司 用于跟踪频率信号的方法和相应的用于车辆的传感器单元

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6806756B1 (en) * 2003-06-16 2004-10-19 Delphi Technologies, Inc. Analog signal conditioning circuit having feedback offset cancellation
US7352307B2 (en) * 2006-02-09 2008-04-01 Atmel Corporation Comparator chain offset reduction
US7894561B1 (en) * 2007-06-21 2011-02-22 National Semiconductor Corporation Method and system for providing dynamic DC offset correction
US10050635B2 (en) * 2016-05-23 2018-08-14 Qualcomm Incorporated Amplifier calibration

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5208595A (en) * 1991-08-21 1993-05-04 Wavephore, Inc. Digitally controlled adaptive slew rate delta modulator
US5319679A (en) * 1992-12-09 1994-06-07 Datum Systems Method and apparatus for recovering data from a radio signal
US5459679A (en) 1994-07-18 1995-10-17 Quantum Corporation Real-time DC offset control and associated method
US5761251A (en) 1995-11-08 1998-06-02 Philips Electronics North America Corporation Dual automatic gain control and DC offset correction circuit for QAM demodulation
US6069528A (en) * 1997-07-31 2000-05-30 Matsushita Electric Industrial Co., Ltd. Automatic microwave gain control device
US6069866A (en) * 1997-10-23 2000-05-30 Cirrus Logic, Inc. System and method for coarse gain control of wide band amplifiers
US6493404B1 (en) * 1999-03-01 2002-12-10 Sharp Kabushiki Kaisha Recycling integrator correlator
US6114980A (en) 1999-04-13 2000-09-05 Motorola, Inc. Method and apparatus for settling a DC offset
US6166668A (en) 1999-06-01 2000-12-26 Motorola, Inc. Method and apparatus for providing DC offset correction and hold capability
US6317064B1 (en) 2000-02-29 2001-11-13 Motorola, Inc. DC offset correction adaptable to multiple requirements
GR1003688B (el) * 2000-07-14 2001-10-05 Ιντρακομ Α.Ε. Ελληνικη Βιομηχανια Τηλεπικοινωνιων Και Συστηματ... Μηχανισμος διορθωσης τασης εκτροπης και ενισχυτης ελεγχομενου κερδους σε δεκτες αμεσης μεταδοσης.

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100444073C (zh) * 2006-07-17 2008-12-17 北京中星微电子有限公司 一种自动电流校准的电路和方法
CN102624412A (zh) * 2011-01-28 2012-08-01 瑞萨电子株式会社 半导体集成电路及其操作方法
CN102624412B (zh) * 2011-01-28 2015-08-05 瑞萨电子株式会社 半导体集成电路及其操作方法
CN103219959A (zh) * 2012-01-20 2013-07-24 联发科技股份有限公司 放大电路及其校正方法
CN103219959B (zh) * 2012-01-20 2015-12-02 联发科技股份有限公司 放大电路及其校正方法
CN103312303A (zh) * 2012-03-08 2013-09-18 罗伯特·博世有限公司 用于跟踪频率信号的方法和相应的用于车辆的传感器单元
CN103312303B (zh) * 2012-03-08 2017-03-01 罗伯特·博世有限公司 用于跟踪频率信号的方法和相应的用于车辆的传感器单元

Also Published As

Publication number Publication date
EP1456941B1 (en) 2010-04-07
WO2003055057A1 (en) 2003-07-03
US20030117205A1 (en) 2003-06-26
US6664840B2 (en) 2003-12-16
JP2005514811A (ja) 2005-05-19
JP4181045B2 (ja) 2008-11-12
CN100420150C (zh) 2008-09-17
EP1456941A1 (en) 2004-09-15
DE60235913D1 (de) 2010-05-20

Similar Documents

Publication Publication Date Title
US8107581B2 (en) Method for frequency compensation in timing recovery
CN101548467B (zh) 用于延迟线校准的方法和设备
US7855611B2 (en) Delay line calibration
US9673797B2 (en) Peak detector using charge pump and burst-mode transimpedance amplifier
US8525710B1 (en) Audio amplifier offset reduction using digital input/output comparisons
WO2000074241A1 (en) Dc offset correction and hold capability
KR100400224B1 (ko) 오프셋 보상 기능을 갖는 버스트 모드 수신 장치 및 그의데이타 복원 방법
CN101237286A (zh) 电平检测器、通信装置、以及调谐器
US20080013665A1 (en) Digital phase detector and a method for the generation of a digital phase detection signal
US20240106394A1 (en) Power supply circuit, power supply method, audio power amplifier and integrated circuit
US7605736B2 (en) A/D converter and duty control method of sampling clock
CN100420150C (zh) 用于高增益信号信道的偏置量校准系统和方法
JP2003249831A (ja) 光受信回路
CN116582131A (zh) 带增益调节和积分非线性校准的数字时间转换器电路结构
CN116015285A (zh) 一种基于步进ldo校正tdc延迟步进的方法及装置
US20060214725A1 (en) Digital time constant tracking technique and apparatus
US20100188126A1 (en) Voltage Controlled Duty Cycle and Non-Overlapping Clock Generation Implementation
US8619915B2 (en) Receiver
US6404280B1 (en) Method and system for low-distortion power amplification
JP2016012772A (ja) 信号処理装置
JP2001053732A (ja) 非線形抽出回路及びクロック抽出回路
CN102098042B (zh) 滤波器截止频率校正电路
US10566993B2 (en) Delta-sigma modulator and delta-sigma converter
CN117375538B (zh) 一种衰减补偿方法和衰减补偿电路
US7855669B2 (en) Circuit device to generate a high precision control signal

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: MEDIATEK INC.

Free format text: FORMER OWNER: ANALOG DEVICES, INC.

Effective date: 20080411

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20080411

Address after: Hsinchu Science Industrial Park, Taiwan

Applicant after: MEDIATEK Inc.

Address before: Massachusetts, USA

Applicant before: ANALOG DEVICES, Inc.

C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20080917

CX01 Expiry of patent term