JP2001053732A - 非線形抽出回路及びクロック抽出回路 - Google Patents
非線形抽出回路及びクロック抽出回路Info
- Publication number
- JP2001053732A JP2001053732A JP11229066A JP22906699A JP2001053732A JP 2001053732 A JP2001053732 A JP 2001053732A JP 11229066 A JP11229066 A JP 11229066A JP 22906699 A JP22906699 A JP 22906699A JP 2001053732 A JP2001053732 A JP 2001053732A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- signal
- pulse
- mono
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
- H03K3/0232—Monostable circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0079—Receiver details
- H04L7/0087—Preprocessing of received signal for synchronisation, e.g. by code conversion, pulse generation or edge detection
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/027—Speed or phase control by the received code signals, the signals containing no special synchronisation information extracting the synchronising or clock signal from the received signal spectrum, e.g. by using a resonant or bandpass circuit
Abstract
(57)【要約】
【課題】 データ通信装置の光通信に使用される光受信
器において、入力信号のデューティー比が劣化したとき
も、安定したクロックを抽出するクロック抽出回路を提
供する。 【解決手段】 入力信号を微分する立上り変化点微分回
路１２と、その出力を第１のモノマルチ１３に入力し、
第１のモノマルチ１３の出力を第２のモノマルチ１４に
入力し、第１のモノマルチ１３の出力信号と、第２のモ
ノマルチ１４の出力信号をＯＲゲート１５に入力し論理
和を取り、その出力を出力パルス幅可変手段２２に入力
する。このような構成とすることにより、入力信号のデ
ューティー比が劣化したときも、安定したクロックを抽
出することができる。
器において、入力信号のデューティー比が劣化したとき
も、安定したクロックを抽出するクロック抽出回路を提
供する。 【解決手段】 入力信号を微分する立上り変化点微分回
路１２と、その出力を第１のモノマルチ１３に入力し、
第１のモノマルチ１３の出力を第２のモノマルチ１４に
入力し、第１のモノマルチ１３の出力信号と、第２のモ
ノマルチ１４の出力信号をＯＲゲート１５に入力し論理
和を取り、その出力を出力パルス幅可変手段２２に入力
する。このような構成とすることにより、入力信号のデ
ューティー比が劣化したときも、安定したクロックを抽
出することができる。
Description
【０００１】
【発明の属する技術分野】本発明は、クロック再生部に
かかり、特に光通信分野での光受信器において、受信デ
ータ信号からクロックパルスを抽出するクロック抽出部
に好適に利用できるものである。
かかり、特に光通信分野での光受信器において、受信デ
ータ信号からクロックパルスを抽出するクロック抽出部
に好適に利用できるものである。
【０００２】
【従来の技術】光受信器においては、光ファイバ通過後
の、レベルが低下し、歪みを受けた信号を再生するた
め、図１３の光受信器９０のブロック図に示すように、
光−電気変換した電気信号を等化増幅部９２により波形
整形（Ｒｅｓｈａｐｉｎｇ）し、入力データに同期した
クロックパルスを抽出（Ｒｅｔｉｍｉｎｇ）した後、識
別再生部９３にて識別再生（Ｒｅｇｅｎｅｒａｔｉｎ
ｇ）を行う、３Ｒ機能を有する光受信器が用いられてき
た。
の、レベルが低下し、歪みを受けた信号を再生するた
め、図１３の光受信器９０のブロック図に示すように、
光−電気変換した電気信号を等化増幅部９２により波形
整形（Ｒｅｓｈａｐｉｎｇ）し、入力データに同期した
クロックパルスを抽出（Ｒｅｔｉｍｉｎｇ）した後、識
別再生部９３にて識別再生（Ｒｅｇｅｎｅｒａｔｉｎ
ｇ）を行う、３Ｒ機能を有する光受信器が用いられてき
た。
【０００３】かかる光受信器の従来のクロック抽出部９
４は、入力データからクロック周波数成分を抽出する非
線形抽出回路９５、クロック周波数成分から基本周波数
成分のみを抽出するタイミングフィルタ９６、タイミン
グフィルタ出力の微小な正弦波信号を矩形波信号に変換
するリミッタ増幅回路９７によって構成される。このク
ロック抽出部９４においては、様々なビットレートに対
して常に最適な識別点にて識別再生を行なう必要があ
り、通常、クロック位相を最適化する手段を有する。
４は、入力データからクロック周波数成分を抽出する非
線形抽出回路９５、クロック周波数成分から基本周波数
成分のみを抽出するタイミングフィルタ９６、タイミン
グフィルタ出力の微小な正弦波信号を矩形波信号に変換
するリミッタ増幅回路９７によって構成される。このク
ロック抽出部９４においては、様々なビットレートに対
して常に最適な識別点にて識別再生を行なう必要があ
り、通常、クロック位相を最適化する手段を有する。
【０００４】従来、クロック位相を最適化する手段とし
ては、特公平８−４２６１に示される様な、モノマルチ
及び微分回路から構成される非線形抽出回路によって、
クロック位相の最適化を行う方法が実用化されている。
ては、特公平８−４２６１に示される様な、モノマルチ
及び微分回路から構成される非線形抽出回路によって、
クロック位相の最適化を行う方法が実用化されている。
【０００５】
【発明が解決しようとする課題】しかしながら、特公平
８−４２６１に示される様な回路構成によっても、入力
データのデューティ比が劣化した場合、抽出タイミング
成分の振幅スペクトルが低下し、タイミングフィルタ出
力のレベル低下によるクロック消失やクロックジッタの
発生等の問題があった。
８−４２６１に示される様な回路構成によっても、入力
データのデューティ比が劣化した場合、抽出タイミング
成分の振幅スペクトルが低下し、タイミングフィルタ出
力のレベル低下によるクロック消失やクロックジッタの
発生等の問題があった。
【０００６】図１４は従来の非線形抽出回路１００のブ
ロック図、図１５は同回路にて入力データのデューティ
比が劣化した場合にタイミング成分の抽出を行った場合
の非線形抽出回路の動作を説明する波形図である。図１
５のＳ７３より、タイミング成分の繰り返しパルスの位
相が１パルス置きにずれが生じており、タイミング成分
の振幅スペクトルの劣化を招いている。
ロック図、図１５は同回路にて入力データのデューティ
比が劣化した場合にタイミング成分の抽出を行った場合
の非線形抽出回路の動作を説明する波形図である。図１
５のＳ７３より、タイミング成分の繰り返しパルスの位
相が１パルス置きにずれが生じており、タイミング成分
の振幅スペクトルの劣化を招いている。
【０００７】本発明は、以上のような従来技術の課題を
解決するものであり、その第１の目的は、入力データ信
号のデューティ比が劣化した場合でも安定したタイミン
グ成分の抽出を行う非線形抽出回路を提供するものであ
る。
解決するものであり、その第１の目的は、入力データ信
号のデューティ比が劣化した場合でも安定したタイミン
グ成分の抽出を行う非線形抽出回路を提供するものであ
る。
【０００８】第２の目的は、非線形抽出回路に出力パル
ス幅可変手段を付加したクロック抽出回路を提供するも
のである。
ス幅可変手段を付加したクロック抽出回路を提供するも
のである。
【０００９】第３の目的は、光受信器のクロック抽出部
における、非線形抽出回路およびタイミングフィルタお
よびリミッタ増幅回路の、動作環境によって生じるクロ
ックの位相変動を補償し、安定したタイミング成分の抽
出を行いクロック位相を最適化するクロック抽出回路を
提供するものである。
における、非線形抽出回路およびタイミングフィルタお
よびリミッタ増幅回路の、動作環境によって生じるクロ
ックの位相変動を補償し、安定したタイミング成分の抽
出を行いクロック位相を最適化するクロック抽出回路を
提供するものである。
【００１０】
【課題を解決するための手段】前述の課題を解決するた
めの第１の手段は、入力データ信号の変化点を微分して
微分パルスを発生する微分回路と、微分回路に接続さ
れ、微分パルスに同期して第１のパルス信号を出力する
第１のモノマルチと、第１のモノマルチに接続され、第
１のパルス信号に同期して第２のパルス信号を出力する
第２のモノマルチと、第１のモノマルチの第１のパルス
信号と第２のモノマルチの第２のパルス信号の論理和を
とる論理和回路によって構成されることを特徴とする非
線形抽出回路である。
めの第１の手段は、入力データ信号の変化点を微分して
微分パルスを発生する微分回路と、微分回路に接続さ
れ、微分パルスに同期して第１のパルス信号を出力する
第１のモノマルチと、第１のモノマルチに接続され、第
１のパルス信号に同期して第２のパルス信号を出力する
第２のモノマルチと、第１のモノマルチの第１のパルス
信号と第２のモノマルチの第２のパルス信号の論理和を
とる論理和回路によって構成されることを特徴とする非
線形抽出回路である。
【００１１】第２の手段は、入力データ信号の変化点を
微分して微分パルスを発生する微分回路と、微分回路に
接続され、微分パルスに同期して第１のパルス信号を出
力する第１のモノマルチと、第１のモノマルチに接続さ
れ、第１のパルス信号に同期して第２のパルス信号を出
力する第２のモノマルチと、第１のモノマルチの第１の
パルス信号と第２のモノマルチの第２のパルス信号の論
理和をとる論理和回路と、論理和回路に接続され、論理
和回路の出力パルス信号のパルス幅を可変する出力パル
ス幅可変手段によって構成されることを特徴とするクロ
ック抽出回路である。
微分して微分パルスを発生する微分回路と、微分回路に
接続され、微分パルスに同期して第１のパルス信号を出
力する第１のモノマルチと、第１のモノマルチに接続さ
れ、第１のパルス信号に同期して第２のパルス信号を出
力する第２のモノマルチと、第１のモノマルチの第１の
パルス信号と第２のモノマルチの第２のパルス信号の論
理和をとる論理和回路と、論理和回路に接続され、論理
和回路の出力パルス信号のパルス幅を可変する出力パル
ス幅可変手段によって構成されることを特徴とするクロ
ック抽出回路である。
【００１２】第３の手段は、出力パルス幅可変手段が、
論理和回路に接続され、論理和回路の出力パルス信号を
遅延させる遅延回路と、論理和回路の出力パルス信号に
よりセットされ、遅延回路の出力信号によりリセットさ
れる、ＲＳフリップフロップによって構成されることを
特徴とするクロック抽出回路である。
論理和回路に接続され、論理和回路の出力パルス信号を
遅延させる遅延回路と、論理和回路の出力パルス信号に
よりセットされ、遅延回路の出力信号によりリセットさ
れる、ＲＳフリップフロップによって構成されることを
特徴とするクロック抽出回路である。
【００１３】第４の手段は、出力パルス幅可変手段が、
論理和回路に接続され、論理和回路の出力パルス信号に
同期して第３のパルス信号を出力する第３のモノマルチ
によって構成されることを特徴とするクロック抽出回路
である。
論理和回路に接続され、論理和回路の出力パルス信号に
同期して第３のパルス信号を出力する第３のモノマルチ
によって構成されることを特徴とするクロック抽出回路
である。
【００１４】第５の手段は、入力データ信号からクロッ
ク周波数成分を抽出する非線形抽出回路と、クロック周
波数成分から基本周波数成分のみを抽出するタイミング
フィルタと、タイミングフィルタの出力の正弦波信号を
矩形波信号に変換するリミッタ増幅器と、リミッタ増幅
器の出力信号の周波数を１／２に分周する１／２分周器
と、１／２分周器の出力信号と入力データ信号の排他的
論理和をとる排他的論理和回路と、排他的論理和回路に
接続され、排他的論理和回路出力信号の平均値を検出す
る平均値検出器と、平均値検出器の出力電圧と基準電圧
Ｖｒｅｆを比較する比較器と、比較器に接続され、比較
器の出力信号のうち低域の部分のみ通過させる低域通過
フィルタ（LPF）と、低域通過フィルタ（ＬＰＦ）に接
続され、非線形抽出回路の出力信号の位相を制御し、非
線形抽出回路に接続される位相可変手段とによって構成
されることを特徴とするクロック抽出回路である。
ク周波数成分を抽出する非線形抽出回路と、クロック周
波数成分から基本周波数成分のみを抽出するタイミング
フィルタと、タイミングフィルタの出力の正弦波信号を
矩形波信号に変換するリミッタ増幅器と、リミッタ増幅
器の出力信号の周波数を１／２に分周する１／２分周器
と、１／２分周器の出力信号と入力データ信号の排他的
論理和をとる排他的論理和回路と、排他的論理和回路に
接続され、排他的論理和回路出力信号の平均値を検出す
る平均値検出器と、平均値検出器の出力電圧と基準電圧
Ｖｒｅｆを比較する比較器と、比較器に接続され、比較
器の出力信号のうち低域の部分のみ通過させる低域通過
フィルタ（LPF）と、低域通過フィルタ（ＬＰＦ）に接
続され、非線形抽出回路の出力信号の位相を制御し、非
線形抽出回路に接続される位相可変手段とによって構成
されることを特徴とするクロック抽出回路である。
【００１５】第６の手段は、入力データ信号の変化点を
微分して微分パルスを発生する微分回路と、微分回路に
接続され、微分パルスに同期して第１のパルス信号を出
力する第１のモノマルチと、第１のモノマルチに接続さ
れ、第１のパルス信号に同期して第２のパルス信号を出
力する第２のモノマルチと、第１のモノマルチの第１の
パルス信号と第２のモノマルチの第２のパルス信号の論
理和をとる論理和回路と、論理和回路に接続され、論理
和回路の出力パルス信号のパルス幅を可変する出力パル
ス幅可変手段と、出力パルス幅可変手段に接続され、出
力パルス幅可変手段の出力信号の周波数成分から、基本
周波数成分のみを抽出するタイミングフィルタと、タイ
ミングフィルタに接続され、タイミングフィルタの出力
の正弦波信号を矩形波信号に変換するリミッタ増幅器
と、リミッタ増幅器の出力信号の周波数を１／２に分周
する１／２分周器と、１／２分周器の出力信号と入力デ
ータ信号の排他的論理和をとる排他的論理和回路と、排
他的論理和回路に接続され、排他的論理和回路の出力信
号の平均値を検出する平均値検出器と、平均値検出器の
出力電圧と基準電圧Ｖｒｅｆを比較する比較器と、比較
器に接続され、比較器の出力信号のうち低域の部分のみ
通過させ、第１のモノマルチに接続される低域通過フィ
ルタ（ＬＰＦ）とによって構成されることを特徴とする
クロック抽出回路である。
微分して微分パルスを発生する微分回路と、微分回路に
接続され、微分パルスに同期して第１のパルス信号を出
力する第１のモノマルチと、第１のモノマルチに接続さ
れ、第１のパルス信号に同期して第２のパルス信号を出
力する第２のモノマルチと、第１のモノマルチの第１の
パルス信号と第２のモノマルチの第２のパルス信号の論
理和をとる論理和回路と、論理和回路に接続され、論理
和回路の出力パルス信号のパルス幅を可変する出力パル
ス幅可変手段と、出力パルス幅可変手段に接続され、出
力パルス幅可変手段の出力信号の周波数成分から、基本
周波数成分のみを抽出するタイミングフィルタと、タイ
ミングフィルタに接続され、タイミングフィルタの出力
の正弦波信号を矩形波信号に変換するリミッタ増幅器
と、リミッタ増幅器の出力信号の周波数を１／２に分周
する１／２分周器と、１／２分周器の出力信号と入力デ
ータ信号の排他的論理和をとる排他的論理和回路と、排
他的論理和回路に接続され、排他的論理和回路の出力信
号の平均値を検出する平均値検出器と、平均値検出器の
出力電圧と基準電圧Ｖｒｅｆを比較する比較器と、比較
器に接続され、比較器の出力信号のうち低域の部分のみ
通過させ、第１のモノマルチに接続される低域通過フィ
ルタ（ＬＰＦ）とによって構成されることを特徴とする
クロック抽出回路である。
【００１６】第７の手段は、第１のモノマルチが、印可
電圧により容量を変化させる可変容量ダイオードを有
し、低域通過フィルタ（ＬＰＦ）が、可変容量ダイオー
ドに接続されることを特徴とするクロック抽出回路であ
る。
電圧により容量を変化させる可変容量ダイオードを有
し、低域通過フィルタ（ＬＰＦ）が、可変容量ダイオー
ドに接続されることを特徴とするクロック抽出回路であ
る。
【００１７】第８の手段は、入力データ信号の変化点を
微分して微分パルスを発生する微分回路と、微分回路に
接続され、微分パルスに同期して第１のパルス信号を出
力する第１のモノマルチと、第１のモノマルチに接続さ
れ、第１のパルス信号に同期して第２のパルス信号を出
力する第２のモノマルチと、第１のモノマルチの第１の
パルス信号と第２のモノマルチの第２のパルス信号の論
理和をとる論理和回路と、論理和回路に接続され、論理
和回路の出力パルス信号のパルス幅を可変する出力パル
ス幅可変手段と、出力パルス幅可変手段に接続され、出
力パルス幅可変手段の出力信号の周波数成分から基本周
波数成分のみを抽出するタイミングフィルタと、タイミ
ングフィルタに接続され、タイミングフィルタの出力の
正弦波信号を矩形波信号に変換するリミッタ増幅器と、
リミッタ増幅器の出力信号の周波数を１／２Ｎに分周す
る１／２Ｎ分周器と、入力データ信号の周波数を１／Ｎ
に分周する１／Ｎ分周器と、１／２Ｎ分周器の出力信号
と前記１／Ｎ分周器の出力信号の排他的論理和をとる排
他的論理和回路と、排他的論理和回路に接続され、排他
的論理和回路の出力信号の平均値を検出する平均値検出
器と、平均値検出器の出力電圧と基準電圧Ｖｒｅｆを比
較する比較器と、比較器に接続され、比較器の出力信号
のうち低域の部分のみ通過させ、第１のモノマルチに接
続される低域通過フィルタ（ＬＰＦ）とによって構成さ
れることを特徴とするクロック抽出回路である。
微分して微分パルスを発生する微分回路と、微分回路に
接続され、微分パルスに同期して第１のパルス信号を出
力する第１のモノマルチと、第１のモノマルチに接続さ
れ、第１のパルス信号に同期して第２のパルス信号を出
力する第２のモノマルチと、第１のモノマルチの第１の
パルス信号と第２のモノマルチの第２のパルス信号の論
理和をとる論理和回路と、論理和回路に接続され、論理
和回路の出力パルス信号のパルス幅を可変する出力パル
ス幅可変手段と、出力パルス幅可変手段に接続され、出
力パルス幅可変手段の出力信号の周波数成分から基本周
波数成分のみを抽出するタイミングフィルタと、タイミ
ングフィルタに接続され、タイミングフィルタの出力の
正弦波信号を矩形波信号に変換するリミッタ増幅器と、
リミッタ増幅器の出力信号の周波数を１／２Ｎに分周す
る１／２Ｎ分周器と、入力データ信号の周波数を１／Ｎ
に分周する１／Ｎ分周器と、１／２Ｎ分周器の出力信号
と前記１／Ｎ分周器の出力信号の排他的論理和をとる排
他的論理和回路と、排他的論理和回路に接続され、排他
的論理和回路の出力信号の平均値を検出する平均値検出
器と、平均値検出器の出力電圧と基準電圧Ｖｒｅｆを比
較する比較器と、比較器に接続され、比較器の出力信号
のうち低域の部分のみ通過させ、第１のモノマルチに接
続される低域通過フィルタ（ＬＰＦ）とによって構成さ
れることを特徴とするクロック抽出回路である。
【００１８】第９の手段は、第１のモノマルチが、印可
電圧により容量を変化させる可変容量ダイオードを有
し、低域通過フィルタ（ＬＰＦ）が、可変容量ダイオー
ドに接続されることを特徴とするクロック抽出回路であ
る。
電圧により容量を変化させる可変容量ダイオードを有
し、低域通過フィルタ（ＬＰＦ）が、可変容量ダイオー
ドに接続されることを特徴とするクロック抽出回路であ
る。
【００１９】
【発明の実施の形態】次に、本発明の実施例について図
面を参照して説明する。以下の説明において、同一の機
能および構成を有する構成要素については、同一符号を
用いる。
面を参照して説明する。以下の説明において、同一の機
能および構成を有する構成要素については、同一符号を
用いる。
【００２０】尚、変化点を微分して微分パルスを発生す
る微分回路に、立上がり変化点微分回路を用いた場合を
説明する。
る微分回路に、立上がり変化点微分回路を用いた場合を
説明する。
【００２１】図１は本発明の第１の実施例を示す非線形
抽出回路１０である。
抽出回路１０である。
【００２２】非線形抽出回路１０は、入力データ信号Ｓ
１を入力する入力端子１１と、出力データ信号Ｓ５を出
力する出力端子１９とを備えており、差動アンプ等で構
成される立上がり変化点微分回路１２、立上がり変化点
微分回路１２に接続される第１のモノマルチ１３、第１
のモノマルチ１３に接続される第２のモノマルチ１４、
及び、第１のモノマルチ１３の出力信号と第２のモノマ
ルチ１４の出力信号の論理和をとるORゲート１５によっ
て構成される。
１を入力する入力端子１１と、出力データ信号Ｓ５を出
力する出力端子１９とを備えており、差動アンプ等で構
成される立上がり変化点微分回路１２、立上がり変化点
微分回路１２に接続される第１のモノマルチ１３、第１
のモノマルチ１３に接続される第２のモノマルチ１４、
及び、第１のモノマルチ１３の出力信号と第２のモノマ
ルチ１４の出力信号の論理和をとるORゲート１５によっ
て構成される。
【００２３】第１のモノマルチ１３および第２のモノマ
ルチ１４は、コンデンサ１、トランジスタ２、トランジ
スタ３、定電流源４、電圧比較器５、抵抗６、ＲＳフリ
ップフロップ７よりなり、電源電圧用の端子１６と、外
付け可変抵抗用の端子１７を有する。また、第１のモノ
マルチ１３には、外付け可変抵抗８が、第２のモノマル
チ１４には、外付け可変抵抗９がそれぞれ接続されてい
る。
ルチ１４は、コンデンサ１、トランジスタ２、トランジ
スタ３、定電流源４、電圧比較器５、抵抗６、ＲＳフリ
ップフロップ７よりなり、電源電圧用の端子１６と、外
付け可変抵抗用の端子１７を有する。また、第１のモノ
マルチ１３には、外付け可変抵抗８が、第２のモノマル
チ１４には、外付け可変抵抗９がそれぞれ接続されてい
る。
【００２４】モノマルチとは、入力トリガパルスにより
トリガされて、所定のパルス幅のパルスを一回出力する
回路である。
トリガされて、所定のパルス幅のパルスを一回出力する
回路である。
【００２５】図２は本実施例の動作を説明する波形図で
ある。デューティ比の劣化した入力データ信号Ｓ１は、
立上がり変化点微分回路１２によって、立上がり変化点
に同期した微分パルスＳ２に変換される。微分パルスＳ
２は第１のモノマルチ１３のＲＳフリップフロップ７の
セットパルス入力端子に入力され、第１のモノマルチ１
３は、コンデンサ１の放電時間と、外付けの可変抵抗８
の抵抗値によって決定されるトランジスタ３を流れる電
流値の、２つの要素からなる放電時定数によってパルス
幅が設定されるリセットパルスＳ３（以下「奇数次出力
パルス」という。）を出力する。
ある。デューティ比の劣化した入力データ信号Ｓ１は、
立上がり変化点微分回路１２によって、立上がり変化点
に同期した微分パルスＳ２に変換される。微分パルスＳ
２は第１のモノマルチ１３のＲＳフリップフロップ７の
セットパルス入力端子に入力され、第１のモノマルチ１
３は、コンデンサ１の放電時間と、外付けの可変抵抗８
の抵抗値によって決定されるトランジスタ３を流れる電
流値の、２つの要素からなる放電時定数によってパルス
幅が設定されるリセットパルスＳ３（以下「奇数次出力
パルス」という。）を出力する。
【００２６】第１のモノマルチ１３の外付け可変抵抗８
は、奇数次出力パルスＳ３の位相を決定するための抵抗
値が設定されている。奇数次出力パルスＳ３は第２のモ
ノマルチ１４のＲＳフリップフロップ７のセットパルス
入力端子に入力される。第２のモノマルチ１４の出力で
あり、リセットパルスＳ４（以下「偶数次出力パルス」
という。）も、コンデンサ１の放電時間と、外付けの可
変抵抗９の抵抗値によりパルス幅が決定され、偶数次出
力パルスの位相が奇数次出力パルスＳ３の中点になるよ
うに、第２のモノマルチ１４の外付けの可変抵抗９の値
が設定されている。
は、奇数次出力パルスＳ３の位相を決定するための抵抗
値が設定されている。奇数次出力パルスＳ３は第２のモ
ノマルチ１４のＲＳフリップフロップ７のセットパルス
入力端子に入力される。第２のモノマルチ１４の出力で
あり、リセットパルスＳ４（以下「偶数次出力パルス」
という。）も、コンデンサ１の放電時間と、外付けの可
変抵抗９の抵抗値によりパルス幅が決定され、偶数次出
力パルスの位相が奇数次出力パルスＳ３の中点になるよ
うに、第２のモノマルチ１４の外付けの可変抵抗９の値
が設定されている。
【００２７】ORゲート１５は、第１のモノマルチ１３か
ら出力される奇数次出力パルスＳ３と、第２のモノマル
チ１４から出力される偶数次出力パルスＳ４との論理和
をとり出力パルスＳ５を出力する。
ら出力される奇数次出力パルスＳ３と、第２のモノマル
チ１４から出力される偶数次出力パルスＳ４との論理和
をとり出力パルスＳ５を出力する。
【００２８】すなわち、第２のモノマルチ１４の放電時
定数によって決定される偶数次出力パルスＳ４の位相
と、第１のモノマルチ１３の放電時定数によって決定さ
れる奇数次出力パルスＳ３の位相の位相差は常に一定で
あるため、第１のモノマルチ１３は出力パルスＳ５の位
相設定のために用いられ、第２のモノマルチ１４は出力
パルスＳ５の繰り返し周期のずれを補正するために用い
られる。
定数によって決定される偶数次出力パルスＳ４の位相
と、第１のモノマルチ１３の放電時定数によって決定さ
れる奇数次出力パルスＳ３の位相の位相差は常に一定で
あるため、第１のモノマルチ１３は出力パルスＳ５の位
相設定のために用いられ、第２のモノマルチ１４は出力
パルスＳ５の繰り返し周期のずれを補正するために用い
られる。
【００２９】本実施例の非線形抽出回路によると、デュ
ーティ比の劣化した入力データからも安定したタイミン
グ成分を抽出することができるため、デューティ比劣化
に起因する、タイミングフィルタ出力のレベル低下によ
るクロック消失やクロックジッタの発生等の従来回路の
問題を解消することができる。
ーティ比の劣化した入力データからも安定したタイミン
グ成分を抽出することができるため、デューティ比劣化
に起因する、タイミングフィルタ出力のレベル低下によ
るクロック消失やクロックジッタの発生等の従来回路の
問題を解消することができる。
【００３０】図３は本発明の第２の実施例を示すクロッ
ク抽出回路２０であり、第１の実施例の非線形抽出回路
１０に出力パルス幅可変手段２２を追加配置したもので
ある。出力パルス幅可変手段２２は、ＣＲ積分回路等で
構成された遅延回路２３およびＲＳフリップフロップ２
４よりなる。
ク抽出回路２０であり、第１の実施例の非線形抽出回路
１０に出力パルス幅可変手段２２を追加配置したもので
ある。出力パルス幅可変手段２２は、ＣＲ積分回路等で
構成された遅延回路２３およびＲＳフリップフロップ２
４よりなる。
【００３１】図４は本実施例の動作を説明する波形図で
あり、第１の実施例と構成および動作が同一である波形
Ｓ１ないしＳ５は同一波形である。
あり、第１の実施例と構成および動作が同一である波形
Ｓ１ないしＳ５は同一波形である。
【００３２】クロック抽出回路２０において、ORゲート
１５の出力信号Ｓ５は、出力パルス幅可変手段２２のRS
フリップフロップ２４のセット入力端子に入力されると
ともに、出力パルス幅可変手段２２の遅延回路２３に入
力される。
１５の出力信号Ｓ５は、出力パルス幅可変手段２２のRS
フリップフロップ２４のセット入力端子に入力されると
ともに、出力パルス幅可変手段２２の遅延回路２３に入
力される。
【００３３】遅延回路２３はあらかじめ、デューティ比
が５０％である出力クロックパルスＳ７のパルス幅Ｔ１
に相当する時間分の遅延量を、ORゲート１５の出力信号
Ｓ５に与えるよう設定されている。遅延回路２３の出力
信号Ｓ６は、RSフリップフロップ２４のリセット入力端
子に入力され、RSフリップフロップ２４、すなわち、出
力パルス幅可変手段２２はデューティ比１：１のクロッ
クパルスＳ７を出力する。
が５０％である出力クロックパルスＳ７のパルス幅Ｔ１
に相当する時間分の遅延量を、ORゲート１５の出力信号
Ｓ５に与えるよう設定されている。遅延回路２３の出力
信号Ｓ６は、RSフリップフロップ２４のリセット入力端
子に入力され、RSフリップフロップ２４、すなわち、出
力パルス幅可変手段２２はデューティ比１：１のクロッ
クパルスＳ７を出力する。
【００３４】本実施例のクロック抽出回路によると、デ
ューティ比の劣化した入力データからも安定したクロッ
クパルスを抽出することができ、デューティ比１：１の
クロックパルスを再生することができる。これによりク
ロック抽出回路の後段に接続されるタイミングフィルタ
を駆動する、クロックパルス信号の基本周波数成分の振
幅スペクトルを最も高くすることができ、タイミングフ
ィルタ出力のレベル低下によるクロック消失やクロック
ジッタの発生等の従来回路の問題を解消することができ
る。また、遅延回路２３の遅延量を変化させることによ
り汎用的なクロック抽出回路を提供することができる。
ューティ比の劣化した入力データからも安定したクロッ
クパルスを抽出することができ、デューティ比１：１の
クロックパルスを再生することができる。これによりク
ロック抽出回路の後段に接続されるタイミングフィルタ
を駆動する、クロックパルス信号の基本周波数成分の振
幅スペクトルを最も高くすることができ、タイミングフ
ィルタ出力のレベル低下によるクロック消失やクロック
ジッタの発生等の従来回路の問題を解消することができ
る。また、遅延回路２３の遅延量を変化させることによ
り汎用的なクロック抽出回路を提供することができる。
【００３５】図５は、本発明の第３の実施例を示すクロ
ック抽出回路３０であり、第２の実施例の出力パルス幅
可変手段２２を、第３のモノマルチ３３にて構成したも
のである。
ック抽出回路３０であり、第２の実施例の出力パルス幅
可変手段２２を、第３のモノマルチ３３にて構成したも
のである。
【００３６】図６は本実施例の動作を説明する波形図で
あり、第１の実施例と構成および動作が同一である波形
Ｓ１ないしＳ５は同一の波形である。
あり、第１の実施例と構成および動作が同一である波形
Ｓ１ないしＳ５は同一の波形である。
【００３７】クロック抽出回路３０において、ORゲート
１５の出力信号Ｓ５は、出力パルス幅可変手段３２の第
３のモノマルチ３３に入力される。第３のモノマルチは
あらかじめ、ORゲート１５の出力信号Ｓ５より、デュー
ティ比が５０％であるクロックパルスＳ８のパルス幅Ｔ
２に相当するパルスを発生するように、外付け可変抵抗
３４の値が設定されており、第３のモノマルチ３３、す
なわち、出力パルス幅可変手段３２より、デューティ比
１：１のクロックパルスＳ８が出力される。
１５の出力信号Ｓ５は、出力パルス幅可変手段３２の第
３のモノマルチ３３に入力される。第３のモノマルチは
あらかじめ、ORゲート１５の出力信号Ｓ５より、デュー
ティ比が５０％であるクロックパルスＳ８のパルス幅Ｔ
２に相当するパルスを発生するように、外付け可変抵抗
３４の値が設定されており、第３のモノマルチ３３、す
なわち、出力パルス幅可変手段３２より、デューティ比
１：１のクロックパルスＳ８が出力される。
【００３８】本実施例のクロック抽出回路によると、第
２の実施例と同様の効果が得られるとともに、第３のモ
ノマルチ３３の外付け可変抵抗３４の抵抗値を、必要と
するクロックに応じて設定することが可能であるため、
汎用的なクロック抽出回路を提供することができる。
２の実施例と同様の効果が得られるとともに、第３のモ
ノマルチ３３の外付け可変抵抗３４の抵抗値を、必要と
するクロックに応じて設定することが可能であるため、
汎用的なクロック抽出回路を提供することができる。
【００３９】図７は、本発明の第４の実施例を示すクロ
ック抽出回路４００である。
ック抽出回路４００である。
【００４０】クロック抽出回路４００は、入力データ信
号Ｓ１を入力する入力端子４０１と、クロックＳ２１を
出力する出力端子４１１を備えている。
号Ｓ１を入力する入力端子４０１と、クロックＳ２１を
出力する出力端子４１１を備えている。
【００４１】クロック抽出回路４００は、入力データ信
号Ｓ１からクロック周波数成分を抽出する非線形抽出回
路４０２、抽出したクロック周波数成分から基本周波数
成分のみを抽出するタイミングフィルタ４０３、タイミ
ングフィルタ４０３の出力である正弦波信号を矩形波信
号に変換するリミッタ増幅器４０４、リミッタ増幅器４
０４の出力であるクロックＳ２１の周波数を１／２に分
周する１／２分周器４０６、入力データ信号Ｓ１と１／
２分周器４０６の出力信号Ｓ２２との排他的論理和をと
るEXORゲート４１０、EXORゲート４１０の出力端子に接
続され、ＥＸＯＲゲート４１０の出力信号の平均値を検
出する平均値検出器４０９、平均値検出器４０９の出力
電圧と基準電圧Ｖｒｅｆを比較する比較器４０８、比較
器４０８に接続され高調波のリップル成分を除去する低
域通過フィルタ（LPF）４０７、および、低域通過フィ
ルタ４０７に接続され、非線形抽出回路４０２の出力信
号Ｓ２０の位相を制御する位相可変手段４０５とによっ
て構成される。
号Ｓ１からクロック周波数成分を抽出する非線形抽出回
路４０２、抽出したクロック周波数成分から基本周波数
成分のみを抽出するタイミングフィルタ４０３、タイミ
ングフィルタ４０３の出力である正弦波信号を矩形波信
号に変換するリミッタ増幅器４０４、リミッタ増幅器４
０４の出力であるクロックＳ２１の周波数を１／２に分
周する１／２分周器４０６、入力データ信号Ｓ１と１／
２分周器４０６の出力信号Ｓ２２との排他的論理和をと
るEXORゲート４１０、EXORゲート４１０の出力端子に接
続され、ＥＸＯＲゲート４１０の出力信号の平均値を検
出する平均値検出器４０９、平均値検出器４０９の出力
電圧と基準電圧Ｖｒｅｆを比較する比較器４０８、比較
器４０８に接続され高調波のリップル成分を除去する低
域通過フィルタ（LPF）４０７、および、低域通過フィ
ルタ４０７に接続され、非線形抽出回路４０２の出力信
号Ｓ２０の位相を制御する位相可変手段４０５とによっ
て構成される。
【００４２】また、比較器４０８に入力される基準電圧
Ｖｒｅｆは、EXORゲート４１０と平均値検出器４０９を
用いて、初期設定時の入力データ信号Ｓ１と、１／２分
周器４０６の出力Ｓ２２の位相を比較した結果の平均値
電圧に等しくなるように設定されている。
Ｖｒｅｆは、EXORゲート４１０と平均値検出器４０９を
用いて、初期設定時の入力データ信号Ｓ１と、１／２分
周器４０６の出力Ｓ２２の位相を比較した結果の平均値
電圧に等しくなるように設定されている。
【００４３】図８は、本実施例の動作を説明する波形図
である。
である。
【００４４】通常、入力データ信号Ｓ１とクロック出力
Ｓ２１は、クロック抽出回路の後段に接続される識別再
生部にてタイミング識別されるため、クロック出力Ｓ２
１の立上がり変化点は、入力データ信号Ｓ１の立上がり
変化点と立下がり変化点の中点になるよう位相設定され
ている。入力データＳ１と、クロック出力Ｓ２１の位相
を比較するために、クロック出力Ｓ２１を１／２に分周
した信号Ｓ２２を作成する。
Ｓ２１は、クロック抽出回路の後段に接続される識別再
生部にてタイミング識別されるため、クロック出力Ｓ２
１の立上がり変化点は、入力データ信号Ｓ１の立上がり
変化点と立下がり変化点の中点になるよう位相設定され
ている。入力データＳ１と、クロック出力Ｓ２１の位相
を比較するために、クロック出力Ｓ２１を１／２に分周
した信号Ｓ２２を作成する。
【００４５】動作環境に変化が生じ（たとえば温度変化
や経年変化）、リミッタ増幅器４０４のクロック出力Ｓ
２１の位相が進む方向に変動し、「（位相進み時）の１
／２分周クロック出力Ｓ２２」のようになった場合、EX
ORゲート４１０の出力Ｓ２３は「（位相進み時）のＥＸ
ＯＲ出力Ｓ２３」になり、「通常時のＥＸＯＲ出力Ｓ２
３」と比較し、平均値検出器４０９で検出したＥＸＯＲ
出力Ｓ２３の平均値電圧は基準電圧Ｖｒｅｆに対して低
下する。
や経年変化）、リミッタ増幅器４０４のクロック出力Ｓ
２１の位相が進む方向に変動し、「（位相進み時）の１
／２分周クロック出力Ｓ２２」のようになった場合、EX
ORゲート４１０の出力Ｓ２３は「（位相進み時）のＥＸ
ＯＲ出力Ｓ２３」になり、「通常時のＥＸＯＲ出力Ｓ２
３」と比較し、平均値検出器４０９で検出したＥＸＯＲ
出力Ｓ２３の平均値電圧は基準電圧Ｖｒｅｆに対して低
下する。
【００４６】一方、クロック出力Ｓ２１の位相が遅れる
方向に変動し、「（位相遅れ時）の１／２分周クロック
出力Ｓ２２」のようになった場合、EXORゲート４１０の
出力Ｓ２３は「（位相遅れ時）のＥＸＯＲ出力Ｓ２３」
になり、「通常時のＥＸＯＲ出力Ｓ２３」と比較し、平
均値検出器４０９で検出したＥＸＯＲ出力Ｓ２３の平均
値電圧は基準電圧Ｖｒｅｆに対して上昇する。
方向に変動し、「（位相遅れ時）の１／２分周クロック
出力Ｓ２２」のようになった場合、EXORゲート４１０の
出力Ｓ２３は「（位相遅れ時）のＥＸＯＲ出力Ｓ２３」
になり、「通常時のＥＸＯＲ出力Ｓ２３」と比較し、平
均値検出器４０９で検出したＥＸＯＲ出力Ｓ２３の平均
値電圧は基準電圧Ｖｒｅｆに対して上昇する。
【００４７】比較器４０８は、基準電圧Ｖｒｅｆと平均
値検出器４０９の出力電圧とを比較する。平均値検出器
４０９の出力電圧が基準電圧Ｖｒｅｆに対して低下した
場合（すなわちクロック出力Ｓ２１の位相が進む方向に
変動した場合）、基準電圧Ｖｒｅｆと平均値検出器４０
９の出力電圧が等しくなるようにクロック出力Ｓ２１の
位相を遅らせるべく、比較器４０８は、その出力電圧を
低下させ、低域通過フィルタ（ＬＰＦ）４０７を経由し
て、位相可変手段４０５によって非線形抽出回路４０２
の出力Ｓ２０の位相を制御する。
値検出器４０９の出力電圧とを比較する。平均値検出器
４０９の出力電圧が基準電圧Ｖｒｅｆに対して低下した
場合（すなわちクロック出力Ｓ２１の位相が進む方向に
変動した場合）、基準電圧Ｖｒｅｆと平均値検出器４０
９の出力電圧が等しくなるようにクロック出力Ｓ２１の
位相を遅らせるべく、比較器４０８は、その出力電圧を
低下させ、低域通過フィルタ（ＬＰＦ）４０７を経由し
て、位相可変手段４０５によって非線形抽出回路４０２
の出力Ｓ２０の位相を制御する。
【００４８】一方、平均値検出器４０９の出力電圧が基
準電圧Ｖｒｅｆに対して上昇した場合（すなわちクロッ
ク出力Ｓ２１の位相が遅れる方向に変動した場合）、基
準電圧Ｖｒｅｆと平均値検出器４０９の出力電圧が等し
くなるようにクロック出力Ｓ２１の位相を進めるべく、
比較器４０８は、その出力電圧を上昇させ、低域通過フ
ィルタ（ＬＰＦ）４０７を経由して、位相可変手段４０
５によって非線形抽出回路４０２の出力Ｓ２０の位相を
制御する。
準電圧Ｖｒｅｆに対して上昇した場合（すなわちクロッ
ク出力Ｓ２１の位相が遅れる方向に変動した場合）、基
準電圧Ｖｒｅｆと平均値検出器４０９の出力電圧が等し
くなるようにクロック出力Ｓ２１の位相を進めるべく、
比較器４０８は、その出力電圧を上昇させ、低域通過フ
ィルタ（ＬＰＦ）４０７を経由して、位相可変手段４０
５によって非線形抽出回路４０２の出力Ｓ２０の位相を
制御する。
【００４９】このようにして、動作環境に変化が生じた
場合でも、入力データＳ１とクロック出力Ｓ２１の位相
関係が常に一定になるように位相制御が行われる。
場合でも、入力データＳ１とクロック出力Ｓ２１の位相
関係が常に一定になるように位相制御が行われる。
【００５０】なお、低域通過フィルタ（ＬＰＦ）４０７
は、比較器４０８の出力信号から高調波のリップル成分
を除去するためのものである。
は、比較器４０８の出力信号から高調波のリップル成分
を除去するためのものである。
【００５１】本実施例のクロック抽出回路によると、非
線形抽出回路４０２の出力Ｓ２０の位相を位相可変手段
４０５によって制御しているため、クロック抽出回路に
おける非線形抽出回路４０２およびタイミングフィルタ
４０３およびリミッタ増幅器４０４の経年変化によって
生じるクロック出力Ｓ２１の位相変動を抑圧し、安定し
たクロック出力を実現することができる。
線形抽出回路４０２の出力Ｓ２０の位相を位相可変手段
４０５によって制御しているため、クロック抽出回路に
おける非線形抽出回路４０２およびタイミングフィルタ
４０３およびリミッタ増幅器４０４の経年変化によって
生じるクロック出力Ｓ２１の位相変動を抑圧し、安定し
たクロック出力を実現することができる。
【００５２】図９は、本発明の第５の実施例を示すクロ
ック抽出回路５００である。
ック抽出回路５００である。
【００５３】クロック抽出回路５００は、入力データ信
号Ｓ１を入力する入力端子５０１と、クロックＳ３４を
出力するクロック出力端子５０９を備えている。
号Ｓ１を入力する入力端子５０１と、クロックＳ３４を
出力するクロック出力端子５０９を備えている。
【００５４】クロック抽出回路５００は、入力データ信
号Ｓ１の立上がり変化点で微分パルスを発生する、差動
アンプ等で構成された立上がり変化点微分回路１２、立
上がり変化点微分回路１２に接続される第１のモノマル
チ５０３、第１のモノマルチ５０３に接続される第２の
モノマルチ１４、第１のモノマルチ５０３の出力信号Ｓ
３０と第２のモノマルチ１４の出力信号Ｓ３１の論理和
をとるORゲート１５、ORゲート１５に接続される、モノ
マルチ等で構成される出力パルス幅可変手段５０２、出
力パルス幅可変手段５０２に接続される、ＳＡＷフィル
タ等で構成されるタイミングフィルタ４０３、タイミン
グフィルタ４０３に接続される、差動アンプ等で構成さ
れたリミッタ増幅器４０４、リミッタ増幅器４０４に接
続される１／２分周器４０６、入力データ信号Ｓ１と１
／２分周器４０６の出力信号Ｓ３５との排他的論理和を
とるEXORゲート４１０、EXORゲート４１０に接続される
平均値検出器４０９、平均値検出器４０９の出力電圧と
基準電圧Ｖｒｅｆを比較する比較器４０８、および、比
較器４０８に接続され、その出力を第１のモノマルチ５
０３のトランジスタ３のベース端子に入力する、低域通
過フィルタ（LPF）４０７とによって構成される。
号Ｓ１の立上がり変化点で微分パルスを発生する、差動
アンプ等で構成された立上がり変化点微分回路１２、立
上がり変化点微分回路１２に接続される第１のモノマル
チ５０３、第１のモノマルチ５０３に接続される第２の
モノマルチ１４、第１のモノマルチ５０３の出力信号Ｓ
３０と第２のモノマルチ１４の出力信号Ｓ３１の論理和
をとるORゲート１５、ORゲート１５に接続される、モノ
マルチ等で構成される出力パルス幅可変手段５０２、出
力パルス幅可変手段５０２に接続される、ＳＡＷフィル
タ等で構成されるタイミングフィルタ４０３、タイミン
グフィルタ４０３に接続される、差動アンプ等で構成さ
れたリミッタ増幅器４０４、リミッタ増幅器４０４に接
続される１／２分周器４０６、入力データ信号Ｓ１と１
／２分周器４０６の出力信号Ｓ３５との排他的論理和を
とるEXORゲート４１０、EXORゲート４１０に接続される
平均値検出器４０９、平均値検出器４０９の出力電圧と
基準電圧Ｖｒｅｆを比較する比較器４０８、および、比
較器４０８に接続され、その出力を第１のモノマルチ５
０３のトランジスタ３のベース端子に入力する、低域通
過フィルタ（LPF）４０７とによって構成される。
【００５５】本実施例の動作を、図６の波形図を用いて
説明する。
説明する。
【００５６】第３の実施例と構成および動作が同一であ
る波形Ｓ１ないしＳ５は同一の波形である。ここで、図
９の各信号の波形Ｓ１、Ｓ２、Ｓ３０、Ｓ３１、Ｓ３
２、Ｓ３３は、各々、図５、図６のＳ１、Ｓ２、Ｓ３、
Ｓ４、Ｓ５、Ｓ８に対応する。
る波形Ｓ１ないしＳ５は同一の波形である。ここで、図
９の各信号の波形Ｓ１、Ｓ２、Ｓ３０、Ｓ３１、Ｓ３
２、Ｓ３３は、各々、図５、図６のＳ１、Ｓ２、Ｓ３、
Ｓ４、Ｓ５、Ｓ８に対応する。
【００５７】ＯＲゲート１５の出力パルスＳ３２は、出
力パルス幅可変手段５０２に与えられ、出力パルス幅可
変手段５０２は、デューティ比１：１のタイミングパル
スＳ３３を出力する。
力パルス幅可変手段５０２に与えられ、出力パルス幅可
変手段５０２は、デューティ比１：１のタイミングパル
スＳ３３を出力する。
【００５８】タイミングフィルタ４０３にてタイミング
パルスＳ３３から基本周波数成分のみを抽出し、抽出し
た正弦波信号をリミッタ増幅器４０４にて矩形波信号に
変換する。この矩形波信号がクロック出力Ｓ３４とな
る。
パルスＳ３３から基本周波数成分のみを抽出し、抽出し
た正弦波信号をリミッタ増幅器４０４にて矩形波信号に
変換する。この矩形波信号がクロック出力Ｓ３４とな
る。
【００５９】さらに、この矩形波信号Ｓ３４を１／２分
周器４０６にて分周する。EXORゲート４１０は入力デー
タ信号Ｓ１と、１／２分周器４０６の出力信号Ｓ３５と
の排他的論理和をとり、その演算結果から平均値検出器
４０９によって、ＥＸＯＲゲート４１０の出力信号の平
均値が検出される。
周器４０６にて分周する。EXORゲート４１０は入力デー
タ信号Ｓ１と、１／２分周器４０６の出力信号Ｓ３５と
の排他的論理和をとり、その演算結果から平均値検出器
４０９によって、ＥＸＯＲゲート４１０の出力信号の平
均値が検出される。
【００６０】EXORゲート４１０、平均値検出器４０９、
比較器４０８、低域通過フィルタ（LPF）４０７の動作
は、第４の実施例の場合と同じであり、平均値検出器４
０９の出力電圧が基準電圧Ｖｒｅｆに対して低下した場
合（すなわちクロック出力Ｓ３４の位相が進む方向に変
動した場合）、比較器４０８は、基準電圧Ｖｒｅｆと平
均値検出器４０９の出力電圧が等しくなるようにクロッ
ク出力Ｓ３４の位相を遅らせるべく、その出力電圧を低
下させる。出力電圧を低下させることにより比較器４０
８は、低域通過フィルタ（LPF）４０７を経由して、第
１のモノマルチ５０３のリセットパルス出力Ｓ３０の位
相を決定づける、トランジスタ３のエミッタ電流値を低
下させるようにトランジスタ３のベース電流を制御す
る。
比較器４０８、低域通過フィルタ（LPF）４０７の動作
は、第４の実施例の場合と同じであり、平均値検出器４
０９の出力電圧が基準電圧Ｖｒｅｆに対して低下した場
合（すなわちクロック出力Ｓ３４の位相が進む方向に変
動した場合）、比較器４０８は、基準電圧Ｖｒｅｆと平
均値検出器４０９の出力電圧が等しくなるようにクロッ
ク出力Ｓ３４の位相を遅らせるべく、その出力電圧を低
下させる。出力電圧を低下させることにより比較器４０
８は、低域通過フィルタ（LPF）４０７を経由して、第
１のモノマルチ５０３のリセットパルス出力Ｓ３０の位
相を決定づける、トランジスタ３のエミッタ電流値を低
下させるようにトランジスタ３のベース電流を制御す
る。
【００６１】一方、平均値検出器４０９の出力電圧が基
準電圧Ｖｒｅｆに対して上昇した場合（すなわちクロッ
ク出力Ｓ３４の位相が遅れる方向に変動した場合）、比
較器４０８は、基準電圧Ｖｒｅｆと平均値検出器４０９
の出力電圧が等しくなるようにクロック出力Ｓ３４の位
相を進めるべく、その出力電圧を上昇させる。出力電圧
を上昇させることにより比較器４０８は、低域通過フィ
ルタ（LPF）４０７を経由して、第１のモノマルチ５０
３のリセットパルス出力Ｓ３０の位相を決定づける、ト
ランジスタ３のエミッタ電流値を上昇させるようにトラ
ンジスタ３のベース電流を制御する。
準電圧Ｖｒｅｆに対して上昇した場合（すなわちクロッ
ク出力Ｓ３４の位相が遅れる方向に変動した場合）、比
較器４０８は、基準電圧Ｖｒｅｆと平均値検出器４０９
の出力電圧が等しくなるようにクロック出力Ｓ３４の位
相を進めるべく、その出力電圧を上昇させる。出力電圧
を上昇させることにより比較器４０８は、低域通過フィ
ルタ（LPF）４０７を経由して、第１のモノマルチ５０
３のリセットパルス出力Ｓ３０の位相を決定づける、ト
ランジスタ３のエミッタ電流値を上昇させるようにトラ
ンジスタ３のベース電流を制御する。
【００６２】このようにして、動作環境に変化が生じた
場合でも、入力データ信号Ｓ１とクロック出力Ｓ３４の
位相関係が常に一定になるように第１のモノマルチ１３
のトランジスタ３のベース電流を制御し位相制御が行わ
れる。
場合でも、入力データ信号Ｓ１とクロック出力Ｓ３４の
位相関係が常に一定になるように第１のモノマルチ１３
のトランジスタ３のベース電流を制御し位相制御が行わ
れる。
【００６３】本実施例のクロック抽出回路によると、第
３の実施例と同等の効果が得られた上、第１のモノマル
チ５０３のトランジスタ３のベース電流を制御し、クロ
ック出力Ｓ３４の位相制御を行うことにより、第４の実
施例と同等の効果をも得られる。
３の実施例と同等の効果が得られた上、第１のモノマル
チ５０３のトランジスタ３のベース電流を制御し、クロ
ック出力Ｓ３４の位相制御を行うことにより、第４の実
施例と同等の効果をも得られる。
【００６４】図１０は、本発明の第６の実施例を示すク
ロック抽出回路６００である。
ロック抽出回路６００である。
【００６５】クロック抽出回路６００は、入力データ信
号Ｓ１を入力する入力端子６０１と、クロックＳ４１を
出力するクロック出力端子６０９を備えている。
号Ｓ１を入力する入力端子６０１と、クロックＳ４１を
出力するクロック出力端子６０９を備えている。
【００６６】クロック抽出回路６００の構成要素は第５
の実施例と比べ、低域通過フィルタ（ＬＰＦ）４０７の
出力端子を第１のモノマルチ５０３内のトランジスタ３
のベースに接続せず、第１のモノマルチ６０３内に追加
した可変容量ダイオード６０４のアノードに接続し、可
変容量ダイオード６０４のカソードをトランジスタ３の
エミッタに接続した点が異なる。
の実施例と比べ、低域通過フィルタ（ＬＰＦ）４０７の
出力端子を第１のモノマルチ５０３内のトランジスタ３
のベースに接続せず、第１のモノマルチ６０３内に追加
した可変容量ダイオード６０４のアノードに接続し、可
変容量ダイオード６０４のカソードをトランジスタ３の
エミッタに接続した点が異なる。
【００６７】第６の実施例の動作は、第５の実施例の低
域通過フィルタ（LPF）４０７まで同一であり、低域通
過フィルタ（LPF）４０７にて比較器４０８の出力信号
Ｓ４３の高調波のリップル成分が除去された信号が、第
１のモノマルチ６０３のリセットパルス出力Ｓ４０の位
相を設定するコンデンサ１の放電時間を制御する、可変
容量ダイオード６０４のアノードに入力される。
域通過フィルタ（LPF）４０７まで同一であり、低域通
過フィルタ（LPF）４０７にて比較器４０８の出力信号
Ｓ４３の高調波のリップル成分が除去された信号が、第
１のモノマルチ６０３のリセットパルス出力Ｓ４０の位
相を設定するコンデンサ１の放電時間を制御する、可変
容量ダイオード６０４のアノードに入力される。
【００６８】なお、可変容量ダイオード６０４は順方向
バイアス時は容量値が上昇し、逆方向バイアス時は容量
値が低下する。可変容量ダイオード６０４の容量値は、
コンデンサ１と合成容量を形成し、この合成容量より放
電時間が決定される。
バイアス時は容量値が上昇し、逆方向バイアス時は容量
値が低下する。可変容量ダイオード６０４の容量値は、
コンデンサ１と合成容量を形成し、この合成容量より放
電時間が決定される。
【００６９】また、第５の実施例と同様に、平均値検出
器４０９の出力電圧が基準電圧Ｖｒｅｆに対して低下し
た場合（すなわちクロック出力Ｓ４１の位相が進む方向
に変動した場合）、比較器４０８は、基準電圧Ｖｒｅｆ
と平均値検出器４０９の出力電圧が等しくなるようにク
ロック出力Ｓ４１の位相を遅らせるべく、その出力電圧
を上昇させる。出力電圧を上昇させることにより比較器
４０８は、低域通過フィルタ（LPF）４０７を経由し
て、第１のモノマルチ６０３のリセットパルス出力Ｓ４
０の位相を決定づけるコンデンサの合成容量値を増加さ
せるように、可変容量ダイオード６０４のアノード電位
を制御する。
器４０９の出力電圧が基準電圧Ｖｒｅｆに対して低下し
た場合（すなわちクロック出力Ｓ４１の位相が進む方向
に変動した場合）、比較器４０８は、基準電圧Ｖｒｅｆ
と平均値検出器４０９の出力電圧が等しくなるようにク
ロック出力Ｓ４１の位相を遅らせるべく、その出力電圧
を上昇させる。出力電圧を上昇させることにより比較器
４０８は、低域通過フィルタ（LPF）４０７を経由し
て、第１のモノマルチ６０３のリセットパルス出力Ｓ４
０の位相を決定づけるコンデンサの合成容量値を増加さ
せるように、可変容量ダイオード６０４のアノード電位
を制御する。
【００７０】一方、平均値検出器４０９の出力電圧が基
準電圧Ｖｒｅｆに対して上昇した場合（すなわちクロッ
ク出力Ｓ４１の位相が遅れる方向に変動した場合）、比
較器４０８は、基準電圧Ｖｒｅｆと平均値検出器４０９
の出力電圧が等しくなるように、クロック出力Ｓ４１の
位相を進めるべく、その出力電圧を低下させる。出力電
圧を低下させることにより比較器４０８は、低域通過フ
ィルタ（LPF）４０７を経由して、第１のモノマルチ６
０３のリセットパルス出力Ｓ４０の位相を決定づけるコ
ンデンサの合成容量値を低下させるように可変容量ダイ
オード６０４のアノード電位を制御する。
準電圧Ｖｒｅｆに対して上昇した場合（すなわちクロッ
ク出力Ｓ４１の位相が遅れる方向に変動した場合）、比
較器４０８は、基準電圧Ｖｒｅｆと平均値検出器４０９
の出力電圧が等しくなるように、クロック出力Ｓ４１の
位相を進めるべく、その出力電圧を低下させる。出力電
圧を低下させることにより比較器４０８は、低域通過フ
ィルタ（LPF）４０７を経由して、第１のモノマルチ６
０３のリセットパルス出力Ｓ４０の位相を決定づけるコ
ンデンサの合成容量値を低下させるように可変容量ダイ
オード６０４のアノード電位を制御する。
【００７１】このようにして、動作環境に変化が生じた
場合でも、入力データ信号Ｓ１とクロック出力Ｓ４１の
位相関係が常に一定になるように第１のモノマルチ６０
３の可変容量ダイオード６０４のコンデンサ容量値を制
御し位相制御が行われる。
場合でも、入力データ信号Ｓ１とクロック出力Ｓ４１の
位相関係が常に一定になるように第１のモノマルチ６０
３の可変容量ダイオード６０４のコンデンサ容量値を制
御し位相制御が行われる。
【００７２】本実施例のクロック抽出回路によると、第
５の実施例と同等の効果が得られた上、第1のモノマル
チ６０３内の可変容量ダイオード６０４の容量値を制御
する方法で、クロック出力Ｓ４１の位相制御を行ってい
るため、定電流源のトランジスタ３を流れる電流を一定
にすることができ、低電流時のトランジスタ３の電流増
幅率の劣化を防止できるため、さらに安定したクロック
抽出を実現することができる。
５の実施例と同等の効果が得られた上、第1のモノマル
チ６０３内の可変容量ダイオード６０４の容量値を制御
する方法で、クロック出力Ｓ４１の位相制御を行ってい
るため、定電流源のトランジスタ３を流れる電流を一定
にすることができ、低電流時のトランジスタ３の電流増
幅率の劣化を防止できるため、さらに安定したクロック
抽出を実現することができる。
【００７３】図１１は、本発明の第７の実施例を示すク
ロック抽出回路７００である。
ロック抽出回路７００である。
【００７４】クロック抽出回路７００は、入力データ信
号Ｓ１を入力する入力端子７０１と、クロックＳ５１を
出力するクロック出力端子７０９を備えている。
号Ｓ１を入力する入力端子７０１と、クロックＳ５１を
出力するクロック出力端子７０９を備えている。
【００７５】クロック抽出回路７００の構成要素は、第
５の実施例と比べ、リミッタ増幅器４０４とＥＸＯＲゲ
ート４１０間に接続されるブロックが、１／２分周期か
ら１／２Ｎ分周器７０２に変更された点と、入力データ
信号Ｓ１を１／Ｎ分周器７０３を通過後、ＥＸＯＲゲー
ト４１０に入力している点が異なる。
５の実施例と比べ、リミッタ増幅器４０４とＥＸＯＲゲ
ート４１０間に接続されるブロックが、１／２分周期か
ら１／２Ｎ分周器７０２に変更された点と、入力データ
信号Ｓ１を１／Ｎ分周器７０３を通過後、ＥＸＯＲゲー
ト４１０に入力している点が異なる。
【００７６】第７の実施例は、第５の実施例のリミッタ
増幅器４０４までその動作は同一である。
増幅器４０４までその動作は同一である。
【００７７】EXORゲート４１０は１／Ｎ分周器７０３の
出力信号Ｓ５３と、１／２Ｎ分周器７０２の出力信号Ｓ
５２との排他的論理和をとり、その出力信号Ｓ５４より
平均値検出器４０９によってＥＸＯＲゲート４１０の出
力信号の平均値が検出される。
出力信号Ｓ５３と、１／２Ｎ分周器７０２の出力信号Ｓ
５２との排他的論理和をとり、その出力信号Ｓ５４より
平均値検出器４０９によってＥＸＯＲゲート４１０の出
力信号の平均値が検出される。
【００７８】EXORゲート４１０、平均値検出器４０９、
比較器４０８、低域通過フィルタ（LPF）４０７の動作
は、第５の実施例の場合と同じであり、平均値検出器４
０９の出力電圧が基準電圧Ｖｒｅｆに対して低下した場
合（すなわちクロック出力Ｓ５１の位相が進む方向に変
動した場合）、比較器４０８は、基準電圧Ｖｒｅｆと平
均値検出器４０９の出力電圧が等しくなるようにクロッ
ク出力Ｓ５１の位相を遅らせるべく、その出力電圧を低
下させる。出力電圧を低下させることにより比較器４０
８は、低域通過フィルタ（LPF）４０７を経由して、第
１のモノマルチ５０３のリセットパルス出力Ｓ５０の位
相を決定づける、トランジスタ３のエミッタ電流値を低
下させるようにトランジスタ３のベース電流を制御す
る。
比較器４０８、低域通過フィルタ（LPF）４０７の動作
は、第５の実施例の場合と同じであり、平均値検出器４
０９の出力電圧が基準電圧Ｖｒｅｆに対して低下した場
合（すなわちクロック出力Ｓ５１の位相が進む方向に変
動した場合）、比較器４０８は、基準電圧Ｖｒｅｆと平
均値検出器４０９の出力電圧が等しくなるようにクロッ
ク出力Ｓ５１の位相を遅らせるべく、その出力電圧を低
下させる。出力電圧を低下させることにより比較器４０
８は、低域通過フィルタ（LPF）４０７を経由して、第
１のモノマルチ５０３のリセットパルス出力Ｓ５０の位
相を決定づける、トランジスタ３のエミッタ電流値を低
下させるようにトランジスタ３のベース電流を制御す
る。
【００７９】一方、平均値検出器４０９の出力電圧が基
準電圧Ｖｒｅｆに対して上昇した場合（すなわちクロッ
ク出力Ｓ５１の位相が遅れる方向に変動した場合）、比
較器４０８は、基準電圧Ｖｒｅｆと平均値検出器４０９
の出力電圧が等しくなるように、クロック出力Ｓ５１の
位相を進めるべく、その出力電圧を上昇させる。出力電
圧を上昇させることにより比較器４０８は、低域通過フ
ィルタ（LPF）４０７を経由して、第１のモノマルチ５
０３のリセットパルス出力Ｓ５０の位相を決定づける、
トランジスタ３のエミッタ電流値を上昇させるようにト
ランジスタ３のベース電流を制御する。
準電圧Ｖｒｅｆに対して上昇した場合（すなわちクロッ
ク出力Ｓ５１の位相が遅れる方向に変動した場合）、比
較器４０８は、基準電圧Ｖｒｅｆと平均値検出器４０９
の出力電圧が等しくなるように、クロック出力Ｓ５１の
位相を進めるべく、その出力電圧を上昇させる。出力電
圧を上昇させることにより比較器４０８は、低域通過フ
ィルタ（LPF）４０７を経由して、第１のモノマルチ５
０３のリセットパルス出力Ｓ５０の位相を決定づける、
トランジスタ３のエミッタ電流値を上昇させるようにト
ランジスタ３のベース電流を制御する。
【００８０】このようにして、動作環境に変化が生じた
場合でも、入力データ信号Ｓ１とクロック出力Ｓ５１の
位相関係が常に一定になるように第１のモノマルチ５０
３のトランジスタ３のベース電流を制御し位相制御が行
われる。
場合でも、入力データ信号Ｓ１とクロック出力Ｓ５１の
位相関係が常に一定になるように第１のモノマルチ５０
３のトランジスタ３のベース電流を制御し位相制御が行
われる。
【００８１】本実施例のクロック抽出回路によると、第
５の実施例と同等の効果が得られた上、１／Ｎ分周器７
０３の出力信号Ｓ５３と、１／２Ｎ分周器７０２の出力
信号Ｓ５２との位相比較結果を、ＥＸＯＲゲート４１０
に入力して位相を比較する方法をとっているため、内部
回路を低速で動作させることが可能で、回路の低消費電
力化が可能となる。
５の実施例と同等の効果が得られた上、１／Ｎ分周器７
０３の出力信号Ｓ５３と、１／２Ｎ分周器７０２の出力
信号Ｓ５２との位相比較結果を、ＥＸＯＲゲート４１０
に入力して位相を比較する方法をとっているため、内部
回路を低速で動作させることが可能で、回路の低消費電
力化が可能となる。
【００８２】図１２は、本発明の第８の実施例を示すク
ロック抽出回路８００である。
ロック抽出回路８００である。
【００８３】クロック抽出回路８００は、入力データ信
号Ｓ１を入力する入力端子８０１と、クロックＳ６１を
出力するクロック出力端子８０９を備えている。クロッ
ク抽出回路８００の構成要素は、第７の実施例と比べ、
低域通過フィルタ（ＬＰＦ）４０７の出力端子を第１の
モノマルチ６０３内のトランジスタ３のベースに接続せ
ず、第１のモノマルチ６０３内に追加した可変容量ダイ
オード６０４のアノードに接続し、可変容量ダイオード
６０４のカソードをトランジスタ３のエミッタに接続し
た点が異なる。
号Ｓ１を入力する入力端子８０１と、クロックＳ６１を
出力するクロック出力端子８０９を備えている。クロッ
ク抽出回路８００の構成要素は、第７の実施例と比べ、
低域通過フィルタ（ＬＰＦ）４０７の出力端子を第１の
モノマルチ６０３内のトランジスタ３のベースに接続せ
ず、第１のモノマルチ６０３内に追加した可変容量ダイ
オード６０４のアノードに接続し、可変容量ダイオード
６０４のカソードをトランジスタ３のエミッタに接続し
た点が異なる。
【００８４】第８の実施例は、第７の実施例の低域通過
フィルタ（LPF）４０７まで同一である。
フィルタ（LPF）４０７まで同一である。
【００８５】低域通過フィルタ（LPF）４０７にて、比
較器４０８の出力信号Ｓ６４の高調波のリップル成分が
除去された信号が、第１のモノマルチ６０３のリセット
パルス出力Ｓ６０の位相を設定するコンデンサ１の放電
時間を制御する、可変容量ダイオード６０４のアノード
に入力される。
較器４０８の出力信号Ｓ６４の高調波のリップル成分が
除去された信号が、第１のモノマルチ６０３のリセット
パルス出力Ｓ６０の位相を設定するコンデンサ１の放電
時間を制御する、可変容量ダイオード６０４のアノード
に入力される。
【００８６】また、第６の実施例と同様に、平均値検出
器４０９の出力電圧が基準電圧Ｖｒｅｆに対して低下し
た場合（すなわちクロック出力Ｓ６１の位相が進む方向
に変動した場合）、比較器４０８は、基準電圧Ｖｒｅｆ
と平均値検出器４０９の出力電圧が等しくなるようにク
ロック出力Ｓ６１の位相を遅らせるべく、その出力電圧
を上昇させる。出力電圧を上昇させることにより比較器
４０８は、低域通過フィルタ（LPF）４０７を経由し
て、第１のモノマルチ６０３のリセットパルス出力Ｓ６
０の位相を決定づけるコンデンサの合成容量値を増加さ
せるように、可変容量ダイオード６０４のアノード電位
を制御する。
器４０９の出力電圧が基準電圧Ｖｒｅｆに対して低下し
た場合（すなわちクロック出力Ｓ６１の位相が進む方向
に変動した場合）、比較器４０８は、基準電圧Ｖｒｅｆ
と平均値検出器４０９の出力電圧が等しくなるようにク
ロック出力Ｓ６１の位相を遅らせるべく、その出力電圧
を上昇させる。出力電圧を上昇させることにより比較器
４０８は、低域通過フィルタ（LPF）４０７を経由し
て、第１のモノマルチ６０３のリセットパルス出力Ｓ６
０の位相を決定づけるコンデンサの合成容量値を増加さ
せるように、可変容量ダイオード６０４のアノード電位
を制御する。
【００８７】一方、平均値検出器４０９の出力電圧が基
準電圧Ｖｒｅｆに対して上昇した場合（すなわちクロッ
ク出力Ｓ６１の位相が遅れる方向に変動した場合）、比
較器４０８は、基準電圧Ｖｒｅｆと平均値検出器４０９
の出力電圧が等しくなるように、クロック出力Ｓ６１の
位相を進めるべく、その出力電圧を低下させる。出力電
圧を低下させることにより比較器４０８は、低域通過フ
ィルタ（LPF）４０７を経由して、第１のモノマルチ６
０３のリセットパルス出力Ｓ６０の位相を決定づけるコ
ンデンサの合成容量値を低下させるように、可変容量ダ
イオード６０４のアノード電位を制御する。
準電圧Ｖｒｅｆに対して上昇した場合（すなわちクロッ
ク出力Ｓ６１の位相が遅れる方向に変動した場合）、比
較器４０８は、基準電圧Ｖｒｅｆと平均値検出器４０９
の出力電圧が等しくなるように、クロック出力Ｓ６１の
位相を進めるべく、その出力電圧を低下させる。出力電
圧を低下させることにより比較器４０８は、低域通過フ
ィルタ（LPF）４０７を経由して、第１のモノマルチ６
０３のリセットパルス出力Ｓ６０の位相を決定づけるコ
ンデンサの合成容量値を低下させるように、可変容量ダ
イオード６０４のアノード電位を制御する。
【００８８】このようにして、動作環境に変化が生じた
場合でも、入力データ信号Ｓ１とクロック出力Ｓ６１の
位相関係が常に一定になるように第１のモノマルチ６０
３の可変容量ダイオード６０４のコンデンサ容量値を制
御し位相制御が行われる。
場合でも、入力データ信号Ｓ１とクロック出力Ｓ６１の
位相関係が常に一定になるように第１のモノマルチ６０
３の可変容量ダイオード６０４のコンデンサ容量値を制
御し位相制御が行われる。
【００８９】本実施例のクロック抽出回路によると、第
６の実施例と同様に、第１のモノマルチ６０３内の可変
容量ダイオード６０４の容量値を制御する方法で、クロ
ック出力Ｓ６１の位相制御を行っているため、定電流源
のトランジスタ３を流れる電流を一定にすることがで
き、低電流時のトランジスタ３の電流増幅率の劣化を防
止できるため、さらに安定したクロック抽出が実現で
き、また、第７の実施例と同様に、１／Ｎ分周器７０３
の出力信号Ｓ６３と、１／２Ｎ分周器７０２の出力信号
Ｓ６２との位相比較結果を、ＥＸＯＲゲート４１０に入
力して位相を比較する方法をとっているため、内部回路
を低速で動作させることが可能で、回路の低消費電力化
が可能となる。
６の実施例と同様に、第１のモノマルチ６０３内の可変
容量ダイオード６０４の容量値を制御する方法で、クロ
ック出力Ｓ６１の位相制御を行っているため、定電流源
のトランジスタ３を流れる電流を一定にすることがで
き、低電流時のトランジスタ３の電流増幅率の劣化を防
止できるため、さらに安定したクロック抽出が実現で
き、また、第７の実施例と同様に、１／Ｎ分周器７０３
の出力信号Ｓ６３と、１／２Ｎ分周器７０２の出力信号
Ｓ６２との位相比較結果を、ＥＸＯＲゲート４１０に入
力して位相を比較する方法をとっているため、内部回路
を低速で動作させることが可能で、回路の低消費電力化
が可能となる。
【００９０】以上の実施例において、本発明はかかる例
に限定されず、例えば、入力データから微分パルスを生
成する微分回路に、立上がり変化点微分回路を用いて説
明したが、立下がり変化点微分回路に置き換えても同様
の機能を実現する。
に限定されず、例えば、入力データから微分パルスを生
成する微分回路に、立上がり変化点微分回路を用いて説
明したが、立下がり変化点微分回路に置き換えても同様
の機能を実現する。
【００９１】また、実施の形態において、以上の実施例
は光受信器におけるクロック抽出部への適用について説
明したが、適用領域はこの分野にとどまらず、たとえば
パルス周波数成分を逓倍する逓倍回路や、低速クロック
から高速クロックに周波数変換を行うクロック周波数変
換回路等にも適用可能である。
は光受信器におけるクロック抽出部への適用について説
明したが、適用領域はこの分野にとどまらず、たとえば
パルス周波数成分を逓倍する逓倍回路や、低速クロック
から高速クロックに周波数変換を行うクロック周波数変
換回路等にも適用可能である。
【００９２】
【発明の効果】本発明によれば、抽出するクロック周波
数成分の各パルスの繰り返し周期を、モノマルチ回路に
より一定にすることができるので、デューティ比の劣化
した入力データからも、安定したクロックを抽出するこ
とができる。
数成分の各パルスの繰り返し周期を、モノマルチ回路に
より一定にすることができるので、デューティ比の劣化
した入力データからも、安定したクロックを抽出するこ
とができる。
【００９３】また、非線形抽出回路の出力信号の位相
を、位相可変手段によって制御しているので、動作環境
の変化による部品定数の劣化から発生するクロックの位
相変動を抑圧することができる。
を、位相可変手段によって制御しているので、動作環境
の変化による部品定数の劣化から発生するクロックの位
相変動を抑圧することができる。
【００９４】さらに、入力データ信号を１／Ｎ分周した
信号、および抽出したクロック信号を１／２Ｎ分周した
信号を用いて位相を比較しているので、内部回路を低速
で動作させることができ、クロック抽出回路の低消費電
力化が可能となる。
信号、および抽出したクロック信号を１／２Ｎ分周した
信号を用いて位相を比較しているので、内部回路を低速
で動作させることができ、クロック抽出回路の低消費電
力化が可能となる。
【図１】本発明の第１の実施例を示す、非線形抽出回路
である。
である。
【図２】第１の実施例の動作を説明する波形図である。
【図３】本発明の第２の実施例を示す、クロック抽出回
路である。
路である。
【図４】第２の実施例の動作を説明する波形図である。
【図５】本発明の第３の実施例を示す、クロック抽出回
路である。
路である。
【図６】第３の実施例の動作を説明する波形図である。
【図７】本発明の第４の実施例を示す、クロック抽出回
路である。
路である。
【図８】第４の実施例の動作を説明する波形図である。
【図９】本発明の第５の実施例を示す、クロック抽出回
路である。
路である。
【図１０】本発明の第６の実施例を示す、クロック抽出
回路である。
回路である。
【図１１】本発明の第７の実施例を示す、クロック抽出
回路である。
回路である。
【図１２】本発明の第８の実施例を示す、クロック抽出
回路である。
回路である。
【図１３】光受信器のブロック図である。
【図１４】従来の非線形抽出回路の構成を示すブロック
図である。
図である。
【図１５】従来の非線形抽出回路の動作を説明する波形
図である。
図である。
１………… コンデンサ ２、３………… トランジスタ ４………… 定電流源 ５………… 電圧比較器 ６………… 抵抗 ７、２４………… ＲＳフリップフロップ ８、９、３４………… 可変抵抗 １２………… 立上り変化点微分回路 １３、、５０３、６０３………… 第１のモノマルチ １４………… 第２のモノマルチ １５………… ＯＲゲート ２２、３２、５０２………… 出力パルス幅可変手段 ２３………… 遅延回路 ３３………… 第３のモノマルチ ４０２………… 非線形抽出回路 ４０３………… タイミングフィルタ ４０４………… リミッタ増幅器 ４０５………… 位相可変手段 ４０６………… １／２分周器 ４０７………… 低域通過フィルタ（ＬＰＦ） ４０８………… 比較器 ４０９………… 平均値検出器 ４１０………… ＥＸＯＲゲート ６０４………… 可変容量ダイオード ７０２………… １／２Ｎ分周器 ７０３………… １／Ｎ分周器
───────────────────────────────────────────────────── フロントページの続き (72)発明者 前田 正明 東京都港区虎ノ門１丁目７番12号 沖電気 工業株式会社内 Ｆターム(参考） 5K047 AA05 BB02 GG09 GG24 MM28 MM31 MM32 MM33 MM36 MM53 MM55 MM62
Claims (9)
- 【請求項１】 入力データ信号の変化点を微分して微分
パルスを発生する微分回路と、 前記微分回路に接続され、前記微分パルスに同期して第
１のパルス信号を出力する第１の単安定マルチバイブレ
ーター（以下、「モノマルチ」と称す。）と、前記第１
のモノマルチに接続され、前記第１のパルス信号に同期
して第２のパルス信号を出力する第２のモノマルチと、 前記第１のモノマルチの第１のパルス信号と、前記第２
のモノマルチの第２のパルス信号の論理和をとる論理和
回路によって構成されることを特徴とする非線形抽出回
路。 - 【請求項２】 入力データ信号の変化点を微分して微分
パルスを発生する微分回路と、 前記微分回路に接続され、前記微分パルスに同期して第
１のパルス信号を出力する第１のモノマルチと、 前記第１のモノマルチに接続され、前記第１のパルス信
号に同期して第２のパルス信号を出力する第２のモノマ
ルチと、 前記第１のモノマルチの第１のパルス信号と前記第２の
モノマルチの第２のパルス信号の論理和をとる論理和回
路と、 前記論理和回路に接続され、前記論理和回路の出力パル
ス信号のパルス幅を可変する出力パルス幅可変手段によ
って構成されることを特徴とするクロック抽出回路。 - 【請求項３】 前記出力パルス幅可変手段は、前記論理
和回路に接続され、前記論理和回路の出力パルス信号を
遅延させる遅延回路と、 前記論理和回路の出力パルス信号によりセットされ、前
記遅延回路の出力信号によりリセットされるＲＳフリッ
プフロップによって構成されることを特徴とする、請求
項２に記載のクロック抽出回路。 - 【請求項４】 前記出力パルス幅可変手段は、前記論理
和回路に接続され、前記論理和回路の出力パルス信号に
同期して第３のパルス信号を出力する第３のモノマルチ
によって構成されることを特徴とする、請求項２に記載
のクロック抽出回路。 - 【請求項５】 入力データ信号からクロック周波数成分
を抽出する非線形抽出回路と、前記クロック周波数成分
から基本周波数成分のみを抽出するタイミングフィルタ
と、前記タイミングフィルタの出力の正弦波信号を矩形
波信号に変換するリミッタ増幅器と、前記リミッタ増幅
器の出力信号の周波数を１／２に分周する１／２分周器
と、 前記１／２分周器の出力信号と前記入力データ信号の排
他的論理和をとる排他的論理和回路と、 前記排他的論理和回路に接続され、前記排他的論理和回
路の出力信号の平均値を検出する平均値検出器と、 前記平均値検出器の出力電圧と基準電圧Ｖｒｅｆを比較
する比較器と、 前記比較器に接続され、前記比較器の出力信号のうち低
域の部分のみ通過させる低域通過フィルタ（LPF）と、 前記低域通過フィルタ（ＬＰＦ）に接続され、前記非線
形抽出回路の出力信号の位相を制御し、前記非線形抽出
回路に接続される、位相可変手段とによって構成される
ことを特徴とするクロック抽出回路。 - 【請求項６】 入力データ信号の変化点を微分して微分
パルスを発生する微分回路と、 前記微分回路に接続され、前記微分パルスに同期して第
１のパルス信号を出力する第１のモノマルチと、 前記第１のモノマルチに接続され、前記第１のパルス信
号に同期して第２のパルス信号を出力する第２のモノマ
ルチと、 前記第１のモノマルチの第１のパルス信号と前記第２の
モノマルチの第２のパルス信号の論理和をとる論理和回
路と、 前記論理和回路に接続され、前記論理和回路の出力パル
ス信号のパルス幅を可変する出力パルス幅可変手段と、 前記出力パルス幅可変手段に接続され、前記出力パルス
幅可変手段の出力信号の周波数成分から、基本周波数成
分のみを抽出するタイミングフィルタと、 前記タイミングフィルタに接続され、前記タイミングフ
ィルタの出力の正弦波信号を矩形波信号に変換するリミ
ッタ増幅器と、 前記リミッタ増幅器の出力信号の周波数を１／２に分周
する１／２分周器と、 前記１／２分周器の出力信号と前記入力データ信号の排
他的論理和をとる排他的論理和回路と、 前記排他的論理和回路に接続され、前記排他的論理和回
路の出力信号の平均値を検出する平均値検出器と、 前記平均値検出器の出力電圧と基準電圧Ｖｒｅｆを比較
する比較器と、 前記比較器に接続され、前記比較器の出力信号のうち低
域の部分のみ通過させ、前記第１のモノマルチに接続さ
れる、低域通過フィルタ（ＬＰＦ）とによって構成され
ることを特徴とするクロック抽出回路。 - 【請求項７】 前記第１のモノマルチが、印可電圧によ
り容量を変化させる可変容量ダイオードを有し、前記低
域通過フィルタ（ＬＰＦ）が、前記可変容量ダイオード
に接続されることを特徴とする、請求項６に記載のクロ
ック抽出回路。 - 【請求項８】 入力データ信号の変化点を微分して微分
パルスを発生する微分回路と、 前記微分回路に接続され、前記微分パルスに同期して第
１のパルス信号を出力する第１のモノマルチと、 前記第１のモノマルチに接続され、前記第１のパルス信
号に同期して第２のパルス信号を出力する第２のモノマ
ルチと、 前記第１のモノマルチの第１のパルス信号と前記第２の
モノマルチの第２のパルス信号の論理和をとる論理和回
路と、 前記論理和回路に接続され、前記論理和回路の出力パル
ス信号のパルス幅を可変する出力パルス幅可変手段と、 前記出力パルス幅可変手段に接続され、前記出力パルス
幅可変手段の出力信号の周波数成分から、基本周波数成
分のみを抽出するタイミングフィルタと、 前記タイミングフィルタに接続され、前記タイミングフ
ィルタの出力の正弦波信号を矩形波信号に変換するリミ
ッタ増幅器と、 前記リミッタ増幅器の出力信号の周波数を１／２Ｎに分
周する１／２Ｎ分周器と、 前記入力データ信号の周波数を１／Ｎに分周する１／Ｎ
分周器と、 前記１／２Ｎ分周器の出力信号と前記１／Ｎ分周器の出
力信号の排他的論理和をとる排他的論理和回路と、 前記排他的論理和回路に接続され、前記排他的論理和回
路の出力信号の平均値を検出する平均値検出器と、 前記平均値検出器の出力電圧と基準電圧Ｖｒｅｆを比較
する比較器と、 前記比較器に接続され、前記比較器の出力信号のうち低
域の部分のみ通過させ、前記第１のモノマルチに接続さ
れる、低域通過フィルタ（ＬＰＦ）とによって構成され
ることを特徴とするクロック抽出回路。 - 【請求項９】 前記第１のモノマルチが、印可電圧によ
り容量を変化させる可変容量ダイオードを有し、前記低
域通過フィルタ（ＬＰＦ）が、前記可変容量ダイオード
に接続されることを特徴とする、請求項８に記載のクロ
ック抽出回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11229066A JP2001053732A (ja) | 1999-08-13 | 1999-08-13 | 非線形抽出回路及びクロック抽出回路 |
| US09/531,147 US6680988B1 (en) | 1999-08-13 | 2000-03-17 | Non-linear extraction circuit and clock extraction circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11229066A JP2001053732A (ja) | 1999-08-13 | 1999-08-13 | 非線形抽出回路及びクロック抽出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001053732A true JP2001053732A (ja) | 2001-02-23 |
Family
ID=16886211
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11229066A Withdrawn JP2001053732A (ja) | 1999-08-13 | 1999-08-13 | 非線形抽出回路及びクロック抽出回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6680988B1 (ja) |
| JP (1) | JP2001053732A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006217171A (ja) * | 2005-02-02 | 2006-08-17 | Sanyo Electric Co Ltd | クロック抽出回路 |
| US7911808B2 (en) * | 2007-02-10 | 2011-03-22 | Active-Semi, Inc. | Primary side constant output current controller with highly improved accuracy |
| US7869229B2 (en) * | 2007-04-23 | 2011-01-11 | Active-Semi, Inc. | Compensating for cord resistance to maintain constant voltage at the end of a power converter cord |
| CN101372170B (zh) * | 2008-09-08 | 2010-09-08 | 北大方正集团有限公司 | 一种用于喷墨打印装置的脉冲宽度控制装置及方法 |
| CN116667821B (zh) * | 2023-08-02 | 2024-02-23 | 深圳市夏繁光电科技有限公司 | 多路不同相位pwm信号产生方法、电路、装置和控制设备 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62120138A (ja) * | 1985-11-20 | 1987-06-01 | Fujitsu Ltd | クロツク抽出回路 |
| JPH084261B2 (ja) * | 1987-06-25 | 1996-01-17 | 沖電気工業株式会社 | クロック抽出回路 |
| US5237416A (en) * | 1989-10-18 | 1993-08-17 | Victor Company Of Japan, Ltd. | Apparatus for removing waveform distortion from a video signal |
| JP3395210B2 (ja) * | 1992-06-30 | 2003-04-07 | ソニー株式会社 | 同期信号検出器及び同期信号検出方法 |
| US5412697A (en) * | 1993-01-14 | 1995-05-02 | Apple Computer, Inc. | Delay line separator for data bus |
| JPH084261A (ja) | 1994-06-20 | 1996-01-09 | Eidai Co Ltd | 木質系防音床材およびその製造方法 |
| US5640523A (en) * | 1994-09-02 | 1997-06-17 | Cypress Semiconductor Corporation | Method and apparatus for a pulsed tri-state phase detector for reduced jitter clock recovery |
| GB2294850B (en) * | 1994-11-03 | 1999-01-13 | Northern Telecom Ltd | Clock extraction circuit |
| GB9828196D0 (en) * | 1998-12-21 | 1999-02-17 | Northern Telecom Ltd | Phase locked loop clock extraction |
-
1999
- 1999-08-13 JP JP11229066A patent/JP2001053732A/ja not_active Withdrawn
-
2000
- 2000-03-17 US US09/531,147 patent/US6680988B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6680988B1 (en) | 2004-01-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1770855B1 (en) | Class D amplifier | |
| KR100822537B1 (ko) | Ｄ급 증폭기 | |
| US5426389A (en) | System for DC restoration of serially transmitted binary signals | |
| KR100667128B1 (ko) | 클럭 추출 회로 | |
| KR20030031154A (ko) | 디지털 ｄ급 오디오 증폭기 | |
| KR100569798B1 (ko) | 전력변환장치 | |
| US20150326384A1 (en) | Circuit and method for clock data recovery and circuit and method for analyzing equalized signal | |
| JPS6348454B2 (ja) | ||
| EP1174721B1 (en) | Jitter detecting apparatus and phase locked loop using the detected jitter | |
| JP2001053732A (ja) | 非線形抽出回路及びクロック抽出回路 | |
| JP2006191250A (ja) | 増幅器およびボリューム機能付き増幅器 | |
| JPH08288757A (ja) | ディジタル受信回路 | |
| CN1606827A (zh) | 用于高增益信号信道的偏置量校准系统和方法 | |
| JP3857230B2 (ja) | 位相比較回路 | |
| JP3357208B2 (ja) | 同期信号発生装置 | |
| JPH0765503A (ja) | 情報再生装置におけるアナログ／ディジタル変換回路 | |
| JP4144083B2 (ja) | クロック抽出回路 | |
| JP2003198472A (ja) | 直流バイアス制御回路、光受信器及び直流バイアス制御方法 | |
| JP3912626B2 (ja) | 光受信回路 | |
| JP3463653B2 (ja) | 識別レベル自動調整回路 | |
| JP2967713B2 (ja) | クロックパルス位相制御回路 | |
| JPH06209231A (ja) | 信号処理用アクティブフィルタの自動特性調整回路 | |
| JP2924418B2 (ja) | Ｄ／ａ変換装置 | |
| JP2553795B2 (ja) | ベロシティエラー検出装置 | |
| JPH0865284A (ja) | 自動位相制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20061107 |