JP4144083B2 - クロック抽出回路 - Google Patents
クロック抽出回路 Download PDFInfo
- Publication number
- JP4144083B2 JP4144083B2 JP31326098A JP31326098A JP4144083B2 JP 4144083 B2 JP4144083 B2 JP 4144083B2 JP 31326098 A JP31326098 A JP 31326098A JP 31326098 A JP31326098 A JP 31326098A JP 4144083 B2 JP4144083 B2 JP 4144083B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- unit
- delay
- pulse
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Amplifiers (AREA)
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Optical Communication System (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、受けた光信号を電気信号に変換しデータを再生する光受信器に使用されるクロック抽出回路に関する。
【０００２】
【従来の技術】
従来のクロック抽出回路においては、受信した光信号を電気信号に変換した後に、この電気信号からタイミングクロックの周波数成分を含む信号に生成するために、タイミングクロックの周波数成分を含むパルス信号を微分回路で発生させて、狭帯域のバンドパスフィルタでタイミングクロック信号に対応する周波数成分のみ通過させ、更にバンドパスフィルタからの信号をリミットアンプで増幅してクロック信号を得ていた。このクロック信号は、Ｄタイプフリップフロップ（Ｄ−ＦＦ）のクロック端子に入力されて、受信したデータ信号を光信号から変換された電気信号から識別するという構成であった。
【０００３】
【発明が解決しようとする課題】
しかしながら、上記パルス信号を発生するときに微分回路が動作すると、スイッチング時にノイズが発生する。このため、狭帯域バンドパスフィルタから抽出された微弱な信号がリミットアンプに入力されて、上記パルス信号がデータ信号に基づいて変化する期間に、その微弱信号が増幅回路のバイアス点を通過するタイミングが重なると、増幅回路から出力されるクロック信号にジッタが増加してしまうという問題があった。
【０００４】
本発明は、このような問題を鑑みてなされたものであって、ジッタが低減されたクロック信号を得ることができるクロック抽出回路を提供することを目的とする。
【０００５】
【課題を解決するための手段】
このような目的を達成するために本発明は、以下の構成とした。
【０００６】
本発明のクロック抽出回路は、(1)所定の周期でデータを含む光信号を受けて、光信号に応じた電気信号を生成して、この電気信号を出力する受光部と、(2)周期に対応する周波数を周波数成分として有するパルス信号を受光部からの電気信号に基づいて生成して、このパルス信号を出力するパルス生成部と、(3)パルス生成部からのパルス信号を受けて、パルス信号の周波数成分から周波数を選択し周期で変化する濾波信号を生成して、この濾波信号を出力するフィルタ部と、(4)フィルタ部からの濾波信号を受けて、この濾波信号を増幅しクロック信号を生成して、このクロック信号を出力する増幅部とクロック信号を受けるＤフリップフロップとを備えるデータ再生部と、(5)パルス生成部とフィルタ部との間に設けられ、電気信号に含まれるデータに対応してパルス信号が変化している期間と異なる期間に、増幅部に入力された信号が増幅部のバイアス点を通過するシフト量で、増幅部に入力される信号の位相をシフトしてクロック信号のジッタを低減するための移相手段と、(6)フィルタ部と増幅部との間に設けられ、電気信号に含まれるデータに対応して前記パルス信号が変化している期間と異なる期間に、増幅部に入力された信号が増幅部のバイアス点を通過するシフト量で、増幅部に入力される信号の位相をシフトしてクロック信号のジッタを低減するための別の移相手段と、(7)受光部からの電気信号に遅延を与えて遅延信号をデータ再生部のＤフリップフロップに入力する遅延回路とを備える。遅延回路は、該遅延回路における遅延値によりクロック信号と遅延信号とのタイミングを調整する。
【０００７】
このように、増幅部に入力される信号の位相をシフトすることによって、電気信号に含まれるデータに対応してパルス信号が変化する期間と異なる期間に、増幅部のバイアス点を増幅部に入力された信号が通過するようにした。このため、フィルタ部から入力される信号がバイアス点を通過し増幅部から出力されるクロック信号が大きく変化する際に、増幅部はパルス信号の変化に起因するノイズの影響を受け難い。したがって、クロック信号の変化点に対する上記ノイズの影響が低減される。
【０００８】
本発明のクロック抽出回路は、(1)所定の周期でデータを含む光信号を受けて、光信号に応じた電気信号を生成して、この電気信号を出力する受光部と、(2)周期に対応する周波数を周波数成分として有するパルス信号を受光部からの電気信号に基づいて生成して、このパルス信号を出力するパルス生成部と、(3)パルス生成部からのパルス信号を受けて、パルス信号の周波数成分から周波数を選択し周期で変化する濾波信号を生成して、この濾波信号を出力するフィルタ部と、(4)フィルタ部からの濾波信号を受けて、この濾波信号を増幅しクロック信号を生成して、このクロック信号を出力する増幅部とクロック信号を受けるＤフリップフロップとを備えるデータ再生部と、(5)パルス生成部とフィルタ部との間に設けられ、入力に受けた信号に対して位相をクロック信号のジッタが低減されるように遅らせて遅延信号を生成して、この遅延信号を出力する第１の遅延回路と、(6)フィルタ部と増幅部との間に設けられ、入力に受けた信号に対して位相をクロック信号のジッタが低減されるように遅らせて遅延信号を生成して、この遅延信号を出力する第２の遅延回路と、(7)受光部からの電気信号に遅延を与えて遅延信号をデータ再生部のＤフリップフロップに入力する遅延回路とを備える。遅延回路は、該遅延回路における遅延値によりクロック信号と遅延信号とのタイミングを調整する。
【０００９】
このように遅延回路を用いれば、簡易な手段で位相を遅らせることができる。また、上記部分の少なくとも一方に遅延回路を設ければ、既存の各部に対して大きな変更をすることなく、増幅されたクロック信号に対する上記ノイズの影響が低減される。
【００１０】
本発明のクロック抽出回路では、第１および第２の遅延回路は、パルス生成部、フィルタ部、および増幅部が配置されている基板上に設けられた配線によって形成される遅延線であるようにしてもよい。
【００１１】
このように遅延回路を遅延線によって構成すれば、簡易な方法で上記のノイズのクロック信号に対する影響が低減される。
【００１２】
本発明のクロック抽出方法は、(1)所定の周期でデータを含む光信号を受けて、この光信号に応じた電気信号を生成するステップと、(2)電気信号に含まれるデータに基づいて、周期に対応する周波数を周波数成分として有するパルス信号を生成するステップと、(3)パルス信号の周波数成分から周波数を選択し周期で変化する濾波信号を生成するステップと、(4)濾波信号を増幅部において増幅してクロック信号を生成するステップと、(5)電気信号に含まれるデータに基づいてパルス信号が変化している期間と異なる期間に、増幅部に入力された信号が増幅部のバイアス点を通過するシフト量で、増幅部に入力される信号の位相をシフトするステップを、備える。
【００１３】
このように、データに基づいてパルス信号が変化している期間と異なる期間に増幅部に入力された信号がバイアス点を通過するように、増幅部に入力される信号の位相をシフトするステップを設けた。このため、増幅部に入力される信号がバイアス点を通過し増幅部から出力されるクロック信号が大きく変化する際に、クロック信号がパルス信号の変化のよるノイズの影響を受け難い。
【００１４】
【発明の実施の形態】
以下、添付図面を参照して本発明の実施の形態を詳細に説明する。尚、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
【００１５】
本発明を３Ｒ光受信器に適用した場合について説明する。図１は、本実施形態に係る３Ｒ光受信器の回路構成図であり、図２は、本実施形態に係る３Ｒ光受信器の各部分回路から出力される信号の波形を示すタイミングチャートである。
【００１６】
受光部１０は、カソードが電源に接続されたフォトダイオード１１と、フォトダイオード１１のアノードに入力が接続され等価アンプの入力に出力が接続されたプリアンプ１２とを備え、所定の周期でデータを含む光信号を受けて、光信号に応じた電気信号を生成して、この電気信号およびその相補信号を出力する。
【００１７】
フォトダイオード１１は入射した光信号を受けて、その光信号の光量に応じた電流信号を出力する受光素子であり、例えば半導体受光素子として、径５０μｍのＩｎＧａＡｓからなるＰＩＮフォトダイオードが好適に用いられる。フォトダイオード１１が受光する光信号は一定の周期でデータの含む信号光であり、クロック信号に同期しその周期に対応するビットレート（例えば２．４Ｇｂ／ｓ）でデータの伝送を行うことができる信号である。
【００１８】
プリアンプ１２は、フォトダイオード１１から出力された電流信号を入力に受けて、その電流値に応じた電圧値に発生して、この発生された電気信号（図２（ａ））を出力する電流／電圧変換回路である。この電流／電圧変換回路としては、例えばＧａＡｓ製アンプとその入力と出力との間に接続された帰還抵抗素子とからなる増幅回路が好適に用いられる。プリアンプ１２は、フォトダイオード１１が受光した光信号の光量が大きいほど大きな電圧値をとる電気信号と、この電気信号の反転信号（相補信号）とを出力する。つまり、受光部１０は、光信号が一定の周期で有するデータに応じて変化する電気信号を生成する。
【００１９】
プリアンプ１２の出力端子は等価アンプ２１の入力端子に接続され、等価アンプ２１の出力端子はメインアンプ２２の入力端子に接続される。等化用アンプ２１は、受光部１０から出力された電気信号および反転信号を受けて、これらの信号を飽和状態に達するまで増幅し、立ち上がり及び立ち下がりが急峻な電気信号および反転信号を生成して、これをメインアンプ２２に出力する。メインアンプ２２は、等化用アンプ２１から出力された電気信号および反転信号それぞれを受けて、後段を駆動するために増幅して出力する。このメインアンプ２２から出力された電気信号（図２（ｂ））および反転信号は、バッファ回路２３を経てパルス生成部３０に入力されると共に、遅延回路２４に入力され所定の遅延を与えられた後に再生部６０に入力する。
【００２０】
パルス生成部３０は、メインアンプ２２から出力されバッファ回路２３を経て入力される電気信号および反転信号に基づいて、データの周期に対応する周波数を周波数成分として有するパルス信号を生成して、パルス信号とこのパルス信号の反転信号とを出力する。つまり、パルス信号は抽出されるべきクロック信号の周波数成分を含んでいる。パルス生成部３０は、例えば、位相シフタ回路３１および微分回路３２を備える。
【００２１】
位相シフタ回路３１は、メインアンプ２２から出力されバッファ回路２３を経て入力された電気信号（図２（ｂ））および反転信号のそれぞれに対して、信号光に含まれるデータの周期の半分に相当する時間だけ遅延を与え、その遅延された信号（図２（ｃ））を出力する。
【００２２】
微分回路３２は、位相シフタ回路３１に入力された電気信号および反転信号と、位相シフタ回路３１により半周期分の遅延が与えられた信号とがそれぞれ入力されて、それぞれ対応する信号同士の排他的論理和を求め、これをパルス信号（図２（ｄ））として出力する。パルス生成部３０から出力されるパルス信号は、抽出すべきクロック信号の周波数に対応する周波数成分およびその整数倍の高調波成分を含み、クロック信号の周波数成分が最も大きい。
【００２３】
なお、パルス生成部３０は、コンデンサＣと抵抗素子Ｒとを備えるＣＲ微分回路によっても構成され得る。この回路では、クロック信号の周波数に対応する周期に比べてＣＲの時定数が十分に短くする必要がある。
【００２４】
パルス生成部３０から出力されたパルス信号および反転信号は、移相手段に入力される。本実施の形態においては、移相手段は遅延回路４１によって構成される。遅延回路４１は、入力端子に受けた信号に対して位相が遅れている遅延信（図２（ｅ））号を生成しこの遅延信号を出力端子に出力する回路である。この遅延回路４１は、パルス生成部３０の出力端子とフィルタ部５０の入力端子との間に配置されて、パルス生成部３０の出力が遅延回路４１の入力に接続され、遅延回路４１の出力がフィルタ部５０の入力に接続されている。このため、パルス信号およびその相補信号は、遅延回路で規定された遅延値（図２△ｔ1）で遅延された後に出力されて、フィルタ部５０へ入力される。更に遅延回路４１について詳述すれば、遅延回路４１は、微分回路３２のパルス信号端子およびその相補信号端子のそれぞれに接続された遅延線４３，４４を備える。この遅延線４２、４３は、パルス生成部３０等が配置されている基板上に設けられた配線によって形成されることが好ましい。遅延回路４１を遅延線４３、４４によって構成すれば、他の部分に大きな変更を加えることなく移相手段を実現できる。
【００２５】
フィルタ部５０は狭帯域のバンドパスフィルタであって、遅延されたパルス信号を受けて、この信号の周波数成分からデータを含んでいる周期に対応する周波数を選択しこの周期で変化する濾波信号を生成し出力する。この周波数は、抽出されるクロック信号の周波数に一致している。フィルタ部５０は、ＳＡＷフィルタ、又は誘電体フィルタが好適に使用される。例えば、ＳＡＷフィルタは、基板の表面に形成された圧電体膜上に１対の入力電極と１対の出力電極とを有するものである。パルス生成部３０から出力されて遅延されたパルス信号（図２（ｅ））および反転信号がこの１対の入力電極に差動入力され、入力された電気信号に対応して圧電体膜に生じた表面弾性波が伝搬して、その表面弾性波が到達した１対の出力電極から濾波信号（図２（ｆ））が出力される。したがって、このフィルタ部５０は、抽出されるべきクロック信号の周波数に中心周波数が設定された狭帯域のバンドパスフィルタとして動作するものであり、電気信号に含まれるデータの周期に対応する周波数を主要な周波数成分として含む濾波信号、例えば信号光に含まれるデータが同期しているクロック信号の周波数を有する正弦波状の濾波信号を出力する。
【００２６】
フィルタ部５０から出力された濾波信号および反転信号は、別の移相手段に入力される。本実施の形態においては、この移相手段は遅延回路４２によって構成される。遅延回路４２は、入力端子に受けた信号に対して位相が遅れている遅延信号を生成しこの遅延信号を出力端子に出力する回路であって、この遅延回路４２は、フィルタ部６０の出力端子と再生部６０の入力端子との間に配置されている。フィルタ部６０の出力が遅延回路４２の入力に接続され、遅延回路４２の出力が再生部６０の入力に接続されている。このため、濾波信号およびその相補信号は、遅延回路で規定された遅延値（図２の△ｔ2）で遅延された後に出力される。また、遅延回路４２は、フィルタ部５０の濾波信号端子およびその相補信号端子のそれぞれに接続された遅延線４５，４６を備える。この遅延線４５、４６は、遅延線４２、４３と同様に、パルス生成部３０、フィルタ部５０、および後述の再生部６０が配置されている基板上に設けられた配線によって形成されることが好ましい。遅延回路４２を遅延線４５、４６によって構成すれば、他の部分に大きな変更を加えることなく移相手段を実現できる。
【００２７】
特に、基板上に設けられた配線によって遅延線４３、４４、４５、４６を構成する場合には、例えばパルス生成部３０等の搭載基板としてセラミック基板を使用れば、基板の誘電率から７．８ｐｓ／ｍｍという単位遅延が求められるので、この値から必要な遅延値を実現するための遅延線の長さを決定できる。このため、遅延線対４３及び４４の値、遅延線対４５及び４６の値をそれぞれ相対精度よく、且つ正確に実現できる。遅延線４３，４４，４５および４６は、それぞれの長さに応じて遅延時間を任意に設定することが可能であり、タイミングの微調整を行うのに好適である。
【００２８】
なお、移相手段としての遅延回路は、パルス生成部３０の出力端子とフィルタ部５０の入力端子との間、および、フィルタ部５０の出力端子と再生部６０の入力端子との間のいずれか一方に有するようにして、単一の遅延回路で必要な遅延を実現してもよい。特に、これをフィルタ部５０の入力側に設けると、遅延線の引きのばし等によってジッタが増加してもフィルタで濾波されるため、ジッタ品質を落とさないという点で好適である。
【００２９】
遅延線４５，４６により遅延された濾波信号（図２の（ｇ））は、データ再生部６０に入力される。データ再生部６０は、遅延された濾波信号に基づいて、受光部１０から出力され遅延回路２４で遅延された電気信号から再生されたデータを含む再生信号（図２の（ｉ））を電気信号として出力する。データ再生部６０は、増幅部としてリミットアンプ６１と、データ再生のためのＤフリップフロップ６２とを備える。リミットアンプ６１は、フィルタ部６０から出力され遅延線４４，４５を経て入力された濾波信号を飽和状態に達するまで増幅し、立ち上がり及び立ち下がりが急峻な矩形波状のクロック信号（図２の（ｈ））を出力する。このクロック信号の周波数は、光信号に含まれているデータの周期から決定される周波数に一致している。Ｄフリップフロップ６２のデータ入力端子には、メインアンプ２２から出力され遅延回路２４を経た電気信号および反転信号が入力され、そのクロック端子には、リミットアンプ６１から出力されたクロック信号（図２の（ｈ））が入力される。そして、クロック信号の各立ち上がりの時点におけるデータ入力端子からの電気信号および反転信号をその後のクロック信号１周期の時間だけ保持し、これを再生信号（図２の（ｉ））として出力する。
【００３０】
なお、遅延回路２４は、メインアンプ２２から遅延回路４１，４２等を経てリミットアンプ６１によってクロック信号が生成されてＤフリップフロップ６２のクロック端子に入力されるまでの経路と、メインアンプ２２から遅延回路２４を経てＤフリップフロップ６２のデータ入力端子に電気信号および反転信号が入力されるまでの経路とのタイミングとを調整する。このため、遅延回路２４の遅延値は、遅延回路４１、４２等の遅延値に応じて変更されることが好ましい。例えば、フィルタ部５０の前後の遅延回路４１、４２の有無に対応して、従来の遅延回路２４の入力側および出力側に遅延回路４１、４２と同一の回路を配置してもよい。
【００３１】
このデータ再生部６０により再生された再生信号および反転信号は、バッファ回路７１に入力される。バッファ回路７１は、これらをＲＤ信号およびその反転信号として出力する。また、データ再生部６０のリミットアンプ６１から出力されたクロック信号は、バッファ回路７２に入力される。バッファ回路７２は、これらをＲＣＬＫ信号およびその反転信号として出力する。さらに、データ再生部６０のリミットアンプ６１から出力された信号はＳＤ回路７３に入力される。ＳＤ回路７３は、入力された信号がパルス信号を一定周期で有するクロック信号であるか否かを判定して、その判定結果をバッファ回路７４を経てＦＬＡＧ信号およびその反転信号として出力する。
【００３２】
次に、本実施形態に係る３Ｒ光受信器の動作について、各部の出力波形を参照しながら説明する。フォトダイオード１１は所定の周期でデータを含む光信号を受光すると、フォトダイオード１１はその光量に応じた電流を発生し、プリアンプ１２はこの信号電流を電圧信号に変換して、光信号に対応した電気信号（図２の（ａ））およびその反転信号を生成し出力する。プリアンプ１２から出力された電気信号および反転信号は、等化用アンプ２１およびメインアンプ２２を順次に経て矩形波状の電気信号（図２の（ｂ））および反転信号に整形される。整形された電気信号および反転信号は、バッファ回路２３を経て位相シフタ回路３１に入力され、抽出されるクロック信号の半周期分だけ位相が遅延される。微分回路３２は、その遅延が与えられた信号（図２の（ｃ））および反転信号と位相シフトされる前の信号およびその反転信号とを受けて、排他的論理和の演算を行ってパルス信号（図２の（ｄ））を生成し、このパルス信号および反転信号を出力する。すなわち、整形された電気信号に含まれるデータに基づいて、周期に対応する周波数を周波数成分として有するパルス信号を生成し、このパルス信号はクロック信号の周波数成分およびその高調波成分を含む。
【００３３】
そのパルス信号および反転信号は、遅延回路４１によって遅延されて、遅延信号（図２の（ｅ））が生成される。遅延されたパルス信号はフィルタ部５０の１対の入力電極にそれぞれ入力される。この差動信号に応じた表面弾性波が伝搬して１対の出力電極の位置に到達すると、圧電体膜に生じた電位変化が１対の出力電極から差動出力の正弦波状の濾波信号（図２（ｆ））として得られる。つまり、パルス信号の周波数成分から周波数を選択し所定の周期で変化する濾波信号が生成される。なお、フィルタ部５０の１対の入力電極へのパルス信号の入力を差動入力として、ＳＡＷフィルタ５０の１対の出力電極からの濾波信号の出力を差動出力としたので、耐雑音特性を向上させることが可能となっている。濾波信号は、パルス信号の含まれていた高調波成分が除去されて、抽出されるべきクロック信号の周波数を主要な周波数成分として含む信号であって、フィルタ部に入力される信号の振幅と比較すれば小振幅の信号である。フィルタ部５０の１対の出力電極から出力された濾波信号および反転信号は、遅延回路４２によって遅延信号（図２の（ｇ））が生成される。
【００３４】
遅延された濾波信号は、リミットアンプ６１（増幅部）に入力され増幅されて矩形波状のクロック信号（図２の（ｈ））に整形される。生成された矩形波状のクロック信号は、Ｄフリップフロップ６２に入力される。また、Ｄフリップフロップ６２は、メインアンプ２２から出力され遅延回路２４により適当な遅延が与えられた矩形波状の電気信号（図２の（ｂ））および反転信号が入力される。Ｄフリップフロップ６２では、クロック信号（図２の（ｈ））の各立ち上がりの時点における電気信号（図２の（ｂ））および反転信号が、その後のクロック信号１周期の時間だけ保持されて、再生信号（図２の（ｉ））として出力される。
【００３５】
このように、データに基づいてパルス信号が変化している期間と異なる期間に増幅部に入力された信号がバイアス点を通過するように、増幅部に入力される信号の位相をシフトするようにした。このため、増幅部に入力される信号がバイアス点を通過し増幅部から出力されるクロック信号が大きく変化する際に、クロック信号がパルス信号の変化のよるノイズの影響を受け難い。したがって、クロック信号の立ち上がり端および立ち下がり端に対する上記ノイズの影響が低減される。
【００３６】
以上、詳細に説明したように、これらの回路は、光信号に含まれるデータに対応して変化する電気信号に基づいて動作する。例えば、メインアンプ２２、パルス生成部３０等は、大きな振幅の信号を受けて、また大きな振幅の信号を出力する。このため、これらの入力信号および出力信号が変化するタイミングでは、比較的大きなノイズが電源線および接地線に発生する。このノイズは、他の回路の動作にも影響する。
【００３７】
特に、パルス生成部３０は、Ｄフリップフロップのクロック入力端子に入力されるべきクロック信号の周波数を含む信号を生成する。このため、パルス生成部３０の動作するタイミングにおいて発生されるノイズは、生成されるべきクロック信号と位相がほぼ等しい。したがって、このノイズの影響をリミットアンプ６１が受けると、生成されるクロック信号にジッタが増加してしまうのである。なぜなら、リミットアンプ６１は、フィルタ部５０から小振幅の信号を受ける。このため、ノイズによってリミットアンプのバイアス点が変動しているときに、リミットアンプ６１に入力された信号がバイアス点を過ぎると、リミットアンプ６１の出力に現れるクロック信号が急峻に変化する時点が本来の変化点と異なってしまう。また、リミットアンプ６１は、フィルタ部５０から緩やかに変化する、例えば正弦波状の信号を受けるので、出力されるクロックに含まれるジッタは更に増加する。このように、Ｄフリップフロップが受けるクロック信号にジッタが増加すると、高品質なタイミングクロックを生成することが困難になる。
【００３８】
しかし、本願のように移相手段を備えれば、このようなジッタを低減できるのである。なぜなら、例えば、本実施の形態で示した遅延回路４１、４２を設けて、図２における△ｔ3および△ｔ4を適切な値に設定して、リミットアンプ６１に入力される信号がリミットアンプ６１のバイアス点を通過するタイミングを、上記のノイズが発生する期間と異なる期間にした。このため、リミットアンプ６１から出力されるクロック信号のジッタが抑制される。このような作用は、本実施の形態で示した遅延回路４１、４２を使用する場合に限られることなく、光信号に含まれるデータに対応してパルス信号が変化している期間と異なる期間にリミットアンプ（増幅部）に入力された信号がリミットアンプのバイアス点を通過するするシフト量（図２の△ｔ1＋△ｔ2）で、リミットアンプに入力される信号の位相をシフトするための移相手段によって実現される。本実施の形態では、遅延線を使用する場合について説明したが、移相手段はこれに限られることなく、例えばアナログ若しくはデジタルの可変遅延ＩＣ等でもよい。
【００３９】
次に、本実施の形態に係る３Ｒ光受信器の特性について説明する。図３は、図１に示した光受信器から遅延回路４１、４２を除き、その代わりに、リミットアンプ６１に入力される信号の位相を位相シフタを用いて変化させた時の出力されるクロック信号に含まれるジッタ特性を示している。図３において、横軸は位相シフタによる遅延量をｐｓ単位で示し、縦軸はクロック信号のジッタをデータ転送レートに対応する周期で規格化したジッタ特性をＵＩｒｍｓ単位で示している。この測定は、２４８８．３２Ｍｂ／ｓのビットレートで行われた。
【００４０】
図３では、位相シフタによって、リミットアンプ６１に入力される信号の位相を０゜〜３６０゜まで変化させた。すると、１８０゜周期（２４８８．３２Ｍｂ／ｓにおいては２００ｐｓの周期Ｔ）でジッタが増減することを発明者は見出した。つまり、このようなジッタ特性を測定すれば、移相手段、又は遅延回路でよってシフトされるべき位相のシフト量を適正に、あるいは最適に決定できることになるのである。このようなシフト量を移相手段によってジッタが最も小さくなる位相を実現すれば、クロック信号を立ち上がり端および立ち下がり端が、スイッチングによって発生される雑音の期間と異なる期間になるので、雑音の影響を受け難くなる。
【００４１】
また、図３において、ジッタの最小になる位相の平坦領域が約６０゜（２４８８．３２Ｍｂ／ｓにおいては７０ｐｓの期間）あることも見出した。従来においては、フィルタ部５０、例えばＳＡＷフィルタが大きい位相傾斜特性を有する場合、伝送周波数の変動に対してフィルタの出力信号の位相がシフトするため、伝送周波数が変動してすると抽出されるべきクロック信号の立ち上がり端および立ち下がり端が上記ノイズと重なってしまうことがあった。
【００４２】
図４は、複数の異なる位相において伝送周波数を変化させたときのジッタ特性を示している。図４において、横軸はデータ伝送周波数をＭＨｚ単位で示し、縦軸はクロック信号のジッタをデータ転送レートに対応する周期で規格化したジッタ特性をＵＩｒｍｓ単位で示している。この測定は、図３に示される位相シフト量３２０ｐｓ（ジッタの最小となる位相の平坦領域の中央）、３６０ｐｓ（ジッタの最小となる位相の平坦領域の端）、４２０ｐｓ（ジッタの最大となる位相）において行われた。図４を参照すると、いずれの位相においても伝送周波数の変動によってジッタが増減することを示しているが、ジッタが最小となる位相の平坦領域における位相（位相３２０ｐｓ）では、伝送周波数の変動によるジッタの増減が小さいことがわかる。
【００４３】
この場合においても、本発明のように、移相手段によって適切なシフト量、特に図３に示される特性にあっては、平坦領域のほぼ中央にシフト量を設定すれば、伝送周波数が変動する場合にもジッタの発生を抑制できるだけでなく、伝送周波数の変動に対してジッタの変動量が小さくできる。さらに、ＳＡＷフィルタ等が特性上持つ位相ばらつきに対しても適切な位相シフト量を設定して、十分な設計マージンをを持ったクロック抽出回路が得られる。
【００４４】
【発明の効果】
以上、詳細に説明したとおり、本発明のクロック抽出回路によれば、所定の周期でデータを含む光信号を受けて、光信号に応じた電気信号を受光部で生成して、周期に対応する周波数を周波数成分として有するパルス信号をパルス生成部で生成した。パルス信号の周波数成分から上記周波数を選択し周期で変化する濾波信号をフィルタ部で生成して、この濾波信号を増幅しクロック信号を増幅部で生成するときに、移相手段を設けることによって、電気信号に含まれるデータに対応してパルス信号が変化している期間と異なる期間に、増幅部の入力信号が増幅部のバイアス点を通過するするように、増幅部の入力信号の位相をシフトした。
【００４５】
このため、フィルタ部から入力される信号がバイアス点を通過し増幅部から出力されるクロック信号が大きく変化する際に、増幅部はパルス信号の変化に起因するノイズの影響を受け難い。したがって、ジッタが低減されたクロック信号を生成できるクロック抽出回路が提供される。
【００４６】
本発明のクロック抽出方法によれば、光信号に応じた電気信号を生成し、電気信号に含まれるデータに基づいてパルス信号を生成し、パルス信号の周波数成分から周波数を選択し濾波信号を生成し、濾波信号を増幅部において増幅してクロック信号を生成するクロック抽出方法において、パルス信号が変化している期間と異なる期間に、増幅部のバイアス点を増幅部の入力信号が通過するシフト量で増幅部の入力信号の位相をシフトするステップを設けた。
【００４７】
このため、増幅部で増幅される際にクロック信号がパルス信号の変化のよるノイズの影響を受け難い。したがって、ジッタが低減されたクロック信号を生成できる方法が提供できる。
【００４８】
すなわち、このようにクロック抽出回路およびクロック抽出方法によれば、ジッタの少ない高品質のタイミングクロックの抽出と、ノイズ耐性に優れた安定動作とが可能となる。
【図面の簡単な説明】
【図１】図１は、本実施形態に係る３Ｒ光受信器の回路構成図である。
【図２】図２は、本実施形態に係る３Ｒ光受信器の各部分回路から出力される信号の波形を示すタイミングチャートである。
【図３】図３は、位相シフトに対するジッタの特性を示すグラフである。
【図４】図４は、伝送周波数に対するジッタの特性を示すグラフである。
【符号の説明】
１０…受光部、１１…フォトダイオード、１２…プリアンプ、２１…等化用アンプ、２２…メインアンプ、２３…バッファ回路、２４…遅延回路、３０…パルス生成部、３１…位相シフタ回路、３２…微分回路、４１，４２…遅延回路，４３、４４、４５、４６…遅延線、５０…フィルタ部、６０…データ再生部、６１…リミットアンプ、６２…Ｄフリップフロップ、７１，７２…バッファ回路、７３…ＳＤ回路、７４…バッファ回路。
【発明の属する技術分野】
本発明は、受けた光信号を電気信号に変換しデータを再生する光受信器に使用されるクロック抽出回路に関する。
【０００２】
【従来の技術】
従来のクロック抽出回路においては、受信した光信号を電気信号に変換した後に、この電気信号からタイミングクロックの周波数成分を含む信号に生成するために、タイミングクロックの周波数成分を含むパルス信号を微分回路で発生させて、狭帯域のバンドパスフィルタでタイミングクロック信号に対応する周波数成分のみ通過させ、更にバンドパスフィルタからの信号をリミットアンプで増幅してクロック信号を得ていた。このクロック信号は、Ｄタイプフリップフロップ（Ｄ−ＦＦ）のクロック端子に入力されて、受信したデータ信号を光信号から変換された電気信号から識別するという構成であった。
【０００３】
【発明が解決しようとする課題】
しかしながら、上記パルス信号を発生するときに微分回路が動作すると、スイッチング時にノイズが発生する。このため、狭帯域バンドパスフィルタから抽出された微弱な信号がリミットアンプに入力されて、上記パルス信号がデータ信号に基づいて変化する期間に、その微弱信号が増幅回路のバイアス点を通過するタイミングが重なると、増幅回路から出力されるクロック信号にジッタが増加してしまうという問題があった。
【０００４】
本発明は、このような問題を鑑みてなされたものであって、ジッタが低減されたクロック信号を得ることができるクロック抽出回路を提供することを目的とする。
【０００５】
【課題を解決するための手段】
このような目的を達成するために本発明は、以下の構成とした。
【０００６】
本発明のクロック抽出回路は、(1)所定の周期でデータを含む光信号を受けて、光信号に応じた電気信号を生成して、この電気信号を出力する受光部と、(2)周期に対応する周波数を周波数成分として有するパルス信号を受光部からの電気信号に基づいて生成して、このパルス信号を出力するパルス生成部と、(3)パルス生成部からのパルス信号を受けて、パルス信号の周波数成分から周波数を選択し周期で変化する濾波信号を生成して、この濾波信号を出力するフィルタ部と、(4)フィルタ部からの濾波信号を受けて、この濾波信号を増幅しクロック信号を生成して、このクロック信号を出力する増幅部とクロック信号を受けるＤフリップフロップとを備えるデータ再生部と、(5)パルス生成部とフィルタ部との間に設けられ、電気信号に含まれるデータに対応してパルス信号が変化している期間と異なる期間に、増幅部に入力された信号が増幅部のバイアス点を通過するシフト量で、増幅部に入力される信号の位相をシフトしてクロック信号のジッタを低減するための移相手段と、(6)フィルタ部と増幅部との間に設けられ、電気信号に含まれるデータに対応して前記パルス信号が変化している期間と異なる期間に、増幅部に入力された信号が増幅部のバイアス点を通過するシフト量で、増幅部に入力される信号の位相をシフトしてクロック信号のジッタを低減するための別の移相手段と、(7)受光部からの電気信号に遅延を与えて遅延信号をデータ再生部のＤフリップフロップに入力する遅延回路とを備える。遅延回路は、該遅延回路における遅延値によりクロック信号と遅延信号とのタイミングを調整する。
【０００７】
このように、増幅部に入力される信号の位相をシフトすることによって、電気信号に含まれるデータに対応してパルス信号が変化する期間と異なる期間に、増幅部のバイアス点を増幅部に入力された信号が通過するようにした。このため、フィルタ部から入力される信号がバイアス点を通過し増幅部から出力されるクロック信号が大きく変化する際に、増幅部はパルス信号の変化に起因するノイズの影響を受け難い。したがって、クロック信号の変化点に対する上記ノイズの影響が低減される。
【０００８】
本発明のクロック抽出回路は、(1)所定の周期でデータを含む光信号を受けて、光信号に応じた電気信号を生成して、この電気信号を出力する受光部と、(2)周期に対応する周波数を周波数成分として有するパルス信号を受光部からの電気信号に基づいて生成して、このパルス信号を出力するパルス生成部と、(3)パルス生成部からのパルス信号を受けて、パルス信号の周波数成分から周波数を選択し周期で変化する濾波信号を生成して、この濾波信号を出力するフィルタ部と、(4)フィルタ部からの濾波信号を受けて、この濾波信号を増幅しクロック信号を生成して、このクロック信号を出力する増幅部とクロック信号を受けるＤフリップフロップとを備えるデータ再生部と、(5)パルス生成部とフィルタ部との間に設けられ、入力に受けた信号に対して位相をクロック信号のジッタが低減されるように遅らせて遅延信号を生成して、この遅延信号を出力する第１の遅延回路と、(6)フィルタ部と増幅部との間に設けられ、入力に受けた信号に対して位相をクロック信号のジッタが低減されるように遅らせて遅延信号を生成して、この遅延信号を出力する第２の遅延回路と、(7)受光部からの電気信号に遅延を与えて遅延信号をデータ再生部のＤフリップフロップに入力する遅延回路とを備える。遅延回路は、該遅延回路における遅延値によりクロック信号と遅延信号とのタイミングを調整する。
【０００９】
このように遅延回路を用いれば、簡易な手段で位相を遅らせることができる。また、上記部分の少なくとも一方に遅延回路を設ければ、既存の各部に対して大きな変更をすることなく、増幅されたクロック信号に対する上記ノイズの影響が低減される。
【００１０】
本発明のクロック抽出回路では、第１および第２の遅延回路は、パルス生成部、フィルタ部、および増幅部が配置されている基板上に設けられた配線によって形成される遅延線であるようにしてもよい。
【００１１】
このように遅延回路を遅延線によって構成すれば、簡易な方法で上記のノイズのクロック信号に対する影響が低減される。
【００１２】
本発明のクロック抽出方法は、(1)所定の周期でデータを含む光信号を受けて、この光信号に応じた電気信号を生成するステップと、(2)電気信号に含まれるデータに基づいて、周期に対応する周波数を周波数成分として有するパルス信号を生成するステップと、(3)パルス信号の周波数成分から周波数を選択し周期で変化する濾波信号を生成するステップと、(4)濾波信号を増幅部において増幅してクロック信号を生成するステップと、(5)電気信号に含まれるデータに基づいてパルス信号が変化している期間と異なる期間に、増幅部に入力された信号が増幅部のバイアス点を通過するシフト量で、増幅部に入力される信号の位相をシフトするステップを、備える。
【００１３】
このように、データに基づいてパルス信号が変化している期間と異なる期間に増幅部に入力された信号がバイアス点を通過するように、増幅部に入力される信号の位相をシフトするステップを設けた。このため、増幅部に入力される信号がバイアス点を通過し増幅部から出力されるクロック信号が大きく変化する際に、クロック信号がパルス信号の変化のよるノイズの影響を受け難い。
【００１４】
【発明の実施の形態】
以下、添付図面を参照して本発明の実施の形態を詳細に説明する。尚、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
【００１５】
本発明を３Ｒ光受信器に適用した場合について説明する。図１は、本実施形態に係る３Ｒ光受信器の回路構成図であり、図２は、本実施形態に係る３Ｒ光受信器の各部分回路から出力される信号の波形を示すタイミングチャートである。
【００１６】
受光部１０は、カソードが電源に接続されたフォトダイオード１１と、フォトダイオード１１のアノードに入力が接続され等価アンプの入力に出力が接続されたプリアンプ１２とを備え、所定の周期でデータを含む光信号を受けて、光信号に応じた電気信号を生成して、この電気信号およびその相補信号を出力する。
【００１７】
フォトダイオード１１は入射した光信号を受けて、その光信号の光量に応じた電流信号を出力する受光素子であり、例えば半導体受光素子として、径５０μｍのＩｎＧａＡｓからなるＰＩＮフォトダイオードが好適に用いられる。フォトダイオード１１が受光する光信号は一定の周期でデータの含む信号光であり、クロック信号に同期しその周期に対応するビットレート（例えば２．４Ｇｂ／ｓ）でデータの伝送を行うことができる信号である。
【００１８】
プリアンプ１２は、フォトダイオード１１から出力された電流信号を入力に受けて、その電流値に応じた電圧値に発生して、この発生された電気信号（図２（ａ））を出力する電流／電圧変換回路である。この電流／電圧変換回路としては、例えばＧａＡｓ製アンプとその入力と出力との間に接続された帰還抵抗素子とからなる増幅回路が好適に用いられる。プリアンプ１２は、フォトダイオード１１が受光した光信号の光量が大きいほど大きな電圧値をとる電気信号と、この電気信号の反転信号（相補信号）とを出力する。つまり、受光部１０は、光信号が一定の周期で有するデータに応じて変化する電気信号を生成する。
【００１９】
プリアンプ１２の出力端子は等価アンプ２１の入力端子に接続され、等価アンプ２１の出力端子はメインアンプ２２の入力端子に接続される。等化用アンプ２１は、受光部１０から出力された電気信号および反転信号を受けて、これらの信号を飽和状態に達するまで増幅し、立ち上がり及び立ち下がりが急峻な電気信号および反転信号を生成して、これをメインアンプ２２に出力する。メインアンプ２２は、等化用アンプ２１から出力された電気信号および反転信号それぞれを受けて、後段を駆動するために増幅して出力する。このメインアンプ２２から出力された電気信号（図２（ｂ））および反転信号は、バッファ回路２３を経てパルス生成部３０に入力されると共に、遅延回路２４に入力され所定の遅延を与えられた後に再生部６０に入力する。
【００２０】
パルス生成部３０は、メインアンプ２２から出力されバッファ回路２３を経て入力される電気信号および反転信号に基づいて、データの周期に対応する周波数を周波数成分として有するパルス信号を生成して、パルス信号とこのパルス信号の反転信号とを出力する。つまり、パルス信号は抽出されるべきクロック信号の周波数成分を含んでいる。パルス生成部３０は、例えば、位相シフタ回路３１および微分回路３２を備える。
【００２１】
位相シフタ回路３１は、メインアンプ２２から出力されバッファ回路２３を経て入力された電気信号（図２（ｂ））および反転信号のそれぞれに対して、信号光に含まれるデータの周期の半分に相当する時間だけ遅延を与え、その遅延された信号（図２（ｃ））を出力する。
【００２２】
微分回路３２は、位相シフタ回路３１に入力された電気信号および反転信号と、位相シフタ回路３１により半周期分の遅延が与えられた信号とがそれぞれ入力されて、それぞれ対応する信号同士の排他的論理和を求め、これをパルス信号（図２（ｄ））として出力する。パルス生成部３０から出力されるパルス信号は、抽出すべきクロック信号の周波数に対応する周波数成分およびその整数倍の高調波成分を含み、クロック信号の周波数成分が最も大きい。
【００２３】
なお、パルス生成部３０は、コンデンサＣと抵抗素子Ｒとを備えるＣＲ微分回路によっても構成され得る。この回路では、クロック信号の周波数に対応する周期に比べてＣＲの時定数が十分に短くする必要がある。
【００２４】
パルス生成部３０から出力されたパルス信号および反転信号は、移相手段に入力される。本実施の形態においては、移相手段は遅延回路４１によって構成される。遅延回路４１は、入力端子に受けた信号に対して位相が遅れている遅延信（図２（ｅ））号を生成しこの遅延信号を出力端子に出力する回路である。この遅延回路４１は、パルス生成部３０の出力端子とフィルタ部５０の入力端子との間に配置されて、パルス生成部３０の出力が遅延回路４１の入力に接続され、遅延回路４１の出力がフィルタ部５０の入力に接続されている。このため、パルス信号およびその相補信号は、遅延回路で規定された遅延値（図２△ｔ1）で遅延された後に出力されて、フィルタ部５０へ入力される。更に遅延回路４１について詳述すれば、遅延回路４１は、微分回路３２のパルス信号端子およびその相補信号端子のそれぞれに接続された遅延線４３，４４を備える。この遅延線４２、４３は、パルス生成部３０等が配置されている基板上に設けられた配線によって形成されることが好ましい。遅延回路４１を遅延線４３、４４によって構成すれば、他の部分に大きな変更を加えることなく移相手段を実現できる。
【００２５】
フィルタ部５０は狭帯域のバンドパスフィルタであって、遅延されたパルス信号を受けて、この信号の周波数成分からデータを含んでいる周期に対応する周波数を選択しこの周期で変化する濾波信号を生成し出力する。この周波数は、抽出されるクロック信号の周波数に一致している。フィルタ部５０は、ＳＡＷフィルタ、又は誘電体フィルタが好適に使用される。例えば、ＳＡＷフィルタは、基板の表面に形成された圧電体膜上に１対の入力電極と１対の出力電極とを有するものである。パルス生成部３０から出力されて遅延されたパルス信号（図２（ｅ））および反転信号がこの１対の入力電極に差動入力され、入力された電気信号に対応して圧電体膜に生じた表面弾性波が伝搬して、その表面弾性波が到達した１対の出力電極から濾波信号（図２（ｆ））が出力される。したがって、このフィルタ部５０は、抽出されるべきクロック信号の周波数に中心周波数が設定された狭帯域のバンドパスフィルタとして動作するものであり、電気信号に含まれるデータの周期に対応する周波数を主要な周波数成分として含む濾波信号、例えば信号光に含まれるデータが同期しているクロック信号の周波数を有する正弦波状の濾波信号を出力する。
【００２６】
フィルタ部５０から出力された濾波信号および反転信号は、別の移相手段に入力される。本実施の形態においては、この移相手段は遅延回路４２によって構成される。遅延回路４２は、入力端子に受けた信号に対して位相が遅れている遅延信号を生成しこの遅延信号を出力端子に出力する回路であって、この遅延回路４２は、フィルタ部６０の出力端子と再生部６０の入力端子との間に配置されている。フィルタ部６０の出力が遅延回路４２の入力に接続され、遅延回路４２の出力が再生部６０の入力に接続されている。このため、濾波信号およびその相補信号は、遅延回路で規定された遅延値（図２の△ｔ2）で遅延された後に出力される。また、遅延回路４２は、フィルタ部５０の濾波信号端子およびその相補信号端子のそれぞれに接続された遅延線４５，４６を備える。この遅延線４５、４６は、遅延線４２、４３と同様に、パルス生成部３０、フィルタ部５０、および後述の再生部６０が配置されている基板上に設けられた配線によって形成されることが好ましい。遅延回路４２を遅延線４５、４６によって構成すれば、他の部分に大きな変更を加えることなく移相手段を実現できる。
【００２７】
特に、基板上に設けられた配線によって遅延線４３、４４、４５、４６を構成する場合には、例えばパルス生成部３０等の搭載基板としてセラミック基板を使用れば、基板の誘電率から７．８ｐｓ／ｍｍという単位遅延が求められるので、この値から必要な遅延値を実現するための遅延線の長さを決定できる。このため、遅延線対４３及び４４の値、遅延線対４５及び４６の値をそれぞれ相対精度よく、且つ正確に実現できる。遅延線４３，４４，４５および４６は、それぞれの長さに応じて遅延時間を任意に設定することが可能であり、タイミングの微調整を行うのに好適である。
【００２８】
なお、移相手段としての遅延回路は、パルス生成部３０の出力端子とフィルタ部５０の入力端子との間、および、フィルタ部５０の出力端子と再生部６０の入力端子との間のいずれか一方に有するようにして、単一の遅延回路で必要な遅延を実現してもよい。特に、これをフィルタ部５０の入力側に設けると、遅延線の引きのばし等によってジッタが増加してもフィルタで濾波されるため、ジッタ品質を落とさないという点で好適である。
【００２９】
遅延線４５，４６により遅延された濾波信号（図２の（ｇ））は、データ再生部６０に入力される。データ再生部６０は、遅延された濾波信号に基づいて、受光部１０から出力され遅延回路２４で遅延された電気信号から再生されたデータを含む再生信号（図２の（ｉ））を電気信号として出力する。データ再生部６０は、増幅部としてリミットアンプ６１と、データ再生のためのＤフリップフロップ６２とを備える。リミットアンプ６１は、フィルタ部６０から出力され遅延線４４，４５を経て入力された濾波信号を飽和状態に達するまで増幅し、立ち上がり及び立ち下がりが急峻な矩形波状のクロック信号（図２の（ｈ））を出力する。このクロック信号の周波数は、光信号に含まれているデータの周期から決定される周波数に一致している。Ｄフリップフロップ６２のデータ入力端子には、メインアンプ２２から出力され遅延回路２４を経た電気信号および反転信号が入力され、そのクロック端子には、リミットアンプ６１から出力されたクロック信号（図２の（ｈ））が入力される。そして、クロック信号の各立ち上がりの時点におけるデータ入力端子からの電気信号および反転信号をその後のクロック信号１周期の時間だけ保持し、これを再生信号（図２の（ｉ））として出力する。
【００３０】
なお、遅延回路２４は、メインアンプ２２から遅延回路４１，４２等を経てリミットアンプ６１によってクロック信号が生成されてＤフリップフロップ６２のクロック端子に入力されるまでの経路と、メインアンプ２２から遅延回路２４を経てＤフリップフロップ６２のデータ入力端子に電気信号および反転信号が入力されるまでの経路とのタイミングとを調整する。このため、遅延回路２４の遅延値は、遅延回路４１、４２等の遅延値に応じて変更されることが好ましい。例えば、フィルタ部５０の前後の遅延回路４１、４２の有無に対応して、従来の遅延回路２４の入力側および出力側に遅延回路４１、４２と同一の回路を配置してもよい。
【００３１】
このデータ再生部６０により再生された再生信号および反転信号は、バッファ回路７１に入力される。バッファ回路７１は、これらをＲＤ信号およびその反転信号として出力する。また、データ再生部６０のリミットアンプ６１から出力されたクロック信号は、バッファ回路７２に入力される。バッファ回路７２は、これらをＲＣＬＫ信号およびその反転信号として出力する。さらに、データ再生部６０のリミットアンプ６１から出力された信号はＳＤ回路７３に入力される。ＳＤ回路７３は、入力された信号がパルス信号を一定周期で有するクロック信号であるか否かを判定して、その判定結果をバッファ回路７４を経てＦＬＡＧ信号およびその反転信号として出力する。
【００３２】
次に、本実施形態に係る３Ｒ光受信器の動作について、各部の出力波形を参照しながら説明する。フォトダイオード１１は所定の周期でデータを含む光信号を受光すると、フォトダイオード１１はその光量に応じた電流を発生し、プリアンプ１２はこの信号電流を電圧信号に変換して、光信号に対応した電気信号（図２の（ａ））およびその反転信号を生成し出力する。プリアンプ１２から出力された電気信号および反転信号は、等化用アンプ２１およびメインアンプ２２を順次に経て矩形波状の電気信号（図２の（ｂ））および反転信号に整形される。整形された電気信号および反転信号は、バッファ回路２３を経て位相シフタ回路３１に入力され、抽出されるクロック信号の半周期分だけ位相が遅延される。微分回路３２は、その遅延が与えられた信号（図２の（ｃ））および反転信号と位相シフトされる前の信号およびその反転信号とを受けて、排他的論理和の演算を行ってパルス信号（図２の（ｄ））を生成し、このパルス信号および反転信号を出力する。すなわち、整形された電気信号に含まれるデータに基づいて、周期に対応する周波数を周波数成分として有するパルス信号を生成し、このパルス信号はクロック信号の周波数成分およびその高調波成分を含む。
【００３３】
そのパルス信号および反転信号は、遅延回路４１によって遅延されて、遅延信号（図２の（ｅ））が生成される。遅延されたパルス信号はフィルタ部５０の１対の入力電極にそれぞれ入力される。この差動信号に応じた表面弾性波が伝搬して１対の出力電極の位置に到達すると、圧電体膜に生じた電位変化が１対の出力電極から差動出力の正弦波状の濾波信号（図２（ｆ））として得られる。つまり、パルス信号の周波数成分から周波数を選択し所定の周期で変化する濾波信号が生成される。なお、フィルタ部５０の１対の入力電極へのパルス信号の入力を差動入力として、ＳＡＷフィルタ５０の１対の出力電極からの濾波信号の出力を差動出力としたので、耐雑音特性を向上させることが可能となっている。濾波信号は、パルス信号の含まれていた高調波成分が除去されて、抽出されるべきクロック信号の周波数を主要な周波数成分として含む信号であって、フィルタ部に入力される信号の振幅と比較すれば小振幅の信号である。フィルタ部５０の１対の出力電極から出力された濾波信号および反転信号は、遅延回路４２によって遅延信号（図２の（ｇ））が生成される。
【００３４】
遅延された濾波信号は、リミットアンプ６１（増幅部）に入力され増幅されて矩形波状のクロック信号（図２の（ｈ））に整形される。生成された矩形波状のクロック信号は、Ｄフリップフロップ６２に入力される。また、Ｄフリップフロップ６２は、メインアンプ２２から出力され遅延回路２４により適当な遅延が与えられた矩形波状の電気信号（図２の（ｂ））および反転信号が入力される。Ｄフリップフロップ６２では、クロック信号（図２の（ｈ））の各立ち上がりの時点における電気信号（図２の（ｂ））および反転信号が、その後のクロック信号１周期の時間だけ保持されて、再生信号（図２の（ｉ））として出力される。
【００３５】
このように、データに基づいてパルス信号が変化している期間と異なる期間に増幅部に入力された信号がバイアス点を通過するように、増幅部に入力される信号の位相をシフトするようにした。このため、増幅部に入力される信号がバイアス点を通過し増幅部から出力されるクロック信号が大きく変化する際に、クロック信号がパルス信号の変化のよるノイズの影響を受け難い。したがって、クロック信号の立ち上がり端および立ち下がり端に対する上記ノイズの影響が低減される。
【００３６】
以上、詳細に説明したように、これらの回路は、光信号に含まれるデータに対応して変化する電気信号に基づいて動作する。例えば、メインアンプ２２、パルス生成部３０等は、大きな振幅の信号を受けて、また大きな振幅の信号を出力する。このため、これらの入力信号および出力信号が変化するタイミングでは、比較的大きなノイズが電源線および接地線に発生する。このノイズは、他の回路の動作にも影響する。
【００３７】
特に、パルス生成部３０は、Ｄフリップフロップのクロック入力端子に入力されるべきクロック信号の周波数を含む信号を生成する。このため、パルス生成部３０の動作するタイミングにおいて発生されるノイズは、生成されるべきクロック信号と位相がほぼ等しい。したがって、このノイズの影響をリミットアンプ６１が受けると、生成されるクロック信号にジッタが増加してしまうのである。なぜなら、リミットアンプ６１は、フィルタ部５０から小振幅の信号を受ける。このため、ノイズによってリミットアンプのバイアス点が変動しているときに、リミットアンプ６１に入力された信号がバイアス点を過ぎると、リミットアンプ６１の出力に現れるクロック信号が急峻に変化する時点が本来の変化点と異なってしまう。また、リミットアンプ６１は、フィルタ部５０から緩やかに変化する、例えば正弦波状の信号を受けるので、出力されるクロックに含まれるジッタは更に増加する。このように、Ｄフリップフロップが受けるクロック信号にジッタが増加すると、高品質なタイミングクロックを生成することが困難になる。
【００３８】
しかし、本願のように移相手段を備えれば、このようなジッタを低減できるのである。なぜなら、例えば、本実施の形態で示した遅延回路４１、４２を設けて、図２における△ｔ3および△ｔ4を適切な値に設定して、リミットアンプ６１に入力される信号がリミットアンプ６１のバイアス点を通過するタイミングを、上記のノイズが発生する期間と異なる期間にした。このため、リミットアンプ６１から出力されるクロック信号のジッタが抑制される。このような作用は、本実施の形態で示した遅延回路４１、４２を使用する場合に限られることなく、光信号に含まれるデータに対応してパルス信号が変化している期間と異なる期間にリミットアンプ（増幅部）に入力された信号がリミットアンプのバイアス点を通過するするシフト量（図２の△ｔ1＋△ｔ2）で、リミットアンプに入力される信号の位相をシフトするための移相手段によって実現される。本実施の形態では、遅延線を使用する場合について説明したが、移相手段はこれに限られることなく、例えばアナログ若しくはデジタルの可変遅延ＩＣ等でもよい。
【００３９】
次に、本実施の形態に係る３Ｒ光受信器の特性について説明する。図３は、図１に示した光受信器から遅延回路４１、４２を除き、その代わりに、リミットアンプ６１に入力される信号の位相を位相シフタを用いて変化させた時の出力されるクロック信号に含まれるジッタ特性を示している。図３において、横軸は位相シフタによる遅延量をｐｓ単位で示し、縦軸はクロック信号のジッタをデータ転送レートに対応する周期で規格化したジッタ特性をＵＩｒｍｓ単位で示している。この測定は、２４８８．３２Ｍｂ／ｓのビットレートで行われた。
【００４０】
図３では、位相シフタによって、リミットアンプ６１に入力される信号の位相を０゜〜３６０゜まで変化させた。すると、１８０゜周期（２４８８．３２Ｍｂ／ｓにおいては２００ｐｓの周期Ｔ）でジッタが増減することを発明者は見出した。つまり、このようなジッタ特性を測定すれば、移相手段、又は遅延回路でよってシフトされるべき位相のシフト量を適正に、あるいは最適に決定できることになるのである。このようなシフト量を移相手段によってジッタが最も小さくなる位相を実現すれば、クロック信号を立ち上がり端および立ち下がり端が、スイッチングによって発生される雑音の期間と異なる期間になるので、雑音の影響を受け難くなる。
【００４１】
また、図３において、ジッタの最小になる位相の平坦領域が約６０゜（２４８８．３２Ｍｂ／ｓにおいては７０ｐｓの期間）あることも見出した。従来においては、フィルタ部５０、例えばＳＡＷフィルタが大きい位相傾斜特性を有する場合、伝送周波数の変動に対してフィルタの出力信号の位相がシフトするため、伝送周波数が変動してすると抽出されるべきクロック信号の立ち上がり端および立ち下がり端が上記ノイズと重なってしまうことがあった。
【００４２】
図４は、複数の異なる位相において伝送周波数を変化させたときのジッタ特性を示している。図４において、横軸はデータ伝送周波数をＭＨｚ単位で示し、縦軸はクロック信号のジッタをデータ転送レートに対応する周期で規格化したジッタ特性をＵＩｒｍｓ単位で示している。この測定は、図３に示される位相シフト量３２０ｐｓ（ジッタの最小となる位相の平坦領域の中央）、３６０ｐｓ（ジッタの最小となる位相の平坦領域の端）、４２０ｐｓ（ジッタの最大となる位相）において行われた。図４を参照すると、いずれの位相においても伝送周波数の変動によってジッタが増減することを示しているが、ジッタが最小となる位相の平坦領域における位相（位相３２０ｐｓ）では、伝送周波数の変動によるジッタの増減が小さいことがわかる。
【００４３】
この場合においても、本発明のように、移相手段によって適切なシフト量、特に図３に示される特性にあっては、平坦領域のほぼ中央にシフト量を設定すれば、伝送周波数が変動する場合にもジッタの発生を抑制できるだけでなく、伝送周波数の変動に対してジッタの変動量が小さくできる。さらに、ＳＡＷフィルタ等が特性上持つ位相ばらつきに対しても適切な位相シフト量を設定して、十分な設計マージンをを持ったクロック抽出回路が得られる。
【００４４】
【発明の効果】
以上、詳細に説明したとおり、本発明のクロック抽出回路によれば、所定の周期でデータを含む光信号を受けて、光信号に応じた電気信号を受光部で生成して、周期に対応する周波数を周波数成分として有するパルス信号をパルス生成部で生成した。パルス信号の周波数成分から上記周波数を選択し周期で変化する濾波信号をフィルタ部で生成して、この濾波信号を増幅しクロック信号を増幅部で生成するときに、移相手段を設けることによって、電気信号に含まれるデータに対応してパルス信号が変化している期間と異なる期間に、増幅部の入力信号が増幅部のバイアス点を通過するするように、増幅部の入力信号の位相をシフトした。
【００４５】
このため、フィルタ部から入力される信号がバイアス点を通過し増幅部から出力されるクロック信号が大きく変化する際に、増幅部はパルス信号の変化に起因するノイズの影響を受け難い。したがって、ジッタが低減されたクロック信号を生成できるクロック抽出回路が提供される。
【００４６】
本発明のクロック抽出方法によれば、光信号に応じた電気信号を生成し、電気信号に含まれるデータに基づいてパルス信号を生成し、パルス信号の周波数成分から周波数を選択し濾波信号を生成し、濾波信号を増幅部において増幅してクロック信号を生成するクロック抽出方法において、パルス信号が変化している期間と異なる期間に、増幅部のバイアス点を増幅部の入力信号が通過するシフト量で増幅部の入力信号の位相をシフトするステップを設けた。
【００４７】
このため、増幅部で増幅される際にクロック信号がパルス信号の変化のよるノイズの影響を受け難い。したがって、ジッタが低減されたクロック信号を生成できる方法が提供できる。
【００４８】
すなわち、このようにクロック抽出回路およびクロック抽出方法によれば、ジッタの少ない高品質のタイミングクロックの抽出と、ノイズ耐性に優れた安定動作とが可能となる。
【図面の簡単な説明】
【図１】図１は、本実施形態に係る３Ｒ光受信器の回路構成図である。
【図２】図２は、本実施形態に係る３Ｒ光受信器の各部分回路から出力される信号の波形を示すタイミングチャートである。
【図３】図３は、位相シフトに対するジッタの特性を示すグラフである。
【図４】図４は、伝送周波数に対するジッタの特性を示すグラフである。
【符号の説明】
１０…受光部、１１…フォトダイオード、１２…プリアンプ、２１…等化用アンプ、２２…メインアンプ、２３…バッファ回路、２４…遅延回路、３０…パルス生成部、３１…位相シフタ回路、３２…微分回路、４１，４２…遅延回路，４３、４４、４５、４６…遅延線、５０…フィルタ部、６０…データ再生部、６１…リミットアンプ、６２…Ｄフリップフロップ、７１，７２…バッファ回路、７３…ＳＤ回路、７４…バッファ回路。
Claims (3)
- 所定の周期でデータを含む光信号を受けて、前記光信号に応じた電気信号を生成して、この電気信号を出力する受光部と、
前記周期に対応する周波数を周波数成分として有するパルス信号を前記受光部からの前記電気信号に基づいて生成して、このパルス信号を出力するパルス生成部と、
前記パルス生成部からの前記パルス信号を受けて、前記パルス信号の周波数成分から前記周波数を選択し前記周期で変化する濾波信号を生成して、この濾波信号を出力するフィルタ部と、
前記フィルタ部からの濾波信号を受けて、この濾波信号を増幅しクロック信号を生成して、このクロック信号を出力する増幅部と、前記クロック信号を受けるＤフリップフロップとを備えるデータ再生部と、
前記パルス生成部と前記フィルタ部との間に設けられ、前記電気信号に含まれる前記データに対応して前記パルス信号が変化している期間と異なる期間に、前記増幅部に入力された信号が前記増幅部のバイアス点を通過するシフト量で、前記増幅部に入力される信号の位相をシフトして前記クロック信号のジッタを低減するための移相手段と、
前記フィルタ部と前記増幅部との間に設けられ、前記電気信号に含まれる前記データに対応して前記パルス信号が変化している期間と異なる期間に、前記増幅部に入力された信号が前記増幅部のバイアス点を通過するシフト量で、前記増幅部に入力される信号の位相をシフトして前記クロック信号のジッタを低減するための別の移相手段と、
前記受光部からの前記電気信号に遅延を与えて遅延信号をデータ再生部の前記Ｄフリップフロップに入力する遅延回路と
を備え、
前記遅延回路は、該遅延回路における遅延値により前記クロック信号と前記遅延信号とのタイミングを調整することを特徴とするクロック抽出回路。 - 所定の周期でデータを含む光信号を受けて、前記光信号に応じた電気信号を生成して、この電気信号を出力する受光部と、
前記周期に対応する周波数を周波数成分として有するパルス信号を前記受光部からの前記電気信号に基づいて生成して、このパルス信号を出力するパルス生成部と、
前記パルス生成部からの前記パルス信号を受けて、前記パルス信号の周波数成分から前記周波数を選択し前記周期で変化する濾波信号を生成して、この濾波信号を出力するフィルタ部と、
前記フィルタ部からの濾波信号を受けて、この濾波信号を増幅しクロック信号を生成して、このクロック信号を出力する増幅部と、前記クロック信号を受けるＤフリップフロップとを備えるデータ再生部と、
前記パルス生成部と前記フィルタ部との間に設けられ、入力に受けた信号に対して位相を前記クロック信号のジッタが低減されるように遅らせて遅延信号を生成して、この遅延信号を出力する第１の遅延回路と、
前記フィルタ部と前記増幅部との間に設けられ、入力に受けた信号に対して位相を前記クロック信号のジッタが低減されるように遅らせて遅延信号を生成して、この遅延信号を出力する第２の遅延回路と、
前記受光部からの前記電気信号に遅延を与えて遅延信号をデータ再生部の前記Ｄフリップフロップに入力する遅延回路と
を備え、
前記遅延回路は、該遅延回路における遅延値により前記クロック信号と前記遅延信号とのタイミングを調整することを特徴とするクロック抽出回路。 - 前記第１および第２の遅延回路は、前記パルス生成部、前記フィルタ部、および前記増幅部が配置されている基板上に設けられた配線によって形成される遅延線である、ことを特徴とする請求項２に記載のクロック抽出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31326098A JP4144083B2 (ja) | 1998-11-04 | 1998-11-04 | クロック抽出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31326098A JP4144083B2 (ja) | 1998-11-04 | 1998-11-04 | クロック抽出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000138635A JP2000138635A (ja) | 2000-05-16 |
| JP4144083B2 true JP4144083B2 (ja) | 2008-09-03 |
Family
ID=18039074
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31326098A Expired - Fee Related JP4144083B2 (ja) | 1998-11-04 | 1998-11-04 | クロック抽出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4144083B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100478510B1 (ko) * | 2002-12-02 | 2005-03-28 | 한국전자통신연구원 | 광학적 클럭 추출방법 |
| JP4544976B2 (ja) * | 2003-11-27 | 2010-09-15 | 株式会社神戸製鋼所 | 無線通信装置 |
-
1998
- 1998-11-04 JP JP31326098A patent/JP4144083B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000138635A (ja) | 2000-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5949282A (en) | Class D amplifier no low pass filter feedback with zero phase delay | |
| KR100822537B1 (ko) | Ｄ급 증폭기 | |
| JP3745517B2 (ja) | タイミング回路 | |
| KR100342521B1 (ko) | 광 수신기의 전송속도 인식 장치 및 방법 | |
| JP3863265B2 (ja) | 光受信器およびクロック抽出回路 | |
| US5548570A (en) | Optical reproducing circuit having, a binarized signal pulse compensation circuit | |
| JP4144083B2 (ja) | クロック抽出回路 | |
| JPH0237739B2 (ja) | ||
| JP2005287019A (ja) | 光ファイバ通信リンク用の低電力低ジッタ光受信器 | |
| US6680988B1 (en) | Non-linear extraction circuit and clock extraction circuit | |
| JP2001507168A (ja) | アバランシフォトダイオード装置 | |
| US6784654B2 (en) | Signal reproduction block | |
| JPH11331096A (ja) | 光信号受信器及び光信号受信方法 | |
| JP2005252783A (ja) | 光送信機 | |
| JP2000040963A (ja) | デジタル信号処理回路 | |
| JP2008242282A (ja) | ディジタル制御自動バイアス制御回路 | |
| JP2017188782A (ja) | オーディオ信号処理回路、それを用いた電子機器 | |
| JP2000004218A (ja) | 光受信器及び光信号の受信方法 | |
| JP2001305164A (ja) | アナログ絶縁回路 | |
| JPH11252012A (ja) | ３ｒ光受信器 | |
| KR200147519Y1 (ko) | 고주파 안정화 회로 | |
| KR0139126B1 (ko) | 디지탈브이씨알의 동기클럭 안정화장치 | |
| KR19980022846A (ko) | 등화량 조정 회로 | |
| JPS6087516A (ja) | 等化器 | |
| JP2003179551A (ja) | 光受信装置及び光受信方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050623 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070529 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070605 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070806 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080115 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080314 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080527 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080609 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110627 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110627 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120627 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130627 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |