JP2008242282A - ディジタル制御自動バイアス制御回路 - Google Patents
ディジタル制御自動バイアス制御回路 Download PDFInfo
- Publication number
- JP2008242282A JP2008242282A JP2007085475A JP2007085475A JP2008242282A JP 2008242282 A JP2008242282 A JP 2008242282A JP 2007085475 A JP2007085475 A JP 2007085475A JP 2007085475 A JP2007085475 A JP 2007085475A JP 2008242282 A JP2008242282 A JP 2008242282A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- low
- optical modulator
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
Abstract
【解決手段】ディジタル制御自動バイアス制御回路100は、矩形波的に変化する電気信号が重畳されたDCバイアス電圧を光変調器104に印加し、光変調器104から出力された光信号に含まれる低周波成分の位相を検出することにより、光変調器104に印加されるDCバイアス電圧を最適値に制御するように動作する。光変調器104から出力された光信号を電気信号に変換し、ディジタル制御自動バイアス制御回路100内のコンパレータ回路108で2値のディジタル信号に変換する。光変調器104に印加した低周波信号とコンパレータ出力の位相を位相比較器109で比較し、位相の符号によって光変調器104へ印加されるDCバイアス電圧をステップ的に調整する。
【選択図】図1
Description
を備えたことを特徴とする。
(実施形態1)
図1に、本発明の実施形態1に係るデュオバイナリ変調方式におけるディジタル制御自動バイアス制御回路の構成図を示す。半導体レーザ(LD)101から出力された光はマッハツェンダー型光変調器104に入力し、駆動回路103およびディジタル制御自動バイアス制御回路100から印加されるバイアス電圧によって駆動される光変調器104で変調されて光信号として出力される。駆動回路103は駆動信号発生回路102から出力される駆動信号に基づいて動作する。ディジタル制御自動バイアス制御回路100は、矩形波的に変化する電気信号が重畳されたDCバイアス電圧を光変調器104に印加し、光変調器104から出力された光信号に含まれる低周波成分を検出することによって、光変調器104に印加されるDCバイアス電圧を最適値に制御するように動作する。光変調器104から出力された光信号は光分岐器105で分岐されて受光器(PD)106で電気信号に変換され、ディジタル制御自動バイアス制御回路100内のローパスフィルタ107aに入力される。ローパスフィルタ107aの出力を増幅器107bで所望の電圧振幅まで増幅した後、増幅器107bの出力がコンパレータ回路108に入力される。コンパレータ回路108は、信号に含まれる低周波成分を抽出して後続のディジタル論理回路が動作するレベルの2値のディジタル信号comp_outを生成する。
図3(a)〜(c)に、コンパレータ108への入力信号pdinから出力信号comp_outへの変換精度と信号のS/Nの関係を示す。各々の図の一番下のトレースがpdinを示しており、雑音振幅を0.2mVppと一定の値にした際の正味の入力信号の強度をそれぞれ(a)0.02mV、(b)0.05mV、(c)0.1mVと変化させときの波形を示す。この図のように信号振幅より雑音振幅が大きい場合の波形を直接コンパレータ108に入力しても、雑音によりコンパレータの出力がスイッチングされるため、元のclk_pilot_out成分の波形が再生できない。図の中央のトレースは、カットオフ周波数が低周波信号の約2倍のLPFを透過した後の波形を示す。この波形を見ると、(b)の場合にかろうじて低周波信号成分が再生されていることが分かる。図の一番上のトレースは、LPF107aの出力をコンパレータ108に入力した際のコンパレータの出力を示す。(b)と(c)の場合でほぼ元のclk_pilot_outの信号が再生されているものの、(b)は立ち上がりと立ち下がりエッジのジッタが目立つ。一方、(a)の場合にはコンパレータ108の識別誤りが目立っており、この状態では自動バイアス制御回路を精度良く動作させることは困難である。
図6に、本発明の実施形態2に係る波形整形回路を備えたディジタル制御自動バイアス制御回路の構成図を示す。実施形態1と同様に、光変調器104から出力された光信号は光分岐器105で分岐されて受光器(PD)106で電気信号pdinに変換される。PD106で生成されたpdinは、ディジタル制御自動バイアス制御回路100内のLPF兼増幅器107で所望のレベルおよび帯域の信号とした後、コンパレータ回路108に入力される。
図9に、本発明の実施形態3に係るヒステリシス特性を有するコンパレータ回路を備えたディジタル制御自動バイアス制御回路の構成図を示す。実施形態1、2と同様に、光変調器104から出力された光信号は光分岐器105で分岐されて受光器(PD)106で電気信号pdinに変換される。PD106で生成されたpdinは、ディジタル制御自動バイアス制御回路100内のLPF兼アンプ回路107を介してヒステリシス特性を有するコンパレータ回路116に入力される。
図12に、本発明の実施形態4に係るディジタルフィルタを備えたディジタル制御自動バイアス制御回路の構成図を示す。実施形態1、2と同様に、光変調器104から出力された光信号は光分岐器105で分岐されて受光器(PD)106で電気信号pdinに変換される。PD106で生成されたpdinは、ディジタル制御自動バイアス制御回路100内のLPF兼アンプ回路107を介してコンパレータ回路108に入力される。
図14に、本発明の実施形態5に係るNRZ光変調方式に適用するディジタル制御自動バイアス制御回路の構成図を示す。実施形態1〜4と同様に、光変調器104から出力された光信号は、光分岐器105で分岐されて受光器106で電気信号pdinに変換される。PD106で生成されたpdinは、ディジタル制御自動バイアス回路100内のLPF兼アンプ回路107を介してコンパレータ回路108に入力される。コンパレータ回路108は、pdinに含まれる低周波成分を抽出して後続のディジタル論理回路が動作するレベルの2値のディジタル信号comp_outに変換し、位相比較器109に入力する。実施形態1と同様に、comp_out信号とclk_pilot_out信号の位相比較を行い、その結果をdownreg信号として出力する。downreg信号の論理によって、加減算器110の出力データの増減を行う。加減算器110の出力データに基づいてバイアス電圧制御用DAC113の出力電圧を調整する。バイアス電圧供給回路114は、上記バイアス電圧制御用DAC113の出力に応じて光変調器104へ印加されるバイアス電圧を制御する。位相比較器109、加減算器110、バイアス電圧制御用DAC113の動作は、低周波発振器112の出力clk_lowを分周器111で分周して得られたclk_pilot_outおよびcsbの二つのクロックに同期して動作する。 clk_pilot_out成分の一部は、増幅器制御回路121を介して振幅制御機能付増幅器120の出力振幅をclk_pilot_outの出力波形で変調するために使用される。NRZ変調を行う際には、上述した構成によって光変調器104で変調された光信号に低周波信号を重畳することができる。
101 半導体レーザ(LD)
102 駆動信号発生回路
103 駆動回路
104 光変調器
105 光分岐器
106 PD
107 LPF兼増幅器
107a ローパスフィルタ(LPF)
107b 増幅器
108 コンパレータ回路
109 位相比較器
110 加減算器
111 分周器
112 低周波発信器
113 バイアス電圧制御用DAC
114 バイアス供給回路
115 波形整形器
116 ヒステリシス特性を有するコンパレータ回路
120 振幅制御機能付増幅器
121 増幅器制御回路
701 D−FF
702 シフトレジスタ
703 平均回路
704 クロック逓倍回路
705 四捨五入回路
1501 半導体レーザ(LD)
1502 駆動信号発生部
1503 駆動回路
1504 光変調器
1505 光分岐回路
1506 PD
1507 増幅器
1508 位相比較器
1508a 正相バッファアンプ
1508b 逆相バッファアンプ
1508c アナログSW
1509 ローパスフィルタ(LPF)
1510 バイアス供給回路
1511 低周波発振器
1512 低周波重畳回路
1513 終端器
1601 移相器
1602 フィードバック制御回路
1701 バンドパスフィルタ(BPF)
1702 AD変換器
1703 波形整形回路
1704 位相比較器
Claims (7)
- 光変調器駆動信号生成部の生成する駆動信号に基づいて変調を行うマッハツェンダー型光変調器を制御するディジタル制御自動バイアス制御回路であって、
前記駆動信号に比べて振幅の小さい低周波信号を発生する低周波発振回路と、
前記低周波信号が前記マッハツェンダー型光変調器から出力される第1変調信号に含まれるように、前記光変調器駆動信号に重畳する低周波重畳回路と、
光信号である前記第1変調信号を電気信号である第2変調信号に変換する受光素子と、
前記第2変調信号に含まれる前記低周波信号成分を2値のディジタル信号として検出する低周波信号検出回路と、
検出された当該低周波信号の位相に基づいて光変調器の動作点を制御する動作点制御回路と
を備えたことを特徴とするディジタル制御自動バイアス制御回路。 - 前記低周波信号検出回路は、基準電圧端子と信号電圧端子に対し、共通の電圧源から参照電圧を供給する回路構成を取る比較回路を含むことを特徴とする請求項1に記載のディジタル制御自動バイアス制御回路。
- 前記低周波信号検出回路は、前記比較回路の前段に設けられたローパスフィルタもしくはバンドパスフィルタを含むことを特徴とする請求項2に記載のディジタル自動バイアス制御回路。
- 前記低周波信号検出回路は、前記比較回路の後段に雑音の除去を行うディジタルフィルタを含むことを特徴とする請求項2または3に記載のディジタル制御自動バイアス制御回路。
- 前記動作点制御回路は、動作点の制御する幅を、検出された低周波信号の位相が反転するごとに小さくしていき、安定状態では設定可能な最小幅に設定することを特徴とする請求項1乃至4のいずれかに記載のディジタル制御自動バイアス制御回路。
- 前記低周波信号検出回路は、前記第2変調信号の振幅が安定した時点で波形整形を行う波形整形回路を含むことを特徴とする請求項1乃至5のいずれかに記載のディジタル制御自動バイアス制御回路。
- 前記比較回路は、ヒステリシス特性を有することを特徴とする請求項2乃至6のいずれかに記載のディジタル制御自動バイアス制御回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007085475A JP2008242282A (ja) | 2007-03-28 | 2007-03-28 | ディジタル制御自動バイアス制御回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007085475A JP2008242282A (ja) | 2007-03-28 | 2007-03-28 | ディジタル制御自動バイアス制御回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008242282A true JP2008242282A (ja) | 2008-10-09 |
Family
ID=39913688
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007085475A Pending JP2008242282A (ja) | 2007-03-28 | 2007-03-28 | ディジタル制御自動バイアス制御回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008242282A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011197638A (ja) * | 2010-02-26 | 2011-10-06 | National Institute Of Information & Communication Technology | バイアス点調整が可能な複数のマッハツェンダー構造を有する光変調器 |
KR101190863B1 (ko) | 2008-12-16 | 2012-10-15 | 한국전자통신연구원 | 듀오 바이너리 데이터 변조 방식의 광 변조기로 입력되는 직류 바이어스 전압 최적화를 위한 광 송신기 및 방법 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61128623A (ja) * | 1984-11-27 | 1986-06-16 | Matsushita Electric Ind Co Ltd | 微小信号波形整形回路 |
JPH0629603A (ja) * | 1992-04-10 | 1994-02-04 | American Teleph & Telegr Co <Att> | 外部変調光送信器 |
JPH0897115A (ja) * | 1994-09-22 | 1996-04-12 | Hitachi Ltd | 移動体制御装置 |
JP2004077513A (ja) * | 2002-08-09 | 2004-03-11 | Sumitomo Osaka Cement Co Ltd | 外部光変調器の動作点/光出力安定化方法及び装置 |
JP2004301965A (ja) * | 2003-03-28 | 2004-10-28 | Anritsu Corp | 光変調器のバイアス制御装置および該バイアス制御装置を用いた光変調装置 |
-
2007
- 2007-03-28 JP JP2007085475A patent/JP2008242282A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61128623A (ja) * | 1984-11-27 | 1986-06-16 | Matsushita Electric Ind Co Ltd | 微小信号波形整形回路 |
JPH0629603A (ja) * | 1992-04-10 | 1994-02-04 | American Teleph & Telegr Co <Att> | 外部変調光送信器 |
JPH0897115A (ja) * | 1994-09-22 | 1996-04-12 | Hitachi Ltd | 移動体制御装置 |
JP2004077513A (ja) * | 2002-08-09 | 2004-03-11 | Sumitomo Osaka Cement Co Ltd | 外部光変調器の動作点/光出力安定化方法及び装置 |
JP2004301965A (ja) * | 2003-03-28 | 2004-10-28 | Anritsu Corp | 光変調器のバイアス制御装置および該バイアス制御装置を用いた光変調装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101190863B1 (ko) | 2008-12-16 | 2012-10-15 | 한국전자통신연구원 | 듀오 바이너리 데이터 변조 방식의 광 변조기로 입력되는 직류 바이어스 전압 최적화를 위한 광 송신기 및 방법 |
JP2011197638A (ja) * | 2010-02-26 | 2011-10-06 | National Institute Of Information & Communication Technology | バイアス点調整が可能な複数のマッハツェンダー構造を有する光変調器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3745517B2 (ja) | タイミング回路 | |
JP4323478B2 (ja) | 光dqpsk受信機のための位相モニタ装置および位相制御装置、並びにそれらのための方法 | |
EP1571484A1 (en) | Methods and apparatus for controlling the bias voltage of a Mach-Zehnder modulator | |
US10090921B2 (en) | Light modulation device and light modulation method | |
CN108351541A (zh) | 光发送器及偏置电压的控制方法 | |
US5736875A (en) | Discrimination circuit capable of automatically optimizing discrimination level and discrimination phase | |
KR20150131043A (ko) | 전위 변조 시스템, 방법 및 장치 | |
JP2009033658A (ja) | 光変調装置および光変調方法ならびに光送信装置 | |
US5212825A (en) | Synthetic heterodyne demodulator circuit | |
JP2014013387A (ja) | 光送信機に用いられる自動バイアス制御方法及び装置 | |
CN102594261B (zh) | 用于抵消经调制信号的平均值的能够配置的系统 | |
KR101578303B1 (ko) | 위상 영도로 정렬한 1차 측파대 필터들을 이용한 초저전력용 광대역 비동기식 이산 위상 편이 복조 회로 | |
CN102611416B (zh) | 方波信号分量抵消 | |
JP2008242282A (ja) | ディジタル制御自動バイアス制御回路 | |
US20080175602A1 (en) | Optical Reception Device | |
JP7481645B2 (ja) | 光受信装置及びクロック同期方法 | |
KR101414285B1 (ko) | 양측파 대역을 차동 출력 비교기를 통해 상보적 신호들로 분리한 후 편이하여 글리치 제거하고 래치로 복구할 클럭의 지터를 줄여 수율을 높인 생체 이식용 저전력 비동기식 고속 이산 위상 편이 복조 회로 및 그 방법 | |
JP2013183171A (ja) | 光位相同期ループ装置 | |
JP4144083B2 (ja) | クロック抽出回路 | |
JP2004301965A (ja) | 光変調器のバイアス制御装置および該バイアス制御装置を用いた光変調装置 | |
JP3944475B2 (ja) | 位相調整回路及び復調回路 | |
CN111609942B (zh) | 基于mzm强度调制的飞秒激光脉冲同步提取装置和方法 | |
KR100269257B1 (ko) | 16-큐에이엠진폭변조신호의반송파복원방법 | |
JP2008211439A (ja) | 光送信器 | |
JP4926157B2 (ja) | 復調装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Effective date: 20100215 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100316 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20100518 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20100518 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100716 |