JPH0237739B2 - - Google Patents
Info
- Publication number
- JPH0237739B2 JPH0237739B2 JP56026956A JP2695681A JPH0237739B2 JP H0237739 B2 JPH0237739 B2 JP H0237739B2 JP 56026956 A JP56026956 A JP 56026956A JP 2695681 A JP2695681 A JP 2695681A JP H0237739 B2 JPH0237739 B2 JP H0237739B2
- Authority
- JP
- Japan
- Prior art keywords
- data signal
- input data
- sample
- voltage difference
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000005070 sampling Methods 0.000 claims description 22
- 238000001514 detection method Methods 0.000 claims description 10
- 238000000605 extraction Methods 0.000 claims description 8
- 230000010355 oscillation Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 1
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 1
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 1
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 1
- 230000032683 aging Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0054—Detection of the synchronisation error by features other than the received signal transition
- H04L7/007—Detection of the synchronisation error by features other than the received signal transition detection of error based on maximum signal power, e.g. peak value, maximizing autocorrelation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/153—Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant
- H03K5/1532—Peak detectors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、入力されたデータ信号から、そのク
ロツク信号を抽出・再生するためのクロツク抽出
方法および装置に関する。
ロツク信号を抽出・再生するためのクロツク抽出
方法および装置に関する。
［従来の技術］
従来のクロツク抽出方式は、一例とて、所定の
ローパスフイルタの特性または共振回路の共振特
性を利用することにより、入力データ信号中に含
まれる基本周波数成分を抽出し、これからクロツ
ク信号を再生するようにしていた。
ローパスフイルタの特性または共振回路の共振特
性を利用することにより、入力データ信号中に含
まれる基本周波数成分を抽出し、これからクロツ
ク信号を再生するようにしていた。
［発明が解決しようとする課題］
このような従来回路は、そのローパスフイル
タ、共振回路に急峻な選択特性が必要であるた
め、高精度で温度・経年変化の少ない安定なイン
ダクタ、コンデンサを多く必要とし、また、周波
数・位相特性の調整を必要としていた。
タ、共振回路に急峻な選択特性が必要であるた
め、高精度で温度・経年変化の少ない安定なイン
ダクタ、コンデンサを多く必要とし、また、周波
数・位相特性の調整を必要としていた。
したがつて、経済的なものが得がたく、温度・
経年による特性の劣化も大きく、また、コイル部
品（インダクタ）を多く使用しているため、装置
が大形化されてIC（半導体集積回路）化が困難で
あつた。
経年による特性の劣化も大きく、また、コイル部
品（インダクタ）を多く使用しているため、装置
が大形化されてIC（半導体集積回路）化が困難で
あつた。
本発明の目的は、上記した従来技術の欠点をな
くし、経済的で特性劣化もなく、装置の小形化を
可能とすクロツク抽出方法および装置を提供する
ことにある。
くし、経済的で特性劣化もなく、装置の小形化を
可能とすクロツク抽出方法および装置を提供する
ことにある。
［課題を解決するための手段］
上記目的を達成するため、本発明は入力データ
信号をクロツク周波数より高い周波数のサンプリ
ング周波数でサンプルホールドを行い、該入力デ
ータ信号に対応する振幅のサンプルホールド波形
を生成し、上記入力データ信号の周期ごとに上記
サンプルホールド波形の１サンプリング時点をは
さんで対称なサンプリング時点間の電圧差を検出
し、該検出出力を電圧制御発振器に供給して上記
電圧差が極小となるように上記サンプリング周波
数を制御し、該極小となつた時点にはさまれた時
点を入力データ信号の最大振幅となるべき位相と
して決定し、これに位相同期をしたクロツク信号
を生成することを特徴とする。
信号をクロツク周波数より高い周波数のサンプリ
ング周波数でサンプルホールドを行い、該入力デ
ータ信号に対応する振幅のサンプルホールド波形
を生成し、上記入力データ信号の周期ごとに上記
サンプルホールド波形の１サンプリング時点をは
さんで対称なサンプリング時点間の電圧差を検出
し、該検出出力を電圧制御発振器に供給して上記
電圧差が極小となるように上記サンプリング周波
数を制御し、該極小となつた時点にはさまれた時
点を入力データ信号の最大振幅となるべき位相と
して決定し、これに位相同期をしたクロツク信号
を生成することを特徴とする。
［作用］
つぎに本発明の作用を実用的な構成例により示
す。
す。
本発明は、入力データ信号を所定のサンプリン
グ周波数に従つてサンプルホールドを行い、必要
に応じてその階段状波形の等化増幅の前後におけ
る上記等化増幅後の階段状波形の電圧差の検出を
行う。その検出出力によつて上記サンプリング周
波数の制御を行うもので、上記サンプルホール
ド、電圧差検出、周波数制御の各動作を含むルー
プを形成し、そのループ利得を上記電圧差が０と
なるごとく与え、該電圧差が極小となるとき、入
力データ信号の最大振幅となるべき位相と決定
し、これに位相同期をしたクロツク信号を抽出・
再生するものである。
グ周波数に従つてサンプルホールドを行い、必要
に応じてその階段状波形の等化増幅の前後におけ
る上記等化増幅後の階段状波形の電圧差の検出を
行う。その検出出力によつて上記サンプリング周
波数の制御を行うもので、上記サンプルホール
ド、電圧差検出、周波数制御の各動作を含むルー
プを形成し、そのループ利得を上記電圧差が０と
なるごとく与え、該電圧差が極小となるとき、入
力データ信号の最大振幅となるべき位相と決定
し、これに位相同期をしたクロツク信号を抽出・
再生するものである。
［実施例］
以下、本発明の実施例を図に基づいて説明す
る。第１図は、本発明に係るクロツク抽出回路の
一実施例のブロツク図、第２図はその波形図であ
る。
る。第１図は、本発明に係るクロツク抽出回路の
一実施例のブロツク図、第２図はその波形図であ
る。
ここで、１は、データ信号の入力端子（IN）、
２は、サンプルホールド回路、３はサンプル値制
御形の等化器、４は、全波整流回路、５は、電圧
差検出回路、６は、電圧制御発振器、７は、ピー
ク位相決定回路、８は、識別回路、９は、再生ク
ロツク信号を出力する出力端子（OUT）である。
２は、サンプルホールド回路、３はサンプル値制
御形の等化器、４は、全波整流回路、５は、電圧
差検出回路、６は、電圧制御発振器、７は、ピー
ク位相決定回路、８は、識別回路、９は、再生ク
ロツク信号を出力する出力端子（OUT）である。
なお、第２図ａ〜ｆの波形は、第１図中に記載
した同符号ａ〜ｆの箇所のものを示す。
した同符号ａ〜ｆの箇所のものを示す。
まず、入力端子１から入力されるデータ信号
は、伝送路での減衰歪などにより、波形ａのごと
きものである（第２図では、バイポーラ式符号伝
送によるデータ“11”に対応するものを例として
示す。）。
は、伝送路での減衰歪などにより、波形ａのごと
きものである（第２図では、バイポーラ式符号伝
送によるデータ“11”に対応するものを例として
示す。）。
これは、サンプルホールド回路２へ入力され、
そこで電圧制御発振器６からのサンプリング周波
数信号によつてサンプルホールドされ、離散化信
号となつて出力される（波形ｂ）。
そこで電圧制御発振器６からのサンプリング周波
数信号によつてサンプルホールドされ、離散化信
号となつて出力される（波形ｂ）。
このサンプリング周波数は、入力データ信号に
係るクロツク周波数のほぼＮ（本実施例では、Ｎ
＝４）倍であるとする。このＮの値は、設計上の
都合に応じ、２以上の任意の値を選べばよい。
係るクロツク周波数のほぼＮ（本実施例では、Ｎ
＝４）倍であるとする。このＮの値は、設計上の
都合に応じ、２以上の任意の値を選べばよい。
その離散化信号（波形ｂ）は、等化器３によつ
てサンプリング値制御形で正規のレベルまで等化
増幅され、波形ｃとなる。
てサンプリング値制御形で正規のレベルまで等化
増幅され、波形ｃとなる。
この等化波形信ｃは、全波整流回路４によつて
全波整流されて波形ｄとなるが、ここでは各クロ
ツク周期毎に１サンプリング時点をはさんで対称
なサンプリング時点間の電圧差が検出される。例
えば、図の電圧VPの前後の電圧VA，VBの差（VA
〜VB）は、電圧差検出回路５によつて検出され、
電圧制御発振器６の発振周波数は、その検出出力
によつて制御される。
全波整流されて波形ｄとなるが、ここでは各クロ
ツク周期毎に１サンプリング時点をはさんで対称
なサンプリング時点間の電圧差が検出される。例
えば、図の電圧VPの前後の電圧VA，VBの差（VA
〜VB）は、電圧差検出回路５によつて検出され、
電圧制御発振器６の発振周波数は、その検出出力
によつて制御される。
電圧制御発振器６は、入力される上記検出出力
の値に応じ、その発振周波数（すなわち、サンプ
リング周波数）を変化させ、上記検出出力の値が
０となるようにする。
の値に応じ、その発振周波数（すなわち、サンプ
リング周波数）を変化させ、上記検出出力の値が
０となるようにする。
これは、電圧制御発振器６の発振周波数の可変
範囲内に入力データ信号のクロツク周波数のＮ倍
のものが含まれ、かつ、サンプルホールド回路
２、等化器３、全波整流回路４、電圧差検出回路
５、電圧制御発振器６のループ利得を充分に大き
くしておくことにより可能である。
範囲内に入力データ信号のクロツク周波数のＮ倍
のものが含まれ、かつ、サンプルホールド回路
２、等化器３、全波整流回路４、電圧差検出回路
５、電圧制御発振器６のループ利得を充分に大き
くしておくことにより可能である。
この時、電圧制御発振器６の出力信号は、入力
データ信号に係るクロツク信号のＮ倍の周波数の
信号に位相同期したものとなる。
データ信号に係るクロツク信号のＮ倍の周波数の
信号に位相同期したものとなる。
このとき、上記VAとVBの差は第２図ｅに示す
ように零に近い値となり、該VAとVBにはさまれ
た上記電圧VPにほぼピーク電圧を与える。
ように零に近い値となり、該VAとVBにはさまれ
た上記電圧VPにほぼピーク電圧を与える。
すなわち、この信号は、サンプリングされたデ
ータ信号の最大振幅（上述のVP）となる時点の
前後の時点の振幅（上述VA，VB）の差を０とす
るような階段状波形信号となる。
ータ信号の最大振幅（上述のVP）となる時点の
前後の時点の振幅（上述VA，VB）の差を０とす
るような階段状波形信号となる。
したがつて、入力データ信号がピーク値に対し
て前後ほぼ対称な波形であれば、上記階段状波形
信号の最大振幅は、入力データ信号のピーク値に
対応し、その位相も一致する。このことは、上述
の過程から一義的に決定されるものであることが
明らかである。
て前後ほぼ対称な波形であれば、上記階段状波形
信号の最大振幅は、入力データ信号のピーク値に
対応し、その位相も一致する。このことは、上述
の過程から一義的に決定されるものであることが
明らかである。
結局、全波整流回路４の出力は、その最大振幅
部分がサンプリング信号のピーク部分に位相同期
し、その前後の電圧差が０となるような階段状波
形ｅとなるように修正される。
部分がサンプリング信号のピーク部分に位相同期
し、その前後の電圧差が０となるような階段状波
形ｅとなるように修正される。
一方、ピーク位相決定回路７は、電圧制御発振
器６の出力信号をとりこみ、その位相情報処理に
より、入力データ信号のピーク位相情報を識別回
路８へ送出する。
器６の出力信号をとりこみ、その位相情報処理に
より、入力データ信号のピーク位相情報を識別回
路８へ送出する。
識別回路８は、このピーク位相情報に従い、入
力された全波整流回路４からの階段上波形ｅの当
該ピーク部分を識別し、これに対応して再生クロ
ツク信号CLK１，CLK２（波形ｆ）を出力端子
９から送出する。
力された全波整流回路４からの階段上波形ｅの当
該ピーク部分を識別し、これに対応して再生クロ
ツク信号CLK１，CLK２（波形ｆ）を出力端子
９から送出する。
上記実施例において、全波整流回路４は、必ず
しも、これに限らず、半波整流回路でもよい。そ
の場合には、データ信号の一方極性の波形に含ま
れる情報しか抽出することができないので、再生
クロツク信号に若干のジツタが含まれるなどクロ
ツク再生の忠実度が低下するおそれがあるが、事
情に応じて実用上支障がないときには、充分に実
用可能である。
しも、これに限らず、半波整流回路でもよい。そ
の場合には、データ信号の一方極性の波形に含ま
れる情報しか抽出することができないので、再生
クロツク信号に若干のジツタが含まれるなどクロ
ツク再生の忠実度が低下するおそれがあるが、事
情に応じて実用上支障がないときには、充分に実
用可能である。
［発明の効果］
以上、詳細に説明したように、本発明によれ
ば、従来例のごときコイル部品などによる複雑な
回路およびその調整が不要となるので、経済的に
性能を向上して小形化されたクロツク抽出回路の
実現に顕著な効果が得られる。
ば、従来例のごときコイル部品などによる複雑な
回路およびその調整が不要となるので、経済的に
性能を向上して小形化されたクロツク抽出回路の
実現に顕著な効果が得られる。
また、サンプル値制御方式を適用しているた
め、デイジタル通信システムにおける他の装置と
の親和性がよく、それらと一体化してIC化し、
システム全体を小形化、経済化しうるという効果
も得られる。
め、デイジタル通信システムにおける他の装置と
の親和性がよく、それらと一体化してIC化し、
システム全体を小形化、経済化しうるという効果
も得られる。
第１図は、本発明に係るクロツク抽出回路の一
実施例のブロツク図、第２図は、その波形図であ
る。 １……入力端子、２……サンプルホールド回
路、３……サンプル値制御形の等化器、４……全
波整流回路、５……電圧差検出回路、６……電圧
制御発振器、７……ピーク位相決定回路、８……
識別回路、９……出力端子。
実施例のブロツク図、第２図は、その波形図であ
る。 １……入力端子、２……サンプルホールド回
路、３……サンプル値制御形の等化器、４……全
波整流回路、５……電圧差検出回路、６……電圧
制御発振器、７……ピーク位相決定回路、８……
識別回路、９……出力端子。
Claims (1)
- 【特許請求の範囲】 １ 入力データ信号を或るサンプリング周波数で
サンプルホールドを行う段階と、該入力データ信
号に対する振幅のサンプルホールド波形を生成す
る段階と、上記入力データ信号の周期ごとに上記
サンプルホールド波形の１時点をはさんだサンプ
リング時点間の電圧差を検出する段階と、該検出
した電圧差によつて上記サンプリング周波数を制
御する段階と、該制御を受けたサンプリング周波
数で上記サンプルホールドを行うことにより上記
電圧差が極小となるよう帰還制御する段階と、該
極小となつた時点にはさまれた時点を入力データ
信号の最大振幅となるべき位相として決定する段
階とを有することを特徴とするクロツク抽出方
法。 ２ 入力データ信号をクロツク周波数より高い周
波数のサンプリング周波数でサンプルホールドを
行い、該入力データ信号に対応する振幅のサンプ
ルホールド波形を生成する手段と、上記入力デー
タ信号の周期ごとに上記サンプルホールド波形の
１サンプリング時点をはさんで対称なサンプリン
グ時点間の電圧差を検出する手段と、該検出出力
が入力され、その電圧差が極小となるように上記
サンプリング周波数を制御する電圧制御発振手段
と、上記３つの手段を含む位相同期ループ上の処
理に基き、上記極小となつた時点にはさまれた時
点を入力データ信号の最大振幅となるべき位相と
して決定する手段とこれに位相同期をしたクロツ
ク信号を生成する手段を有することを特徴とする
クロツク抽出装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56026956A JPS57142051A (en) | 1981-02-27 | 1981-02-27 | Clock pickup circuit |
| US06/352,379 US4435825A (en) | 1981-02-27 | 1982-02-25 | Clock signal extracting circuit |
| GB8205760A GB2095953B (en) | 1981-02-27 | 1982-02-26 | Clock extracting circuit |
| CA000397151A CA1172336A (en) | 1981-02-27 | 1982-02-26 | Clock extracting circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56026956A JPS57142051A (en) | 1981-02-27 | 1981-02-27 | Clock pickup circuit |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63174928A Division JPH021639A (ja) | 1988-07-15 | 1988-07-15 | クロック抽出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57142051A JPS57142051A (en) | 1982-09-02 |
| JPH0237739B2 true JPH0237739B2 (ja) | 1990-08-27 |
Family
ID=12207600
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56026956A Granted JPS57142051A (en) | 1981-02-27 | 1981-02-27 | Clock pickup circuit |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4435825A (ja) |
| JP (1) | JPS57142051A (ja) |
| CA (1) | CA1172336A (ja) |
| GB (1) | GB2095953B (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4792963A (en) * | 1982-06-14 | 1988-12-20 | Communications Satellite Corporation | Satellite clock system |
| US4597089A (en) * | 1983-07-11 | 1986-06-24 | Hycom Incorporated | Single pulse fast learn modem |
| US4673979A (en) * | 1984-06-15 | 1987-06-16 | Matsushita Electric Industrial Co., Ltd. | Digital data reproducing system |
| US4692931A (en) * | 1984-10-31 | 1987-09-08 | Nec Corporation | Synchronization circuit capable of establishing synchronism even when a sampling rate is invariable |
| US4876700A (en) * | 1986-04-16 | 1989-10-24 | E. F. Johnson Company | Data demodulator |
| EP0296253B1 (en) * | 1987-01-12 | 1995-06-28 | Fujitsu Limited | Discrimination timing control circuit |
| US4939748A (en) * | 1987-08-07 | 1990-07-03 | Paradyne Corporation | Unobtrusive signature for modulated signals |
| US4759035A (en) * | 1987-10-01 | 1988-07-19 | Adtran | Digitally controlled, all rate equalizer |
| JPH021639A (ja) * | 1988-07-15 | 1990-01-05 | Hitachi Ltd | クロック抽出回路 |
| JPH05136775A (ja) * | 1991-11-12 | 1993-06-01 | Hitachi Ltd | 多段再生中継システム |
| KR0168079B1 (ko) * | 1992-12-14 | 1999-03-20 | 윤종용 | 클럭발생장치 |
| FR2730884B1 (fr) * | 1995-02-17 | 1997-04-04 | Inst Francais Du Petrole | Methode et dispositif pour regenerer, par detection des maxima, un signal d'horloge rythmant la transmission de signaux numerises recus |
| US9093971B2 (en) | 2012-03-30 | 2015-07-28 | Intel Corporation | Inverter-and-switched-capacitor-based squelch detector apparatus and method |
-
1981
- 1981-02-27 JP JP56026956A patent/JPS57142051A/ja active Granted
-
1982
- 1982-02-25 US US06/352,379 patent/US4435825A/en not_active Expired - Lifetime
- 1982-02-26 GB GB8205760A patent/GB2095953B/en not_active Expired
- 1982-02-26 CA CA000397151A patent/CA1172336A/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| US4435825A (en) | 1984-03-06 |
| GB2095953A (en) | 1982-10-06 |
| GB2095953B (en) | 1985-03-06 |
| JPS57142051A (en) | 1982-09-02 |
| CA1172336A (en) | 1984-08-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0237739B2 (ja) | ||
| EP0698969A1 (en) | Phase comparing circuit and PLL circuit | |
| JP2001060869A (ja) | 電圧制御発振器および位相同期回路ならびに信号処理回路 | |
| JPH08330950A (ja) | クロック再生回路 | |
| US5610952A (en) | Synchronization signal generating device | |
| JPH021639A (ja) | クロック抽出回路 | |
| US5982310A (en) | Digital signal processing apparatus | |
| US6784654B2 (en) | Signal reproduction block | |
| JP2792054B2 (ja) | クロック抽出回路 | |
| JPH0413280A (ja) | 記録情報再生用フェーズドロックループ回路 | |
| JPH06209231A (ja) | 信号処理用アクティブフィルタの自動特性調整回路 | |
| US6208700B1 (en) | Apparatus for processing a signal received via an information carrier | |
| JPH0463580B2 (ja) | ||
| JP2580218B2 (ja) | Ｆｍ記録・再生回路 | |
| JPS60216627A (ja) | デジタルデ−タ生成装置 | |
| KR0165276B1 (ko) | 데이타재생장치 | |
| KR940008735B1 (ko) | 디지탈 신호의 검출 시스템 | |
| JPH09219067A (ja) | デジタル情報再生装置 | |
| JPS63239655A (ja) | 情報記録再生装置 | |
| JPH0982031A (ja) | 利得調整装置、利得調整方法及び再生装置 | |
| JPH03225675A (ja) | データ再生装置 | |
| JPH08204546A (ja) | 位相調整回路 | |
| JPH1069734A (ja) | 再生装置 | |
| JPH04271575A (ja) | ディジタル信号のクロック再生回路 | |
| JPS6113785A (ja) | 時間軸エラ−補正装置 |