JPH0463580B2 - - Google Patents
Info
- Publication number
- JPH0463580B2 JPH0463580B2 JP57232962A JP23296282A JPH0463580B2 JP H0463580 B2 JPH0463580 B2 JP H0463580B2 JP 57232962 A JP57232962 A JP 57232962A JP 23296282 A JP23296282 A JP 23296282A JP H0463580 B2 JPH0463580 B2 JP H0463580B2
- Authority
- JP
- Japan
- Prior art keywords
- jitter
- output
- digital data
- window
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000001514 detection method Methods 0.000 claims description 31
- 230000000630 rising effect Effects 0.000 claims description 10
- 230000003287 optical effect Effects 0.000 description 11
- 238000005070 sampling Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 230000001960 triggered effect Effects 0.000 description 3
- 238000011156 evaluation Methods 0.000 description 2
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/20—Arrangements for detecting or preventing errors in the information received using signal quality detector
- H04L1/205—Arrangements for detecting or preventing errors in the information received using signal quality detector jitter monitoring
Landscapes
- Engineering & Computer Science (AREA)
- Quality & Reliability (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Optical Recording Or Reproduction (AREA)
- Dc Digital Transmission (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、NRZ（Non Return to Zero）方式
のデジタルデータの時間軸変動すなわちジツタを
検出するジツタ検出装置に関し、例えば、光学デ
イスクを情報記録媒体として用いた光学式デイス
クシステムにおける光学ピツクアツプのMTF
（Modulation Transfer Function）の評価装置
等に適用されるものである。
のデジタルデータの時間軸変動すなわちジツタを
検出するジツタ検出装置に関し、例えば、光学デ
イスクを情報記録媒体として用いた光学式デイス
クシステムにおける光学ピツクアツプのMTF
（Modulation Transfer Function）の評価装置
等に適用されるものである。
一般に、情報記録媒体として光学デイスクを用
いた光学式デイスクシステムでは、デイスクの回
転歪等に起因する低い周波数での変動分すなわち
低周波ジツタと、光学ピツクアツプのMTFに起
因する高い周波数での変動分すなわち高周波ジツ
タとが再生信号に含まれる。従つて、上記再生信
号中の高周波ジツタを検出できれば、光学ピツク
アツプのMTFの評価やMTF補償を行うことがで
きる。
いた光学式デイスクシステムでは、デイスクの回
転歪等に起因する低い周波数での変動分すなわち
低周波ジツタと、光学ピツクアツプのMTFに起
因する高い周波数での変動分すなわち高周波ジツ
タとが再生信号に含まれる。従つて、上記再生信
号中の高周波ジツタを検出できれば、光学ピツク
アツプのMTFの評価やMTF補償を行うことがで
きる。
また、基本クロツクを搬送波として伝送される
デジタルデータのジツタすなわち時間軸変動は、
伝送されたデジタルデータの基本クロツクを再生
できれば、再生した基本クロツクに基づいて検出
することができる。従来、例えばRZ（Return to
Zero）方式のデジタルデータの場合には、伝送
されたデジタルデータについて、タンク回路によ
り基本クロツクを抽出してFM復調することによ
つてジツタ検出を行つている。
デジタルデータのジツタすなわち時間軸変動は、
伝送されたデジタルデータの基本クロツクを再生
できれば、再生した基本クロツクに基づいて検出
することができる。従来、例えばRZ（Return to
Zero）方式のデジタルデータの場合には、伝送
されたデジタルデータについて、タンク回路によ
り基本クロツクを抽出してFM復調することによ
つてジツタ検出を行つている。
しかし、NRZ（Non Return to Zero）方式の
デジタルデータの場合には、その周波数スペクト
ラムが広範囲に分布しているため、上述の如きタ
ンク回路により基本クロツクを抽出する方法では
ジツタ検出を行うことが困難であり、比較基準信
号源を用いてジツタ検出を行う必要があつた。
デジタルデータの場合には、その周波数スペクト
ラムが広範囲に分布しているため、上述の如きタ
ンク回路により基本クロツクを抽出する方法では
ジツタ検出を行うことが困難であり、比較基準信
号源を用いてジツタ検出を行う必要があつた。
ところで、上記光学式デイスクシステムでは、
上記NRZ方式のデジタルデータを再生する場合
に、光学ピツクアツプのMTFに起因する高周波
ジツタを検出するのに必要な比較基準信号を作り
出すことが困難であり、従来より、上記高周波ジ
ツタの検出を確実に行い得るようにすることが解
決すべき技術課題の一つとなつている。
上記NRZ方式のデジタルデータを再生する場合
に、光学ピツクアツプのMTFに起因する高周波
ジツタを検出するのに必要な比較基準信号を作り
出すことが困難であり、従来より、上記高周波ジ
ツタの検出を確実に行い得るようにすることが解
決すべき技術課題の一つとなつている。
そこで、本発明は、NRZ方式のデジタルデー
タに生じたジツタ成分を確実に検出可能にしたジ
ツタ検出装置を提供し、上記光学ピツクアツプの
MTFの評価やMTF補償を簡単に行い得るように
することを目的とするものである。
タに生じたジツタ成分を確実に検出可能にしたジ
ツタ検出装置を提供し、上記光学ピツクアツプの
MTFの評価やMTF補償を簡単に行い得るように
することを目的とするものである。
本発明に係るジツタ検出装置は、上述の如き目
的を達成するため、入力デジタルデータの立上り
エツジあるいは立下りエツジによりセツトされる
双安定マルチバイブレータと、上記双安定マルチ
バイブレータの出力を積分する積分器と、上記積
分器の出力を基準レベルと比較する比較器と、上
記比較器の出力に応じて所定幅を有するウインド
を形成する単安定マルチバイブレータとを有し、
上記ウインドの中心がジツタのない状態で上記立
上りエツジあるいは立下りエツジと一致するよう
に予め上記基準レベルが初期設定され、上記ウイ
ンド内における上記入力デジタルデータの立上り
エツジあるいは立下りエツジの上記ウインドの中
心に対する相対的なずれをジツタとして検出する
とともに、上記検出出力の低域周波数成分に応じ
て上記基準レベルを制御するように構成したもの
である。
的を達成するため、入力デジタルデータの立上り
エツジあるいは立下りエツジによりセツトされる
双安定マルチバイブレータと、上記双安定マルチ
バイブレータの出力を積分する積分器と、上記積
分器の出力を基準レベルと比較する比較器と、上
記比較器の出力に応じて所定幅を有するウインド
を形成する単安定マルチバイブレータとを有し、
上記ウインドの中心がジツタのない状態で上記立
上りエツジあるいは立下りエツジと一致するよう
に予め上記基準レベルが初期設定され、上記ウイ
ンド内における上記入力デジタルデータの立上り
エツジあるいは立下りエツジの上記ウインドの中
心に対する相対的なずれをジツタとして検出する
とともに、上記検出出力の低域周波数成分に応じ
て上記基準レベルを制御するように構成したもの
である。
以下、本発明に係るジツタ検出装置の一実施例
について図面に従い詳細に説明する。
について図面に従い詳細に説明する。
第１図は、本発明に係るジツタ検出装置の回路
構成を示すブロツク図である。
構成を示すブロツク図である。
この第１図に示すジツタ検出装置において、信
号入力端子１には、例えば第２図Ａに示す如き
NRZ方式のデジタルデータSINが供給されるもの
とする。このデジタルデータSINは、上記信号入
力端子１から、第１の単安定マルチバイブレータ
２に供給されるとともに、インバータ３を介して
第２の単安定マルチバイブレータ４に供給され
る。
号入力端子１には、例えば第２図Ａに示す如き
NRZ方式のデジタルデータSINが供給されるもの
とする。このデジタルデータSINは、上記信号入
力端子１から、第１の単安定マルチバイブレータ
２に供給されるとともに、インバータ３を介して
第２の単安定マルチバイブレータ４に供給され
る。
上記第１の単安定マルチバイブレータ２は、上
記デジタルデータSINの立上りエツヂ毎にトリガ
ーされる。また、上記第２の単安定マルチバイブ
レータ４は、上記デジタルデータSINの立下りエ
ツヂ毎にトリガーれる。上記第１の単安定マルチ
バイブレータ２から出力される第２図Ｂに示す如
き波形のMM1出力と上記第２の単安定マルチバ
イブレータ４から出力される第２図Ｃに示す如き
波形のMM2出力は、EX・ORゲート５を介して
微分器６に供給される。上記微分器６は、上記
EX・ORゲート５の第２図Ｄに示す如き波形の
排他的論理和出力OREXを微分して、上記デジタ
ルデータSINの各エツヂ毎のタイミングで第２図
Ｅに示す如き波形の微分パルスDPを出力する。
記デジタルデータSINの立上りエツヂ毎にトリガ
ーされる。また、上記第２の単安定マルチバイブ
レータ４は、上記デジタルデータSINの立下りエ
ツヂ毎にトリガーれる。上記第１の単安定マルチ
バイブレータ２から出力される第２図Ｂに示す如
き波形のMM1出力と上記第２の単安定マルチバ
イブレータ４から出力される第２図Ｃに示す如き
波形のMM2出力は、EX・ORゲート５を介して
微分器６に供給される。上記微分器６は、上記
EX・ORゲート５の第２図Ｄに示す如き波形の
排他的論理和出力OREXを微分して、上記デジタ
ルデータSINの各エツヂ毎のタイミングで第２図
Ｅに示す如き波形の微分パルスDPを出力する。
上記微分器６により得られる微分パルスDPは、
ANDゲート７を介してサンプルホールド回路８
にサンプリングパルスSPとして供給される。
ANDゲート７を介してサンプルホールド回路８
にサンプリングパルスSPとして供給される。
また、上記第１の単安定マルチバイブレータ２
のMM1出力は、RSフリツプフロツプ９のセツト
入力に供給されており、その立上りエツヂで上記
RSフリツプフロツプ９をセツトする。このRSフ
リツプフロツプ９は、後述する第３の単安定マル
チバイブレータ１２からのMM3出力の立上りエ
ツヂでリセツトされるようになつており、第２図
Ｆに示す如き波形のＱ出力を第１の積分器１０に
供給する。
のMM1出力は、RSフリツプフロツプ９のセツト
入力に供給されており、その立上りエツヂで上記
RSフリツプフロツプ９をセツトする。このRSフ
リツプフロツプ９は、後述する第３の単安定マル
チバイブレータ１２からのMM3出力の立上りエ
ツヂでリセツトされるようになつており、第２図
Ｆに示す如き波形のＱ出力を第１の積分器１０に
供給する。
そして、上記第１の積分器１０により得られる
第２図Ｇに示す如き鋸歯状の積分出力IS1がレベ
ルコンパレータ１１に供給されている。このレベ
ルコンパレータ１１は、上記積分出力IS1が基準
レベルVREFを越えると、その出力が論理「０」か
ら論理「１」に変化するようになつており、第２
図Ｈに示す如き波形の比較出力CPにより第３の
単安定マルチバイブレータ１２をトリガーする。
この第３の単安定マルチバイブレータ１２は、上
記デジタルデータSINの基本クロツク周期例えば
230nsに略等しいパルス幅Ｗを有する第２図に
示す如き波形のMM3出力を上記ANDゲート７と
第２の積分器１３に供給する。すなわち、上記第
３の単安定マルチバイブレータ１２のMM3出力
は、上記ANDゲート７のゲート制御パルスすな
わち該ANDゲート７を介して出力される第２図
Ｋに示す如き波形のサンプリングパルスSPのウ
インドパルスWPとして用いられている。
第２図Ｇに示す如き鋸歯状の積分出力IS1がレベ
ルコンパレータ１１に供給されている。このレベ
ルコンパレータ１１は、上記積分出力IS1が基準
レベルVREFを越えると、その出力が論理「０」か
ら論理「１」に変化するようになつており、第２
図Ｈに示す如き波形の比較出力CPにより第３の
単安定マルチバイブレータ１２をトリガーする。
この第３の単安定マルチバイブレータ１２は、上
記デジタルデータSINの基本クロツク周期例えば
230nsに略等しいパルス幅Ｗを有する第２図に
示す如き波形のMM3出力を上記ANDゲート７と
第２の積分器１３に供給する。すなわち、上記第
３の単安定マルチバイブレータ１２のMM3出力
は、上記ANDゲート７のゲート制御パルスすな
わち該ANDゲート７を介して出力される第２図
Ｋに示す如き波形のサンプリングパルスSPのウ
インドパルスWPとして用いられている。
ここで、一般に、NRZ方式のデジタルデータ
において、あるパルスのエツヂから他のエツヂ若
しくは他のパルスのエツヂまでの時間は、チヤン
ネルビツトで定義されるビツト周期の整数倍にな
つているので、上記第３の単安定マルチバイブレ
ータ１２のMM3出力は、上記デジタルデータSIN
にジツタが全く含まれていない状態で、上記サン
プリングパルスSPがウインドＷの中心位置に位
置するように、上記レベルコンパレータ１１の基
準レベルVREFにより可変調整される。
において、あるパルスのエツヂから他のエツヂ若
しくは他のパルスのエツヂまでの時間は、チヤン
ネルビツトで定義されるビツト周期の整数倍にな
つているので、上記第３の単安定マルチバイブレ
ータ１２のMM3出力は、上記デジタルデータSIN
にジツタが全く含まれていない状態で、上記サン
プリングパルスSPがウインドＷの中心位置に位
置するように、上記レベルコンパレータ１１の基
準レベルVREFにより可変調整される。
そして、上記第３の単安定マルチバイブレータ
１２のMM3出力が供給される上記第２の積分器
１３から出力される第２図Ｊに示す如き鋸歯状の
積分出力IS2を、上記サンプルホールド回路８に
おいて上記サンプリングパルスSPによりサンプ
ルホールドするとによつて、第２図Ｌに示すよう
なジツタ検出出力JDputを得て信号出力端子２０
から出力するようになつている。
１２のMM3出力が供給される上記第２の積分器
１３から出力される第２図Ｊに示す如き鋸歯状の
積分出力IS2を、上記サンプルホールド回路８に
おいて上記サンプリングパルスSPによりサンプ
ルホールドするとによつて、第２図Ｌに示すよう
なジツタ検出出力JDputを得て信号出力端子２０
から出力するようになつている。
なお、上記第２の積分器１３から出力される鋸
歯状の積分出力IS2は、上記ウインドパルスWP
の中心位置が0Vになるように第１の信号合成器
１４によりバイアス電圧V1が与えられている。
歯状の積分出力IS2は、上記ウインドパルスWP
の中心位置が0Vになるように第１の信号合成器
１４によりバイアス電圧V1が与えられている。
上記サンプルホールド回路８により得られるジ
ツタ検出出力JDputは、上記信号入力端子１に供
給されるデジタルデータSINにジツタが全く含ま
れていないときには上記サンプリングパルスSP
により上記積分出力IS2の0V位置をサンプルホー
ルドするので0Vで一定になる。また、上記デジ
タルデータSINにジツタが含まれていると、その
ジツタに応じて上記サンプリングパルスSPの位
置が変化することによつてサンプルホールドされ
る上記積分出力IS2の位置が変化し、その電位が
変化する。これにより、上記ジツタ検出出力
JDputは、上記デジタルデータSINに含まれるジツ
タの量を示す交流信号として上記信号出力端子２
０から出力されることになる。
ツタ検出出力JDputは、上記信号入力端子１に供
給されるデジタルデータSINにジツタが全く含ま
れていないときには上記サンプリングパルスSP
により上記積分出力IS2の0V位置をサンプルホー
ルドするので0Vで一定になる。また、上記デジ
タルデータSINにジツタが含まれていると、その
ジツタに応じて上記サンプリングパルスSPの位
置が変化することによつてサンプルホールドされ
る上記積分出力IS2の位置が変化し、その電位が
変化する。これにより、上記ジツタ検出出力
JDputは、上記デジタルデータSINに含まれるジツ
タの量を示す交流信号として上記信号出力端子２
０から出力されることになる。
また、上記サンプルホールド回路８により得ら
れるジツタ検出出力JDputは、増幅器１５により
増幅された後に低域フイルタ１６に供給されてい
る。この低域フイルタ１６は、第３図に示す如き
フイルタ特性を有しており、上記ジツタ検出出力
JDout中の低域周波数成分SLPFを取り出す。この
低域フイルタ１６により得られる低域周波数成分
SLPFは、第４図に示すような入出力特性を有する
リミツタ回路１７を介して第２の信号合成器１８
に供給される。
れるジツタ検出出力JDputは、増幅器１５により
増幅された後に低域フイルタ１６に供給されてい
る。この低域フイルタ１６は、第３図に示す如き
フイルタ特性を有しており、上記ジツタ検出出力
JDout中の低域周波数成分SLPFを取り出す。この
低域フイルタ１６により得られる低域周波数成分
SLPFは、第４図に示すような入出力特性を有する
リミツタ回路１７を介して第２の信号合成器１８
に供給される。
この第２の信号合成器１８は、上記ジツタ検出
出力JDput中の低域周波数成分SLPFを直流電圧V2
に加算して上記基準電圧VREFを形成し、この基準
電圧VREFを上記レベルコンパレータ１１に供給す
る。
出力JDput中の低域周波数成分SLPFを直流電圧V2
に加算して上記基準電圧VREFを形成し、この基準
電圧VREFを上記レベルコンパレータ１１に供給す
る。
すなわち、このジツタ検出装置では、上記サン
プルホールド回路８により得られるジツタ検出出
力JDput中の低域周波数成分SLPFを上記レベルコン
パレータ１１の基準電圧VREFとして帰還すること
により、ウインドパルスWPの位置を帰還制御す
るようになつている。従つて、信号入力端子１に
供給されるデジタルデータSINの基本クロツクが
ドリフトあるいは低い周波数での変動を受けた場
合すなわち低周波ジツタがあつた場合に、第５図
に示すようにサンプリングパルスSPのジツタの
中心が鋸歯状の積分出力IS2の中心位置から上記
低周波数ジツタの分だけずれて、上記サンプルホ
ールド回路８により得られるジツタ検出出力
JDputに直流オフセツトが与えられてしまうが、
上記ジツタ検出出力JDput中の低域周波数成分SLPF
すなわち上記直流オフセツト分によりウインドパ
ルスWPの位置を帰還制御することによつて、上
記リミツタ回路１７による制限範囲内の誤差電圧
量で上記直流オフセツト分を吸収して、常に、サ
ンプリングパルスSPのジツタの中心を積分出力
IS2の中心位置に一致させるように上記レベルコ
ンパレータ１１の基準電圧VREFを自動的に制御す
ることができる。
プルホールド回路８により得られるジツタ検出出
力JDput中の低域周波数成分SLPFを上記レベルコン
パレータ１１の基準電圧VREFとして帰還すること
により、ウインドパルスWPの位置を帰還制御す
るようになつている。従つて、信号入力端子１に
供給されるデジタルデータSINの基本クロツクが
ドリフトあるいは低い周波数での変動を受けた場
合すなわち低周波ジツタがあつた場合に、第５図
に示すようにサンプリングパルスSPのジツタの
中心が鋸歯状の積分出力IS2の中心位置から上記
低周波数ジツタの分だけずれて、上記サンプルホ
ールド回路８により得られるジツタ検出出力
JDputに直流オフセツトが与えられてしまうが、
上記ジツタ検出出力JDput中の低域周波数成分SLPF
すなわち上記直流オフセツト分によりウインドパ
ルスWPの位置を帰還制御することによつて、上
記リミツタ回路１７による制限範囲内の誤差電圧
量で上記直流オフセツト分を吸収して、常に、サ
ンプリングパルスSPのジツタの中心を積分出力
IS2の中心位置に一致させるように上記レベルコ
ンパレータ１１の基準電圧VREFを自動的に制御す
ることができる。
すなわち、このジツタ検出装置では、上記信号
入力端子１に供給されるデジタルデータSINの１
のパルスのエツヂから該デジタルデータSINのビ
ツト周期の整数倍後のタイミングにあるべきパル
スのエツヂを中心とする所定パルス幅Ｗのウイン
ドパルスWPを上記第３の単安定マルチバイブレ
ータ１２により形成しているので、上記デジタル
データSINがNRZ方式のものであつても上記ウイ
ンドパルスWP内に入つた任意のパルスエツヂを
サンプリングパルスSPとして上記ウインドパル
スWPに対応する鋸歯状の積分出力IS2をサンプ
ルホールドすることにより、ジツタ検出を確実に
行うことができる。また、得られるジツタ検出出
力JDputの低域周波数成分SLPFにより上記ウンドパ
ルスWPの位置を帰還制御することによつて、低
周波ジツタによるジツタ検出出力の直流オフセツ
トを除去することができ、高周波ジツタのみを安
定に検出することができる。
入力端子１に供給されるデジタルデータSINの１
のパルスのエツヂから該デジタルデータSINのビ
ツト周期の整数倍後のタイミングにあるべきパル
スのエツヂを中心とする所定パルス幅Ｗのウイン
ドパルスWPを上記第３の単安定マルチバイブレ
ータ１２により形成しているので、上記デジタル
データSINがNRZ方式のものであつても上記ウイ
ンドパルスWP内に入つた任意のパルスエツヂを
サンプリングパルスSPとして上記ウインドパル
スWPに対応する鋸歯状の積分出力IS2をサンプ
ルホールドすることにより、ジツタ検出を確実に
行うことができる。また、得られるジツタ検出出
力JDputの低域周波数成分SLPFにより上記ウンドパ
ルスWPの位置を帰還制御することによつて、低
周波ジツタによるジツタ検出出力の直流オフセツ
トを除去することができ、高周波ジツタのみを安
定に検出することができる。
上述のように、本発明に係るジツタ検出装置で
は、入力デジタルデータの立上りエツヂあるいは
立下りエツヂを基準として上記入力デジタルデー
タのビツト周期の整数倍後のタイミングを中心と
する所定幅のウインドを形成し、このウインド内
における上記入力デジタルデータの立上りエツヂ
あるいは立下りエツヂの上記ウインドの中心に対
する相対的なずれをジツタとして検出するととも
に、このジツタ検出出力の低域周波数成分にて上
記ウインドの位置を帰還制御することによつて、
例えば光学式デイスクシステムにおける回転歪等
に起因する低周波ジツタによるジツタ検出出力の
直流オフセツトを除去して、光学ピツクアツプの
MTFに起因する高周波ジツタのみを安定に検出
することができる。従つて、本発明よれば、
NRZ方式のデジタルデータに生じたジツタ成分
を確実に検出することのできるジツタ検出装置を
提供することができ、光学式デイスクシステムに
おける光学ピツクアツプのMTFの評価やMTF補
償等を簡単に行うことが可能となる。
は、入力デジタルデータの立上りエツヂあるいは
立下りエツヂを基準として上記入力デジタルデー
タのビツト周期の整数倍後のタイミングを中心と
する所定幅のウインドを形成し、このウインド内
における上記入力デジタルデータの立上りエツヂ
あるいは立下りエツヂの上記ウインドの中心に対
する相対的なずれをジツタとして検出するととも
に、このジツタ検出出力の低域周波数成分にて上
記ウインドの位置を帰還制御することによつて、
例えば光学式デイスクシステムにおける回転歪等
に起因する低周波ジツタによるジツタ検出出力の
直流オフセツトを除去して、光学ピツクアツプの
MTFに起因する高周波ジツタのみを安定に検出
することができる。従つて、本発明よれば、
NRZ方式のデジタルデータに生じたジツタ成分
を確実に検出することのできるジツタ検出装置を
提供することができ、光学式デイスクシステムに
おける光学ピツクアツプのMTFの評価やMTF補
償等を簡単に行うことが可能となる。
第１図は本発明に係るジツタ検出装置の一実施
例を示すブロツク図である。第２図は上記実施例
の動作を示すタイムチヤートである。第３図は上
記実施例における低域フイルタのフイルタ特性を
示す特性線図である。第４図は上記実施例におけ
るリミツタ回路の入出力特性を示す特性線図であ
る。第５図は上記実施例におめるデジタルデータ
の低周波ジツタの影響を説明するためのタイムチ
ヤートである。 １……信号入力端子、２，４，１２……単安定
マルチバイブレータ、６……微分器、７……
ANDゲート、８……サンプルホールド回路、９
……フリツプフロツプ、１０，１３……積分器、
１１……レベルコンパレータ、１６……低域フイ
ルタ、１７……リミツタ回路、２０……信号出力
端子。
例を示すブロツク図である。第２図は上記実施例
の動作を示すタイムチヤートである。第３図は上
記実施例における低域フイルタのフイルタ特性を
示す特性線図である。第４図は上記実施例におけ
るリミツタ回路の入出力特性を示す特性線図であ
る。第５図は上記実施例におめるデジタルデータ
の低周波ジツタの影響を説明するためのタイムチ
ヤートである。 １……信号入力端子、２，４，１２……単安定
マルチバイブレータ、６……微分器、７……
ANDゲート、８……サンプルホールド回路、９
……フリツプフロツプ、１０，１３……積分器、
１１……レベルコンパレータ、１６……低域フイ
ルタ、１７……リミツタ回路、２０……信号出力
端子。
Claims (1)
- 【特許請求の範囲】 １ 入力デジタルデータの立上りエツジあるいは
立下りエツジによりセツトされる双安定マルチバ
イブレータと、 上記双安定マルチバイブレータの出力を積分す
る積分器と、 上記積分器の出力を基準レベルと比較する比較
器と、 上記比較器の出力に応じて所定幅を有するウイ
ンドを形成する単安定マルチバイブレータとを有
し、 上記ウインドの中心がジツタのない状態で上記
立上りエツジあるいは立下りエツジと一致するよ
うに予め上記基準レベルが初期設定され、 上記ウインド内における上記入力デジタルデー
タの立上りエツジあるいは立下りエツジの上記ウ
インドの中心に対する相対的なずれをジツタとし
て検出するとともに、 上記検出出力の低域周波数成分に応じて上記基
準レベルを制御することを特徴とするジツタ検出
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23296282A JPS59125142A (ja) | 1982-12-30 | 1982-12-30 | ジツタ検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23296282A JPS59125142A (ja) | 1982-12-30 | 1982-12-30 | ジツタ検出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59125142A JPS59125142A (ja) | 1984-07-19 |
| JPH0463580B2 true JPH0463580B2 (ja) | 1992-10-12 |
Family
ID=16947596
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23296282A Granted JPS59125142A (ja) | 1982-12-30 | 1982-12-30 | ジツタ検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59125142A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6415315U (ja) * | 1987-07-17 | 1989-01-26 | ||
| US5748672A (en) * | 1995-08-11 | 1998-05-05 | Cenrad, Inc. | System for measuring jitter in a non-binary digital signal |
| EP1286493B1 (en) | 2001-02-23 | 2008-09-03 | Anritsu Corporation | Instrument for measuring characteristic of data transmission system with high accuracy and clock reproducing circuit used therefor |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5590162A (en) * | 1978-12-28 | 1980-07-08 | Kokusai Denshin Denwa Co Ltd <Kdd> | Speed distortion detection system |
-
1982
- 1982-12-30 JP JP23296282A patent/JPS59125142A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5590162A (en) * | 1978-12-28 | 1980-07-08 | Kokusai Denshin Denwa Co Ltd <Kdd> | Speed distortion detection system |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59125142A (ja) | 1984-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR850001946B1 (ko) | 디지탈 파형 정형회로 | |
| JPS6251007A (ja) | 複合ゲ−トジエネレ−タ | |
| JPH0463580B2 (ja) | ||
| JPH0378705B2 (ja) | ||
| KR940003664B1 (ko) | 디지틀 신호 검출장치 | |
| US5982310A (en) | Digital signal processing apparatus | |
| JPH06209231A (ja) | 信号処理用アクティブフィルタの自動特性調整回路 | |
| JPH0732391B2 (ja) | クロック同期回路 | |
| JPH0518485B2 (ja) | ||
| KR940008735B1 (ko) | 디지탈 신호의 검출 시스템 | |
| JP2002111758A (ja) | 波形整形回路及びその波形整形方法 | |
| KR0145008B1 (ko) | 디지탈 데이타 검출회로 | |
| JPS6340385B2 (ja) | ||
| JPH11306680A (ja) | 情報記録再生装置および情報記録再生方法 | |
| JP2792054B2 (ja) | クロック抽出回路 | |
| JPS58114317A (ja) | デイジタル変調信号読取装置 | |
| JPS63298771A (ja) | 記録再生装置 | |
| JPS59186110A (ja) | デジタルデ−タ生成装置 | |
| JPH03192571A (ja) | 磁気記録再生装置 | |
| JPS6331072A (ja) | 信号再生回路 | |
| JPS61269266A (ja) | ドロツプアウト検出装置 | |
| JPH05282784A (ja) | デジタル信号再生検出回路 | |
| JPH0991873A (ja) | ディジタル信号再生装置 | |
| JPH01211274A (ja) | ドロップアウト検出装置 | |
| GB2137457A (en) | Recording and reconstructing digital data |