JPH05282784A - デジタル信号再生検出回路 - Google Patents

デジタル信号再生検出回路

Info

Publication number
JPH05282784A
JPH05282784A JP10571092A JP10571092A JPH05282784A JP H05282784 A JPH05282784 A JP H05282784A JP 10571092 A JP10571092 A JP 10571092A JP 10571092 A JP10571092 A JP 10571092A JP H05282784 A JPH05282784 A JP H05282784A
Authority
JP
Japan
Prior art keywords
window period
signal
integrator
period
output signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10571092A
Other languages
English (en)
Inventor
Yasuhiko Teranishi
康彦 寺西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Victor Company of Japan Ltd
Original Assignee
Victor Company of Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Victor Company of Japan Ltd filed Critical Victor Company of Japan Ltd
Priority to JP10571092A priority Critical patent/JPH05282784A/ja
Publication of JPH05282784A publication Critical patent/JPH05282784A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Digital Magnetic Recording (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

(57)【要約】 【目的】 高域のノイズによってS/Nが低下している
ような信号の検出誤りを低減する。 【構成】 記録媒体Tより再生された信号のアイ・パタ
ーンのクロス点間中の所定期間を窓期間とする第1の制
御信号8aを窓期間積分器Aに供給し、ここで、該窓期
間は抵抗R1とコンデンサCで積分器出力信号3aを積
分し、その他の期間はコンデンサCに充電された電荷を
スイッチSW2,抵抗R2,スイッチSW1を介してグ
ランドに放電して積分状態を初期状態とし、その出力
を、略該窓期間の終了時刻で、レベル検出を行なうフリ
ップ・フロップとを有することを特徴とするデジタル信
号再生検出回路。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は再生信号からデジタル信
号を検出するデジタル信号再生検出回路に関する。
【0002】
【従来の技術】図5は従来のデジタル信号記録再生装置
の主要部を説明するためのブロック図、図6は図5のタ
イミングチャート、図7はアイ・パターンを説明するた
めの波形図である。以下、図面を参照しつつ従来の技術
を説明する。
【0003】従来より、デジタル記録された信号の再生
検出方式のレベル検出を行なう回路として、積分検出,
振幅検出,クラスIV・パーシャルレスポンス検出(特開
平1−102777号公報)等が知られている。
【0004】ここでは、上記再生検出回路のうち代表的
な積分検出回路について説明する。図5において、磁気
テープ、磁気ディスク等の磁気記録媒体Tより、図6
(A)に図示する記録電流波形にて記録されたデジタル
信号が、磁気ヘッドH1を介して再生され、プリアンプ
1に供給される。ここで所定の増幅を施して得た図5
(B)に図示するプリアンプ出力信号1aが、コサイン
等化器2(COS−EQ)に供給され、高域信号成分の
減衰を補償された後、その出力信号が積分器3に供給さ
れ、磁気ヘッドの微分特性を補償して得た同図(C)に
図示する積分器出力信号3aがコンパレータ4に供給さ
れる。そして、コンパレータ4にて積分器出力信号3a
を0レベルと比較してレベル検出して得た同図(D)に
図示するコンパレータ出力信号4aが、同図(E)に図
示する抜き出しクロック信号5aを再生するPLL5と
フリップ・フロップ6とに供給される。そして、フリッ
プ・フロップ6はコンパレータ出力信号4aを抜き出し
クロック信号5aの立ち上がりエッジでストローブして
得た同図(F)に図示する検出出力信号6aを図示せぬ
後段の回路に供給出力している。
【0005】ところで、この抜き出しクロック信号5a
で同期をかけて、再生信号をオシロスコープ等で見たも
のをアイ・パターンと呼ぶが、積分器出力信号3aの波
形のアイ・パターンは図7(A)に図示する如く、同図
(B)に図示する抜き出しクロック信号5aがアイの中
心(図中の破線)付近で立ち上がるようにPLLは動作
している。
【0006】
【発明が解決しようとする課題】以上のように、従来の
検出回路においては、波形等化した再生信号の抜き出し
クロック信号5aの立ち上がり時点のレベル値によって
検出を行なっている。従って、再生信号のS/Nが低い
場合、特に高域のノイズが主体である場合には、抜き出
しクロック5aの立ち上がり時点の再生信号がノイズに
よって劣化し、本来、「1」に検出されるべき信号が
「0」に誤って検出されたり、逆に「0」に検出される
べき信号が「1」に誤って検出されやすい。
【0007】本発明は、この点に鑑み、高域のノイズに
よってS/Nが低下しているような再生信号の検出誤り
を低減することを目的とする。
【0008】
【課題を解決するための手段】本発明は上記課題を解決
するため以下の構成を提供する。
【0009】デジタル信号を復元するデジタル信号再生
検出回路において、復元されるべきデジタル信号のアイ
・パターンのクロス点間内の窓期間を規定する窓期間設
定発生手段と、該窓期間で該デジタル信号を積分し、該
窓期間以外の期間で積分状態を初期状態とする窓期間積
分手段と、該窓期間積分手段の出力信号を、該窓期間の
略終了時刻で、レベル検出を行ないデジタル信号を復元
するレベル検出手段とを有することを特徴とするデジタ
ル信号再生検出回路。
【0010】
【実施例】本発明はデジタル信号の再生検出回路に関
し、再生アナログ信号からデジタル信号を検出する際
に、アイ・パターンのアイの中心を含むように窓期間を
設け、この窓期間に再生アナログ信号を積分し、積分終
了時点の信号値をもとにレベル検出を行なうことによ
り、検出誤り率の特性向上を図るものである。
【0011】図1は本発明の一実施例に係る再生信号検
出回路を説明するためのブロック図、図2は図1を説明
するためのタイミングチャート、図3は他の実施例に係
る再生信号検出回路を説明するためのブロック図、図4
は図3を説明するためのタイミングチャートである。以
下図面を参照しつつ実施例を説明する。尚、上述した図
5の構成と同一の構成には同一の符号を付しその説明を
省略する。 [第1実施例]図1において、積分器3の入力までにつ
いては図5に図示した従来の再生検出回路例と同一の構
成であり、発明の要旨とは直接関係しないので省略す
る。
【0012】本実施例の特徴は、同図に図示する如く従
来例と同様の積分器3と第2のコンパレータ42の間
に、本発明の要旨と直接関係する窓期間積分器Aを置い
ている点である。以下、詳述するに、図2(A)に図示
した積分器出力信号3aが窓期間積分器Aと第1のコン
パレータ41とに供給される。
【0013】そして、この第1のコンパレータ41は上
記したコンパレータ4と同様に積分器出力信号3aを0
レベルと比較してレベル検出して得た第1のコンパレー
タ出力信号41aをPLL5に供給し、抜き出しクロッ
ク信号5bを再生する。この抜き出しクロック信号5b
は上記した抜き出しクロック信号5aと位相のみが相違
する。即ち、図7(C)に図示する如く、抜き出しクロ
ック信号5bの立ち上がりエッジは、アイの中心ではな
く、アイの右半分で且つ0クロス点の前の時点に位置し
ている。そして、この抜き出しクロック信号5bを、遅
延器7を介し微小時間τだけ遅延させた後、反転器8で
反転し、図2(B)に図示する窓期間積分器Aの動作を
制御する制御信号8aを得ている。尚、微小時間τの遅
延は、窓期間積分器Aの後述する積分期間が終了する直
前に、フリップ・フロップ6のストローブを行なうこと
を保証するためのものである。
【0014】窓期間積分器Aは、オペアンプ9と抵抗R
1、R2とコンデンサCとスイッチSW1,2とにより
構成されており、アイの中心前後の所定の窓期間は積分
器として動作し、窓期間以外の期間に積分器の状態をリ
セットするものである。即ち、制御信号8aが“H”の
期間は上記窓期間であって、スイッチSW1,2が図示
する非導通状態となるため、抵抗R1とコンデンサCと
で定まる時定数で積分器出力信号3aを積分する。一
方、制御信号8aが“L”の期間は、窓期間以外の期間
であって、スイッチSW1,2が導通状態となるため、
コンデンサCに充電された電荷はスイッチSW2,抵抗
R2,スイッチSW1を介してグランドに放電されコン
デンサCの両端の電位は0レベルとなり初期状態とな
る。ここで、抵抗R2の値は”L”の期間にコンデンサ
の電荷が放電し終わるように選定されている。
【0015】このようにして得た窓期間積分器出力信号
9aを第2のコンパレータ42に供給する。尚、窓期間
積分器Aは反転タイプで構成されているが、積分器出力
信号3aとの対応をとり説明の理解し易くするため、窓
期間積分器出力信号9aを反転した波形を図2(C)に
図示する。
【0016】そして、反転タイプの第2のコンパレータ
42で窓期間積分器出力信号9aを0レベルと比較して
得た同図(D)に図示する第2のコンパレータ出力信号
42aをフリップ・フロップ6に供給し、ここで、PL
L5より供給される同図(E)に図示する抜き出しクロ
ック信号5bの立ち上がりで第2のコンパレータ出力信
号42aをストローブして検出出力信号6aを得てい
る。尚、同図(D)に図示する第2のコンパレータ出力
信号42aのスパイク状の波形は、同図(C)に図示す
る窓期間積分器出力信号9aが0レベルにある時に第2
のコンパレータ42の動作が不安定になって発生するも
のであるが、抜き出しクロック信号5bの立ち上がりエ
ッジと一致しないので問題とならない。
【0017】以上のように、第1実施例によれば制御信
号が“H”の期間を窓期間として積分器出力信号3aを
積分し、抜き出しクロック信号5bの立ち上がりで積分
器出力信号3aの積分信号をデジタル化した信号をスト
ローブして検出出力信号6aを得ている。従って、従来
例がアイの中心付近の1点の値によって出力値を決定す
るのに対し、第1実施例では窓期間の信号の積分値によ
り出力値を決定するので、従来例に比べ高域ノイズの抑
圧ができる。
【0018】尚、本実施例では窓期間積分器Aをオペア
ンプを用いて構成したが、本発明は必ずしもこれに限定
されるわけではなく、窓期間だけ入力信号を積分し、窓
でない期間に積分器の状態を初期状態にリセットできる
構成であればよい。 [第2実施例]第1実施例においては、窓期間積分器A
を窓期間は積分器として、それ以外の期間は積分をリセ
ットするよう切り換えて動作させていた。しかし、再生
信号の伝送レートが高い場合、切り換え動作も高速とな
り、窓期間積分器Aの構成夫々について高速動作が要求
される。そこで、第2実施例においては2個の窓期間積
分器Aを並列動作させることにより、2個の窓期間積分
器Aを夫々低速動作させることとした。
【0019】図3において、積分器3の入力までについ
ては図5に図示した従来の再生検出回路例と同一の構成
であり、発明の要旨とは直接関係しないので省略する。
【0020】本実施例の特徴は、図3に図示する如く従
来例と同様の積分器3と第2のコンパレータ42の間
に、上記した窓期間積分器Aと同一の構成の第1,第2
の窓期間積分器A1,A2を設け、これらを並列動作さ
せている点である。
【0021】以下、詳述するに、図4(A)に図示した
積分器出力信号3aが第1,第2の窓期間積分器A1,
A2と第1のコンパレータ41とに夫々供給される。そ
して、この第1のコンパレータ41は積分器出力信号3
aを0レベルと比較してレベル検出して得た第1のコン
パレータ出力信号41aをPLL5に供給し、同図
(G)に図示する抜き出しクロック信号5cを再生す
る。この抜き出しクロック信号5cは上記した抜き出し
クロック信号5a,5bと位相のみが相違する。即ち、
抜き出しクロック信号5cの立ち上がりエッジは、アイ
の0クロス点の直前に位置している。
【0022】この抜き出しクロック信号5cは2分周器
10を介して供給され2分周された後、微小時間τだけ
遅延させる遅延器7にて同図(B)に図示する第2の制
御信号7aを得て、これが第2の窓期間積分器A2とア
ナログ・セレクタ11と反転器8とに供給される。ここ
で、微小時間τは第2の制御信号7aの立ち上がりエッ
ジと立ち下がりエッジとがアイの中心とほぼ一致するよ
うに設定されている。また、第2の制御信号7aを反転
して得た第1の制御信号8aを第1の窓期間積分器A1
に供給する。
【0023】このように、第1,第2の窓期間積分器A
1,A2は第1,第2の制御信号8a,7aにより制御
されるので、相互に逆のタイミングで動作する。尚、第
1,第2の窓期間積分器A1,A2は上記した窓期間積
分器Aと同一の構成であるので説明を省略する。
【0024】そして、第1,第2の窓期間積分器A1,
A2により窓期間積分が夫々施され、それらの出力信号
がアナログ・セレクタ11に供給される。この第1,第
2の窓期間積分器A1,A2の出力信号を反転した波形
を同図(C),(D)に図示する。そして、アナログ・
セレクタ11は第2の制御信号7aが“H”の期間は第
2の窓期間積分器A2の出力信号を、“L”の期間は第
1の窓期間積分器A1の出力信号を夫々選択して得たア
ナログ・セレクタ出力信号11aを第2のコンパレータ
42に供給する。このアナログ・セレクタ出力信号11
aを反転した波形を同図(E)に図示する。 そして、
反転タイプの第2のコンパレータ42は、アナログ・セ
レクタ出力信号11aを0レベルと比較して得た同図
(F)に図示する第2のコンパレータ出力信号42aを
フリップ・フロップ6に供給し、ここで、PLL5より
供給される同図(G)に図示する抜き出しクロック信号
5cの立ち上がりで第2のコンパレータ出力信号42a
をストローブして検出出力信号6aを得ている。尚、同
図(F)に図示する第2のコンパレータ出力信号42a
のスパイク状の波形は、同図(E)に図示するアナログ
・セレクタ出力信号11aが0レベルにある時に第2の
コンパレータ42の動作が不安定になって発生するもの
であるが、抜き出しクロック信号5cの立ち上がりエッ
ジと一致しないので問題とならない。
【0025】以上のように、第2実施例によれば第1実
施例と同様に窓期間の信号の積分値により出力値を決定
するので、従来例に比べ高域ノイズの抑圧ができ、更
に、第1,第2の窓期間積分器A1,A2を並列動作さ
せたので、第1,第2の窓期間積分器A1,A2中のス
イッチSW1,SW2等の動作を低速にすることが可能
であり、再生信号の伝送レートが高い場合に有効であ
る。
【0026】尚、第2実施例では第1,第2の窓期間積
分器A1,A2の出力をアナログ・セレクタ11で一本
化しているが、各々の出力に対して2個のコンパレータ
を設け、その出力をデジタル・セレクタで一本化しても
よいことは勿論であり、更に、フリップ・フロップまで
含めて2系統とし、その出力をデジタル・セレクタで一
本化してもよいことも勿論である。
【0027】尚、実施例1、2では積分検出に本発明を
適用した例を述べたが、アイ・パターンのクロス点間中
の所定期間を窓期間として再生信号に積分を施せば、振
幅検出やクラス4・パーシャルレスポンス検出において
も、また、3値レベル検出にも本実施例を適用すること
ができることは勿論である。
【0028】
【発明の効果】上述したように本発明の構成は、アイ・
パターンのクロス点間中の所定期間である窓期間で信号
を積分し、その他の期間で積分状態を初期状態とする積
分手段と、その出力信号を、略該窓期間の終了時刻で、
レベル検出を行なうレベル検出手段とを有するため、高
域のノイズによってS/Nが低下しているような信号の
検出誤りを低減することができる。
【図面の簡単な説明】
【図1】本発明の一実施例に係る再生信号検出回路を説
明するためのブロック図である。
【図2】図1を説明するためのタイミングチャートであ
る。
【図3】他の実施例に係る再生信号検出回路を説明する
ためのブロック図である。
【図4】図3を説明するためのタイミングチャートであ
る。
【図5】従来のデジタル信号記録再生装置の主要部を説
明するためのブロック図
【図6】図5を説明するためのタイミングチャートであ
る。
【図7】アイ・パターンを説明するための波形図であ
る。
【符号の説明】
T 記録媒体 8a,7a 第1,第2の制御信号(窓期間) A,A1,A2 窓期間積分器,第1,第2の窓期間積
分器(窓期間積分手段)

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】デジタル信号を復元するデジタル信号再生
    検出回路において、 復元されるべきデジタル信号のアイ・パターンのクロス
    点間内の窓期間を規定する窓期間設定発生手段と、 該窓期間で該デジタル信号を積分し、該窓期間以外の期
    間で積分状態を初期状態とする窓期間積分手段と、 該窓期間積分手段の出力信号を、該窓期間の略終了時刻
    で、レベル検出を行ないデジタル信号を復元するレベル
    検出手段とを有することを特徴とするデジタル信号再生
    検出回路。
JP10571092A 1992-03-31 1992-03-31 デジタル信号再生検出回路 Pending JPH05282784A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10571092A JPH05282784A (ja) 1992-03-31 1992-03-31 デジタル信号再生検出回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10571092A JPH05282784A (ja) 1992-03-31 1992-03-31 デジタル信号再生検出回路

Publications (1)

Publication Number Publication Date
JPH05282784A true JPH05282784A (ja) 1993-10-29

Family

ID=14414901

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10571092A Pending JPH05282784A (ja) 1992-03-31 1992-03-31 デジタル信号再生検出回路

Country Status (1)

Country Link
JP (1) JPH05282784A (ja)

Similar Documents

Publication Publication Date Title
US4637036A (en) Circuit arrangement for a data acquisition circuit of a PCM processor and a method for improving waveform of PCM signal eye pattern
EP0681771A4 (en) CIRCUIT FOR THE GAIN CONTROL FOR SYNCHRONOUS WAVE FORMAT SCROLLING.
JP3129156B2 (ja) 位相検出方法およびその実施装置
US5134528A (en) Low frequency component restoration circuit for restoring and compensating for a low frequency component lost in a digital signal transmission system
US5163003A (en) Apparatus and method for reading from and writing to a magnetic recording medium
JP4100899B2 (ja) 期待値生成ユニット及びデータ再生装置
US5576842A (en) Data detection method and apparatus therefor for use in a digital recording/reproduction system
JPH05282784A (ja) デジタル信号再生検出回路
JP2830776B2 (ja) 高密度記録向けクロック抽出方式
JPH08138324A (ja) Epr4信号の位相差検出回路
JP3639618B2 (ja) 信号処理装置
JPH0684115A (ja) 磁気記録再生装置のagc回路
JPH0896516A (ja) クロック発生装置
JP2763000B2 (ja) 再生装置
JPH05135510A (ja) 情報処理システム
JP3140298B2 (ja) チャージポンプ型d/aコンバータ
JP2560821B2 (ja) データ記憶装置の試験装置
JPH0963206A (ja) データ再生装置における識別用クロックの同期方法およびデータ再生装置
JP2792054B2 (ja) クロック抽出回路
JPH09106626A (ja) データ処理装置
JP3225588B2 (ja) ディジタル信号再生回路
JPH11185397A (ja) 位相同期制御回路
JPS60216627A (ja) デジタルデ−タ生成装置
JPS63239655A (ja) 情報記録再生装置
JPH07334930A (ja) 再生装置