JPH01211274A - ドロップアウト検出装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、情報記録媒体中の信号欠落部を検出する装置
、いわゆる、ドロップアウト検出装置に関するものであ
る。

従来の技術 ホームＶＴＲをはじめ磁気記録再生装置は業務用・家庭
用を問わず広（利用されている。しかしながら例えばホ
ームＶＴＲでは、記録媒体は磁気テープであり媒体にキ
ズ等があった場合その部分の信号は正しく記録再生でき
ない。この様な場合、再生時に再生信号の状態を調べる
ことでそのことを知り、後の信号処理でその信号の欠落
（ドロップアウト）部を補償する方式がとられている。

第４図に従来のドロップアウト検出装置の構成図を、ま
た、第５図にその動作波形図を示し、これらを用いて説
明する。入力信号（ａ）は、その振幅が、正常期間に比
べ、ドロップアウト時にいちじるしく低下ないし無くな
るものである。この入力信号（ａ）を第４図の増幅器１
で増幅した後、全波検波回路２で検波する。検波された
信号（ｂ）は次のロウパスフィルタ（ＬＰＦ）３で積分
されある程度のリップルをもった波形（Ｃ）となる。こ
の波形図は第５図（ｂ）　、　（Ｃ）に対応する。そし
てこの積分された信号（Ｃ）は次段のコンパレータ４で
、基準電圧源５の基準電圧と比較されて、あらかじめで
決められた振幅レベルより入力信号レベルが小さくなっ
た時、ドロップアウト検出信号（ｄ）が出力される。第
４図の検出出力が基準電圧源５に入力されるのは、検出
レベルにヒステリシスをもたせるためである。ここで、
このＬＰＦ３の定数設定は、入力信号の周波数に対し積
分後のリップルをどの程度下げるかにより決定されるが
、リップルを下げるために、時定数を太き（すると、ド
ロップアウト時の債分値の低下が遅くなり、第５図に示
す検出の遅れ時間ｔａが増加する。

発明が解決しようとする課題 一方、ドロップアウト検出装置に要求される性能として
は、検出速度が早いこと、検出感度が安定であることが
重要なポイントである。

本発明は、この２つの要求に対し、従来に比べ、より優
れた性能を実現するものである。

課題を解決するための手段 本発明ではまず検出速度を早めるために、入力信号を電
圧電流変換し、ドロップアウトの検出レベルに対応する
一定電流を引き算する手段を採用し、また信号電流によ
る電圧リップルを抑えるためにコンデンサーで電流を積
分するとともに、次段コンパレータの比較基準電圧の近
（で電圧をクリップする様にした。

作用 このクリップ回路を付加したことにより、コンデンサの
電位はドロップアウト時にコンパレータの基準電位まで
素早く降下し、検出遅れ時間を短くすることができる。

また、コンパレータはヒステリシスをもたせ、リップル
をもった信号にもチャタリングが生じない様にするとと
もに、コンパレータ出力により開閉する定電流源を前記
電流源と並列に配し、ドロップアウト検出レベルも変わ
るようにした。このようにドロップアウト検出レベルと
、コンパレータヒステリシスを持たせることで、より安
定な検出動作を可能とした。

実施例 第１図に本発明の一実施例ドロップアウト検出装置のブ
ロック構成図を示す。まず入力信号は、必要に応じ増幅
回路１で増幅され、全波検波回路２で検波され、電圧電
流変換回路１１で電流信号に変換される。この出力電流
は、ドロップアウト検出レベルに相当する入力信号が印
加された時の出力電流の平均値に一致する定電流源１２
の電流と引き算される。コンデンサ１３は、この引き算
された信号電流を平均化するものである。入力信号がド
ロップアウトレベルより大きい時は、電流電圧変換され
た信号電流の方が定電流源１２の電流値より大きく、コ
ンデンサーは充電されて、電位は上昇する。またこの時
、クリップ回路１４により、電位の上昇はクリップレベ
ルでストップする。一方入力信号がドロップアウトレベ
ルより小さい時は、定電流源１２の方が信号の平均レベ
ルより太き（なり、コンデンサ１３の電位は下降する。

そしてコンパレータ４の基準電位より低（なった時ドロ
ップアウト検出信号が出力され、同時にスイッチ１５が
閉じられ定電流源１６によりさらにコンデンサ１３の電
位は降下する。またクリップ回路１４はコンデンサ１３
の電位が一定値以下に下がらないようにも動作する。次
いで、入力信号が定電流源１２と定電流源１６との電流
値の合計より大きくなった時は、コンデンサ１３の電位
がまた上昇し、コンパレータ４の出力もまた正常時のレ
ベルに復帰する。

もう少し詳しい説明を、第２図の各ブロックの動作波形
をもとに説明する。ただし、入力信号は９通常、正弦波
であるが、ここでは三角波で概略を説明する。まず（ａ
）　、　（ｂ）の波形は、それぞれ入力信号と金波検波
後の波形を示す。（ｅ）はコンデンサ１３で平均化され
た電位であるが、正常期間はＬＨのレベルで信号がクリ
ップされ、ドロップアウト期間はＬＬのレベルでクリッ
プされている。

コンパレータの比較レベルはこのＬＨとＬＬの間のＬｃ
レベルである。ところで全波で検波された信号電流は、
入力信号を単位振幅の２倍の正弦波とすれば 入力信号＝　２　・ｓｉｎｗｔ　＝　２　・ｆ　１−−
　（１）と表現することができる。Ｗは角速度である。

増幅器１の利得をＡとすれば、全波検波後の信号は、 Ａ　・Ｉ　　２　ｓｉｎｗｔ　ｌ　　　　　　　　　　
　　　　　−−（３）と表わされる。また電圧電流変換
器１１の相互コンダクタンスをｇｍとすれば、電流変換
後の電流Ｉｓｉ□、は、 １ｓｉｇ＝ｇｍ−Ａ−１２・ｓｉｎ％４（ｌ　＋　Ｉ　
ｂｉａｓ・・・・・・（４） となる。また（４）式をフーリエ展開すると、１　ｓｉ
ｇ” ＋Ｉｂ１ａｓ　　　　・・・・・・（５）となる。すな
わち、ドロップアウト検出レベルは、（６）式の関係よ
り、定電流源の電流値を決めることで設定できる。この
時のコンデンサ１３の電圧リップルＶ　ｒ　ｉ　ｐ　Ｉ
　ｅは（５）式の交流分を積分することで求まり、 Ｖｒｉｐｌｅ− ・・・・・・（′７） となる。Ｃはコンデンサ１３の容量値、コンパレータ４
のヒステリシス幅は、このＶ　ｒ　ｉ　ｐ　ｌ　ｅより
少し大きめに設定すれば良い。第３図は入力信号が正弦
波の場合の全波整流波形（ｇ）とコンデンサ１３で積分
されたリップル波形（ｈ）を示したものである。

発明の効果 以上のように、本発明によれば、ドロップアウトをもっ
た入力信号に対し、検出遅れ時間を短縮でき、例えばホ
ームＶＴＲ用として集積回路化した例では、従来１μｓ
ｅｃ近く必要としていた検出遅れは、本発明の実用回路
で０．３〜０．４μｓｅｃと半減できた。また、検出レ
ベルも非常に安定なものが得られ、また、集積回路化も
容易である。

【図面の簡単な説明】

第１図は本発明の一実施例によるドロップアウト検出器
を示すブロック構成図、第２図はその動作を説明するた
めの各部波形図、第３図は入力信号が正弦波のときの動
作波形図、第４図は従来のブロック構成図、第５図は第
４図示装置の動作を説明するための各部の信号波形図で
ある。 １・・・・・・増幅回路、２・・・・・・全波検波回路
、４・・・・・・コンパレータ、５・・・・・・基準電
圧源、１１・・・・・・電圧電流変換回路、１２・・・
・・・定電流源、１３・・・・・・コンデンサ、１４・
・・・・・クリップ回路、１５・・・・・・スイッチ、
１６・・・・・・定電流源。 代理人の氏名　弁理士　中尾敏男　ほか１名第２図 第３図 や伺 〈萄 １？＞六 第５図 ｄｔ−ｏｐ

Claims (1)

【特許請求の範囲】
1. 入力信号の検波回路とその検波出力を電圧電流変換する
   回路と前記変換回路の電流出力を一定電流で引き算する
   定電流源と、前記定電流源の電流を積分するコンデンサ
   と、この積分された電圧を一定電位でクリップするクリ
   ップ回路と、前記積分電圧を基準電圧と比較するヒステ
   リシスコンパレータおよび前記定電流源に並列結合され
   、前記コンバータ出力で断続される電流源とをそなえた
   ドロップアウト検出装置。