JPS6340385B2 - - Google Patents

Info

Publication number
JPS6340385B2
JPS6340385B2 JP3113380A JP3113380A JPS6340385B2 JP S6340385 B2 JPS6340385 B2 JP S6340385B2 JP 3113380 A JP3113380 A JP 3113380A JP 3113380 A JP3113380 A JP 3113380A JP S6340385 B2 JPS6340385 B2 JP S6340385B2
Authority
JP
Japan
Prior art keywords
signal
level
output
frequency
frequency component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP3113380A
Other languages
English (en)
Other versions
JPS56126357A (en
Inventor
Kanazo Sasada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP3113380A priority Critical patent/JPS56126357A/ja
Publication of JPS56126357A publication Critical patent/JPS56126357A/ja
Publication of JPS6340385B2 publication Critical patent/JPS6340385B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H04L25/061Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of dc offset
    • H04L25/062Setting decision thresholds using feedforward techniques only

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Magnetic Recording (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Manipulation Of Pulses (AREA)
  • Dc Digital Transmission (AREA)

Description

【発明の詳細な説明】 本発明は、デイジタル信号伝達系、例えばデイ
ジタル信号記録・再生系等で得られる信号をデイ
ジタル信号に分離するデイジタル信号分離回路、
特にデイジタル信号伝達系のバラツキ例えば磁気
テープ等の記録・再生手段によるバラツキ等に起
因して発生する分離誤りを減少するようにしたデ
イジタル信号分離回路に関する。
デイジタル信号は、伝達系を通じて伝達された
り、デイジタル信号記録・再生装置で一担記録媒
体に記録した後、必要に応じてこれから再生する
等各種の形態で利用されている。
ここでは、例えばデイジタル信号記録再生装置
としてビデオテープレコーダを用いたPCM方式
信号記録再生装置を挙げて説明する。
一般に、PCM方式によりアナログ信号をデイ
ジタル信号に変換して、磁気テープ等の記録媒体
に記録する際、変換されたデイジタル信号はもと
のアナログ信号に比し周波数占有帯域が大幅に広
がることが知られている。例えば周波数帯域0〜
20KHzの通常のステレオ・オーデイオ信号を
PCM方式でデイジタル信号に変換した場合、1M
Hz以上の周波数帯域を必要とするので、記録再生
手段として代表的なものにビデオテープレコーダ
(以下VTRと略記する)が使用されている。
第1図はVTRを使用したPCM方式信号記録再
生装置の概略図を、第2図は各部の動作を説明す
る電圧波形を示している。
第1図において、1は例えばマイクに接続され
る入力端子、2はローパスフイルター、3はサン
プル・ホールド回路、4はアナログ・デイジタル
変換器(以下AD変換器と略記する)、5はメモ
リー、6は変調側同期信号発生回路、7はビデオ
アンプであつて、これらで変調側信号処理系(記
録系)が構成されている。
8はVTRである。
9は信号分離回路、10はメモリー、11はデ
イジタル・アナログ変換器(以下DA変換器と略
記する)、12はサンプル・ホールド回路(以下
SH回路と略記する)、13はローパスフイルタ
ー、14はバツフアアンプ、15は出力端子、1
6は復調側同期信号発生回路であつて、これらで
再生側信号処理系(再生系)が構成されている。
上記構成による動作は次の通りである。
アナログ信号S0は入力端子1を経てローパスフ
イルター2により帯域制限され、更に変調側同期
信号発生回路6において水晶発振器の発振周波数
信号の分周により得られた信号S1に応答してSH
回路3で標本化され信号S2として出力される。
信号S2はAD変換器4において変調側同期信号
発生回路6に関連して得られる信号のタイミング
でnビツトのパラレルデイジタル信号S31,S32
に変換されてそのまま或いはシフトレジスタ等に
よつてシリアル(直列)に変換され変調側同期信
号発生回路6によつて形成されたタイミングパル
スである信号に応じてメモリー5へ入力する。な
お、パラレルデイジタル信号S31,S32…のシリア
ルへの変換は、変調側同期信号発生回路6によつ
て上記変換のタイミングのための信号n倍の周波
数で形成される信号に応じて実行するようにする
ことができる。
メモリー5に書き込まれた信号は変調側同期信
号発生回路6によつて形成された信号S4に応じ
て、読み出されて信号S5が得られる。
なお、以上ではアナログ信号S0として片チヤン
ネルについて述べたが、他のチヤンネルについて
も同様にメモリー5に書き込まれ、これらチヤン
ネルの信号が交互に読み出されるようにすること
ができる。
この信号S5はビデオアンプ7において、変調側
同期信号発生回路6からの信号に応じて複合映像
信号(ビデオ信号)S6の垂直同期信号a−b、水
平同期信号a−a、等化パルスa−c、等を除い
た映像信号部分a−dにデータであるデイジタル
信号として与えられる。
このようにして、ビデオ信号の映像信号部に信
号S5が与えられる信号S7がビデオアンプ7の出力
として得られ、これがVTRに供給されて記録さ
れる。
再生時には、VTRからの再生信号即ち信号S7
は信号分離回路9において、復調側同期信号発生
回路16へ供給される同期信号S9とメモリーへ供
給されるデータS8とに分離される。
復調側同期信号発生回路16は信号分離回路9
からの同期信号から垂直同期区間を検出し位相制
御部(PLL)を制御して再生に必要なクロツク
を形成し、又水平同期パルスの周波数の信号を、
水平同期パルス、等化パルス、垂直同期パルスか
ら形成し、これによつて位相制御部を制御して、
再生に必要なクロツクを形成する。
データS8は復調側同期信号発生回路16からの
信号で読み取りメモリー10へ書き込まれる。
メモリー10から読み出されたデータはシフト
レジスタ等によつて直列形式(シリアル)から並
列形式(パラレル)に変換されて信号S10,S10
が得られる。
この信号S10,S10…は、復調側同期信号発生回
路16からの信号タイミングによつて等間隔で
DA変換装置11に入力されて、ここで復調側同
期信号発生回路16からの信号のタイミングでデ
イジタル・アナログ変換が実行される。
このDA変換装置11の出力である信号S11
SH回路を通して復調側同期信号発生回路16か
らの信号S12に応じて巾とタイミングを規定され
PAMである信号S13が得られる。
信号S13はローパスフイルター13を通してア
ナログ信号S14として得られ、更にはバツフアア
ンプ14により増巾され出力端子15に出力され
る。
なお、17はビデオ信号の出力端子、18はビ
デオ信号の入力端子である。
本発明は、例えばこのようなPCM方式信号記
録再生装置における信号分離回路に関する。
第3図は、PCM方式信号記録再生装置におけ
るビデオ信号の一形式例の一水平同期区間の波形
を原理的に示す説明図である。ここで、fpnはフ
ロントポーチ、a−anは水平同期信号、bpnはバ
ツクポーチ、Pnは頭出し信号、CnはPCMデータ
即ちデイジタル信号、Pnは白基準信号に相当す
る。なお、このようなビデオ信号の形式について
は、特願昭53−29070「PCM方式記録再生方式」
に提案されている。
所がVTRから再生される実際の再生信号であ
るビデオ信号(再生ビデオ信号という。)は、使
用するVTRの性能により方形波的ではなく一般
的には、第4図に示すように、変形したものとな
る。なお、第4図において第3図に相当するとこ
ろは同一符号で示している。
このような再生ビデオ信号からPCMデータ
(デイジタル信号)を分離する場合、再生ビデオ
信号を予め設定した基準に対して大小判定するこ
とにより信号を得ることにより実現される。即
ち、第5図中aのレベルで示される直流レベルを
基準にして再生ビデオ信号の大小判定を行うこと
により、例えば第6図中Saで示す波形の信号を
得、これをPCMデータとして利用する。
第6図中Seで示す波形の信号は、データ打抜
用パルスであつて、このパルスの立上がりのタイ
ミングで上記波形Saについて、“1”、“0”の判
定を行うのに利用する。従つて、この波形Seの
立上りは、波形Saのデータ反転位置の丁度中間
に位置するようにされているものである。
波形Sa及びSeにジツター成分がない又は非常
に小さい場合波形SaとSeとは±1/2ビツト期間の
許容誤差までであればデータ抜取による誤りは起
らないが、実際にはジツター成分があるためにこ
れよりもう少し狭い範囲の許容誤差に抑えられな
ければ誤りを生じることになる。
所が、一般には再生ビデオ信号をaに相当する
レベルで正しく分離することは困難である。なぜ
ならば、VTRの違いによつて波形にバラツキ例
えば信号レベルの相異等があるため、第5図中の
b又はcに相当するレベルで再生ビデオ信号を判
定し分離することになる場合が生じる。この場
合、分離されて得たPCMデータは例えば第6図
中Sb又はScに示す波形の信号となるため、許容
誤差はいちじるしく小さく抑えられなければなら
なくなり、ジツターを含む実際の信号については
誤り率が増加する。
この事は、再生ビデオ信号の波形のバラツキに
相応して分離のための判定レベルを最適値にでき
れば、誤り率の低減に役立つことを意味する。
そこで、本発明はデイジタル信号分離回路の判
定レベルを自動的に必要な値例えば最適値に設定
する手段の提供を目的とする。
PCM方式信号記録再生装置においては採用さ
れる変調方式では一般的にはNRZ(nonreturnto
−zero)信号であり、一般的にこの場合の波形は
データ転送レートの1/2、1/3……1/nの周波数の
基本波成分と高調波を含んでいる。なお、ここで
NRZ信号は“0”又は“1”をランダムに取り
得るものとする。
そして、上記第6図中Saに示す波形のように、
デユーテイが正確な方形波は偶数次高調波を含ま
ないものとなるためそれぞれの基本波に奇数次高
調波を伴つた周波数成分からなり、従つて周波数
スペクトルは例えば第7図で示される。なお、fT
は上記基本波中の最高周波数の2倍の周波数即ち
転送レートの周波数に相当する。
この事は、デユーテイが正確なNRZ信号は転
送レートの周波数成分及びその高調波成分を含ま
ないことを意味する。
所が、上記第6図中Sb,Scに示す波形のよう
にデユーテイが正確でない方形波は基本波の偶数
次高調波をも含むものとなり、第7図におけるよ
うなfT及びそれの高調波にデイプを生じることが
ない。即ち転送レートの周波数成分及びその高調
波成分が含まれる。なお、偶数次高調波の成分の
大小はデユーテイのずれ方に関連して変化する。
従つて、NRZ信号の基本波の最高周波数の偶
数次高調波、換言すればデータ転送レート又はそ
の整数倍の周波数の成分を検出することは、第6
図中Sc,Sb又はSaに示される波形であるか否か
に関連する情報を得ることになる。
この事は、再生ビデオ信号を判定レベルを基準
として大小判定して“0”、又は“1”に分離し
て得る分離信号について、その基本波の最高周波
数の偶数次高調波成分換言するとデータ転送レー
ト又はその整数倍の成分の大小を検出することに
より最適の判定レベルで分離されるかどうか判定
することができる。即ち、分離信号中のデータ転
送レート又はその整数倍の周波数成分が極小を示
すとき、最適の判定レベルで分離が実行されたと
見ることができる。
本発明は、この原理に基づいてデイジタル信号
分離回路の判定レベルを自動的に最適値に設定す
る手段を提案するもので、以下に実施例について
説明する。
この実施例の説明に先だつて、データの分離の
ための判定レベルによつて分離された信号から周
波数成分を検出する周波数成分検出回路について
説明する。
この周波数成分検出回路は、データ転送レート
周波数又はその整数倍の周波数の近傍の周波数成
分を検出するものであれば足りるが、ここではこ
の一例として第8図に示す一実施例を挙げて説明
する。
信号分離回路9に含まれる比較器9′は例えば
VTRから再生された再生信号(再生ビデオ信号
に相当する。)を判定レベルEに対する大小を判
定して“0”又は“1”に分離して出力(分離信
号S)し、周波数成分検出回路9″に与える。こ
こで、再生信号に対して判定レベルEが第6図中
のb,c又はaのいずれかに相当するかにより、
分離信号は第7図中のSb,Sc又はSaのような波
形となる。
この分離信号はコンデンサC1で直流分を阻止
され、抵抗R2を通じて同調用トランスT1に導入
される。このトランスT1の1次側とコンデンサ
C2とは転送レート周波数fTに同調するよう同調回
路を構成されている。
このトランスT1の2次側に選択的に得られる
転送レート周波数fT成分は、トランジスタTr1
含む増巾回路で増巾される。増巾された信号がコ
ンデンサC3、ダイオードD1,D2及びコンデンサ
C4よりなる整流回路で整流されてコンデンサC4
に充電される。コンデンサC4に並列の抵抗R7
十分に大きい負荷抵抗とすると、コンデンサC4
にはピーク値が充電されることとなる。この抵抗
R7に得られる電圧Vは、上記分離信号Sにおけ
るデータ転送レート周波数成分が小さい程小さく
なり、ひいては判定レベルが最適判定レベルであ
つて第6図中Saに示すようなデユーテイの正確
な波になると最小となるため、判定レベルEが最
適判定レベルE0であるかに関連する情報を得る
ことが可能である。
ここで、周波数成分検出回路9″の出力Vはデ
ータ判定レベルEと、第9図に示すような関係が
得られた。つまり、データ判定レベルEが最適判
定レベルE0である場合には、出力Vが最小、原
理的には0を示し、比較器9′に入力される再生
信号(データ)の振幅を越えないある範囲でデー
タ判定レベルEを+側に可変し(+側へオフセツ
トを与え)ても又−側に可変し(−側へオフセツ
トを与え)ても出力Vが増加する。しかも、この
+側へオフセツトを与えても−側へオフセツトを
与えても出力Vがほぼ対称に増加する特性が得ら
れた。この対称性は、通常理想等価又はこれに近
い等価を施こされたPCM信号ではほぼ対称と考
えてさしつかえないと言えよう。
例えば、上記再生側信号処理系では、比較器9
の前段以前に波形歪を等価する手段更にはデイジ
タルデータを伝送するに充分な帯域、例えばデー
タ転送レート周波数の半分の周波数迄について、
位相平担で且つ振巾平担で通過させるベツセルフ
イルターが設けられるのが通常であり、第4図に
示す再生信号の波形が得られる。
第9図中でE0が最適判定レベルを示すが、こ
こで例えば+△Eという電圧オフセツトを与えた
とすると、これに接続された周波数成分検出回路
9″の出力Vには、当然これに対応したVTという
電圧が現われる。この状態において、比較器9′
に入力する信号(入力データ)の直流レベルが+
側に変動すれば、出力VがVTより下がり、逆に
−側に変動すればVTより上がる。そして、オフ
セツト電圧を−△Eという値にすると、上記と逆
に作用する。
今、最適判定レベルE0からのずれが+△E程
度に判定レベルEがおさまれば足りる場合、出力
VがVTより大きければ判定レベルEを下げる傾
向に、逆にVTより小さければ判定レベルEを上
げる傾向に判定レベルを制御すれば必要な特性の
デイジタル信号分離回路を得ることができる。な
お、この場合は、出力Vを比較手段で比較し、そ
の比較出力(誤差信号)で判定レベルEを誤差が
大きい時下げる判定レベル制御系を形成し、比較
器9′の出力を分離したデイジタル信号として利
用することができる。そして、オフセツトを持ち
比較器と周波数成分検出器を2組設けることによ
り、自動的に最適判定レベルを設定することが可
能であつて、以下にその例のデイジタル信号分離
回路について第10図を参照しながら説明する。
R10及びR11は電圧オフセツトを与えるための
抵抗であつて、通常同等の値が適当である。90
は比較器であつて、抵抗R10により+側に電圧オ
フセツトを与えられ、又91は比較器であつて抵
抗R11により−側に電圧オフセツトを与えられ
る。なお、+B及び−Bは電源である。
92及び93は上記周波数成分検出回路、94
は周波数成分検出回路92及び93の出力により
判定レベルを設定制御する出力を得るオペアン
プ、95はオペアンプ94の出力により基準電圧
(判定レベル)を制御される電圧比較器である。
さて、通常の動作時には、抵抗R10,R11によ
つて与えられる電圧オフセツト例えば+△E、−
△Eは、最適判定レベルに対して対称となつてい
る。
この状態において、入力データ例えば上記再生
信号が仮りに+側に電圧ドリフトした場合、上記
のように周波数成分検出回路92の出力が減少
し、逆に周波数成分検出回路93の出力が増加す
る。
このためオペアンプ94の出力が増加し、電圧
比較器95の判定レベルが上昇する。これと同時
にオペアンプ94の出力が抵抗R10及びR11の中
点へフイードバツクされているため、オペアンプ
94の出力の増加は周波数成分検出回路92と9
3の出力がほぼ等しくなるまで続き、やがて平衡
に達する。
この状態では、電圧比較器95の基準電圧(判
定レベル)は抵抗R10とR11によるオフセツト電
圧の中点電位、即ち最適レベルに設定されたわけ
である。
従つて、入力データを電圧比較器95で分離し
て得る0又は1のデイジタル信号(分離信号)は
最適判定レベルで分離されたものとなる。
なお、出力Vが+側又は−側の電圧オフセツト
に対して対称性が満足しないような場合には、そ
の特性に合わせて上記電圧オフセツトを例えば抵
抗R10,R11を適当に選択する等により最適判定
レベルで平衡するように配慮することができる。
そして、最適判定レベルの設定制御手段は上記実
施例に限定されることなく種々考えられるのは言
う迄もない。
また、周波数成分検出回路構成は、上記実施例
に限定されるものではなく、所定の周波数又はそ
れを中心とする或る帯域の成分を検出する公知の
検出手段を用いることができるのは理解される。
矩形パルスのパルス幅が予め定められた単一乃
至複数を取り得るような系にあつては、パルス幅
の比が単純である場合には周波数成分が0(零)
であるような周波数がありうるこのような系のパ
ルス幅をτ1、τ2、…τnとし、 τ0=τ1/x1=τ2/x2=…=τn/xn(但しxnは整数
) なるτ0がある場合、f0=1/τ0及びその整数倍の周 波数のスペクトラムは0(零)となる。
例えば、PCM方式により得られるデイジタル
的信号が単純なパルス幅の系列τ0、2τ0、3τ0、又
は2τ0、3τ0、4τ0であるとすればf=1/τ0と、そ
の 整数倍の周波数成分は0(零)である。
従つて、上記パルス幅τ1、…τnの矩形波パルス
をそれぞれ取り得るようにした系の信号を媒体を
通じて伝送、記録再生等した信号について判定レ
ベルで大小比較して“0”又は“1”に分離する
ような場合があり、分離して得られる分離信号の
周波数成分としてf=1/τ0とその整数倍を含むと きは、分離信号ではパルス幅が元のものと異なつ
たものとなつていることが原因の一つと考えられ
る。従つて、この判定レベルを変化させて分離信
号中のf=1/τ0の周波数成分或いはそれを中心と する或る帯域で成分が減少ないしは0になるよう
にすれば、パルス幅が元のものと極めて近いか一
致していると考える根遽とするに役立つ。
それ故、伝送、記録再生等の系のためにジツタ
ー成分やレベルシフト等が信号に生じるような場
合、この信号から分離して得た分離信号の周波数
成分のうちf=1/τ0それの整数倍又はそれらを中 心とする所定帯域の成分が少ないのを検出したこ
とをもつて上記判定レベルが最適のもの即最適判
定レベルであると決定することができる。
このことから、本発明は上記NRZ信号の他の
信号にも適用できることも理解される。
本発明によれば、叙上のように或る信号を判定
レベルを基準として0又は1に分離して得たデイ
ジタル的信号の周波数成分により判定レベルの良
否についての情報を得、これを用いて判定レベル
を自動的に設定例えば最適点に設定することが出
来、信号のドリクト、レベル変動等にも追従出
来、また無調整化もでき、PCM信号処理におい
て極めて有用である。
【図面の簡単な説明】
第1図はPCM方式信号記録再生装置の概略構
成図を、第2図は同上の動作を原理的に説明する
各部波形図を示し、第3図及び第4図は同上にお
いて採用される信号形式及び再生された信号のア
イパターンを説明する図を示し、第5図及び第6
図は信号の分離のための判定レベル及び分離後の
信号の波形を示す説明図を示し、第7図はPCM
信号のスペクトル図を、第8図は発明のデイジタ
ル信号分離回路の判定レベルの良否に関する信号
を得る周波数成分検出回路の一実施例を、第9図
は同上の特性を説明する説明図を示し、第10図
は本発明のデイジタル信号分離回路の一実施例の
ブロツク図を示す。 90及び91:比較器、92及び93:周波数
成分検出回路、94:オペアンプ、95:電圧比
較器。

Claims (1)

  1. 【特許請求の範囲】 1 デイジタル信号を記録された媒体から再生さ
    れる等、伝達系を通じて得られる伝送信号からデ
    イジタル信号を分離するデイジタル信号分離回路
    にあつて、 伝送信号を或る判定レベルを基準として0又は
    1に分離して得る分離信号についてデータ転送レ
    ート又はその整数倍の周波数成分を検出する検出
    手段を有してなりこの検出手段の出力により伝送
    信号を分離するための判定レベルを可変制御する
    ことを特徴とするデイジタル信号分離回路。
JP3113380A 1980-03-11 1980-03-11 Digital signal separating circuit Granted JPS56126357A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3113380A JPS56126357A (en) 1980-03-11 1980-03-11 Digital signal separating circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3113380A JPS56126357A (en) 1980-03-11 1980-03-11 Digital signal separating circuit

Publications (2)

Publication Number Publication Date
JPS56126357A JPS56126357A (en) 1981-10-03
JPS6340385B2 true JPS6340385B2 (ja) 1988-08-10

Family

ID=12322922

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3113380A Granted JPS56126357A (en) 1980-03-11 1980-03-11 Digital signal separating circuit

Country Status (1)

Country Link
JP (1) JPS56126357A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4449102A (en) * 1982-03-15 1984-05-15 Bell Telephone Laboratories, Incorporated Adaptive threshold circuit
JPS59184800A (ja) * 1983-04-04 1984-10-20 Showa Denko Kk 気相法による炭素繊維の製造法
US7136441B2 (en) 2001-01-24 2006-11-14 Matsushita Electric Industrial Co., Ltd. Clock recovery circuit

Also Published As

Publication number Publication date
JPS56126357A (en) 1981-10-03

Similar Documents

Publication Publication Date Title
US4637036A (en) Circuit arrangement for a data acquisition circuit of a PCM processor and a method for improving waveform of PCM signal eye pattern
JPH0159666B2 (ja)
JPH0551982B2 (ja)
JPH08163181A (ja) 情報再生回路
JPS6243267B2 (ja)
JPS6340385B2 (ja)
US4492990A (en) Noise reduction system
JPS6115506B2 (ja)
JPS6129063B2 (ja)
JPS6127836B2 (ja)
JPS58189810A (ja) Pcm再生装置におけるデイジタル信号抽出回路
JPS6356871A (ja) デジタルデ−タ生成装置
KR100197095B1 (ko) 디지탈 신호의 자기기록 재생장치
JPS62289077A (ja) 磁気記録再生装置
JP2851596B2 (ja) ディジタル記録再生装置
JPS63113982A (ja) デジタル信号検出回路
JP2726270B2 (ja) 磁気記録再生装置
JPH037301B2 (ja)
JPH0469863A (ja) 磁気記録再生装置のジッタ補正方法
JPH05130559A (ja) Fm変調回路
JPS59195310A (ja) 同期方式
JPH0353790A (ja) 磁気記録再生装置
JPS62188481A (ja) 記録再生装置
JPH04257181A (ja) 磁気記録再生装置
JPS6113785A (ja) 時間軸エラ−補正装置