JPS59125142A - ジツタ検出装置 - Google Patents
ジツタ検出装置Info
- Publication number
- JPS59125142A JPS59125142A JP23296282A JP23296282A JPS59125142A JP S59125142 A JPS59125142 A JP S59125142A JP 23296282 A JP23296282 A JP 23296282A JP 23296282 A JP23296282 A JP 23296282A JP S59125142 A JPS59125142 A JP S59125142A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- output
- jitter
- digital data
- window
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/20—Arrangements for detecting or preventing errors in the information received using signal quality detector
- H04L1/205—Arrangements for detecting or preventing errors in the information received using signal quality detector jitter monitoring
Landscapes
- Engineering & Computer Science (AREA)
- Quality & Reliability (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Optical Recording Or Reproduction (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ＮＲＺ（ＮＯＮ ＲＥＴＵＲＮ ＴＯＺＥＲ
Ｏ）方式のデジタルデータの時間軸変動すなわちジッタ
を検出するジッタ検出装置に関し、例えば、光学ディス
クを情報記録媒体として用いた光学式ディスクシステム
における光学ピックアップのＭＴＦ（Ｍｏｄｕｌａｔｉ
ｏｎ Ｔｒａｎｓｆｅｒ Ｆｕｎｃｔｉｏｎ）の評価装
置等に適用されるものである。
Ｏ）方式のデジタルデータの時間軸変動すなわちジッタ
を検出するジッタ検出装置に関し、例えば、光学ディス
クを情報記録媒体として用いた光学式ディスクシステム
における光学ピックアップのＭＴＦ（Ｍｏｄｕｌａｔｉ
ｏｎ Ｔｒａｎｓｆｅｒ Ｆｕｎｃｔｉｏｎ）の評価装
置等に適用されるものである。
一般に、情報記録媒体として光学ディスクを用いた光学
式ディスクシステムでは、ディスクの回転歪等に基因す
るダイナミックジッタと、光学ピックアップのＭＴＦに
基因するスタテックジッタとが再生信号に含まれる。従
って、上記再生信号中のスタテックジッタを検出できれ
ば、光学ピックアップのＭＴＦの評価やＭＴＦ補償を行
うことができる。
式ディスクシステムでは、ディスクの回転歪等に基因す
るダイナミックジッタと、光学ピックアップのＭＴＦに
基因するスタテックジッタとが再生信号に含まれる。従
って、上記再生信号中のスタテックジッタを検出できれ
ば、光学ピックアップのＭＴＦの評価やＭＴＦ補償を行
うことができる。
また、基本クロックを搬送波として伝送されるデジタル
データのジッタすなわち時間軸変動は、伝送されたデジ
タルデータの基本クロックを再生できれば、再生した基
本クロックに基いて検出することができる。従来より例
えば、ＲＺ（ＲＥＴ−ＵＲＮ ＴＯ ＺＥＲＯ）方式の
デジタルデータの場合には、伝送されたデジタルデータ
について、タンク回路にて基本クロックを抽出してＦＭ
復調することによりジッタ検出を行っている。
データのジッタすなわち時間軸変動は、伝送されたデジ
タルデータの基本クロックを再生できれば、再生した基
本クロックに基いて検出することができる。従来より例
えば、ＲＺ（ＲＥＴ−ＵＲＮ ＴＯ ＺＥＲＯ）方式の
デジタルデータの場合には、伝送されたデジタルデータ
について、タンク回路にて基本クロックを抽出してＦＭ
復調することによりジッタ検出を行っている。
しかし、ＮＲＺ（ＮＯＮ ＲＥＴＵＲＮ ＴＯ ＺＥＲ
Ｏ）方式のデジタルデータの場合には、その周波数スペ
クトラムが広範囲に分布しているため上述の如きタンク
回路にて基本クロックを抽出する方法ではジッタ検出を
行なうことが困難であり、比較基準信号源を用いてジッ
タ検出を行なう必要があった。
Ｏ）方式のデジタルデータの場合には、その周波数スペ
クトラムが広範囲に分布しているため上述の如きタンク
回路にて基本クロックを抽出する方法ではジッタ検出を
行なうことが困難であり、比較基準信号源を用いてジッ
タ検出を行なう必要があった。
ところで、上記光学式ビデオシステムでは、上記ＮＲＺ
方式のデジタルデータを再生する場合に、光学ピックア
ップのＭＴＦに基因するスタテックジッタを検出するの
に必要な比較基準信号を作り出すことが困雌であり、従
来より、上記スタテックジッタの検出を確実に行ない得
るようにすることが解消すべき技術課題の一つとなって
いる。
方式のデジタルデータを再生する場合に、光学ピックア
ップのＭＴＦに基因するスタテックジッタを検出するの
に必要な比較基準信号を作り出すことが困雌であり、従
来より、上記スタテックジッタの検出を確実に行ない得
るようにすることが解消すべき技術課題の一つとなって
いる。
そこで、本発明は、ＮＲＺ方式のデジタルデータに生じ
たジッタ成分を確実に検出可能にしたジッタ検出装置を
提供し、上記光学ピックアップのＭＴＦの評価やＭＴＦ
補償を簡単に行ない得るようにすることを目的とするも
のである。
たジッタ成分を確実に検出可能にしたジッタ検出装置を
提供し、上記光学ピックアップのＭＴＦの評価やＭＴＦ
補償を簡単に行ない得るようにすることを目的とするも
のである。
本発明は、上述の目的を達成するために、入力デジタル
データの立上りエッヂあるいは立下りエッヂを基準とし
て上記入力デジタルデータのビット周期の整数倍後のタ
イミングを中心とするウインドパルスを形成し、上記ウ
インドパルスの中心に対する入力デジタルデータの立上
りエッヂあるいは立下りエッヂのずれを検出することを
特徴とするものである。
データの立上りエッヂあるいは立下りエッヂを基準とし
て上記入力デジタルデータのビット周期の整数倍後のタ
イミングを中心とするウインドパルスを形成し、上記ウ
インドパルスの中心に対する入力デジタルデータの立上
りエッヂあるいは立下りエッヂのずれを検出することを
特徴とするものである。
以下、本発明に係るジッタ検出装置の一実施例について
、図面に従い詳細に説明する。
、図面に従い詳細に説明する。
第１図のブロック図に回路構成を示す実施例において、
信号入力端子１には、例えば第２図Ａに示す如きＮＲＺ
方式のデジタルデータＳＩＮが供給されるものとする。
信号入力端子１には、例えば第２図Ａに示す如きＮＲＺ
方式のデジタルデータＳＩＮが供給されるものとする。
上記デジタルデータＳＩＮは、上記信号入力端子１から
、第１の単安定マルチバイブレータ２に供給されるとと
もに、インバータ３を介して第２の単安定マルチバイブ
レータ４に供給されている。
、第１の単安定マルチバイブレータ２に供給されるとと
もに、インバータ３を介して第２の単安定マルチバイブ
レータ４に供給されている。
上記第１の単安定マルチバイブレータ２は、上記デジタ
ルデータＳＩＮの立上りエッヂ毎にトリガーされる。ま
た、第２の単安定マルチバイブレータ４は、上記デジタ
ルデータＳＩＮの立下りエッヂ毎にトリガーされる。上
記第１の単安定マルチバイブレータ２から出力される第
２図Ｂに示す如き波形のＭＭ１出力と上記第２の単安定
マルチバイブレータ４から出力される第２図Ｃに示す如
き波形のＭＭ２出力は、ＥＸ・ＯＲゲート５を介して微
分器６に供給される。上記微分器６は、上記ＥＸ・ＯＲ
ゲート５の第２図Ｄに示す如き排他的論理和出力ＯＲＥ
Ｘを微分して、上記デジタルデータＳＩＮの各エッヂ毎
のタイミンクで第２図Ｅに示す如き微分パルスＤＰ出力
する。
ルデータＳＩＮの立上りエッヂ毎にトリガーされる。ま
た、第２の単安定マルチバイブレータ４は、上記デジタ
ルデータＳＩＮの立下りエッヂ毎にトリガーされる。上
記第１の単安定マルチバイブレータ２から出力される第
２図Ｂに示す如き波形のＭＭ１出力と上記第２の単安定
マルチバイブレータ４から出力される第２図Ｃに示す如
き波形のＭＭ２出力は、ＥＸ・ＯＲゲート５を介して微
分器６に供給される。上記微分器６は、上記ＥＸ・ＯＲ
ゲート５の第２図Ｄに示す如き排他的論理和出力ＯＲＥ
Ｘを微分して、上記デジタルデータＳＩＮの各エッヂ毎
のタイミンクで第２図Ｅに示す如き微分パルスＤＰ出力
する。
上記微分器６にて得られる微分パルスＤＰは、ＡＮＤゲ
ート７を介してサンプルホールド回路８にサンプリング
パルスとして供給される。
ート７を介してサンプルホールド回路８にサンプリング
パルスとして供給される。
また、上記第１の単安定マルチバイブレータ２のＭＭｌ
出力は、ＲＳフリップフロップ９のセット入力に供給さ
れており、その立上りエッヂにて上記ＲＳフリップフロ
ップ９をトリガーする。このＲＳフリップフロップ９は
、後述する第３の単安定マルチバイブレータ１２からの
ＭＭ３出力の立上りエッヂにてリセットされるようにな
っており、第２図Ｆに示す如き波形のＱ出力を第ｌの積
分器１０に供給する。
出力は、ＲＳフリップフロップ９のセット入力に供給さ
れており、その立上りエッヂにて上記ＲＳフリップフロ
ップ９をトリガーする。このＲＳフリップフロップ９は
、後述する第３の単安定マルチバイブレータ１２からの
ＭＭ３出力の立上りエッヂにてリセットされるようにな
っており、第２図Ｆに示す如き波形のＱ出力を第ｌの積
分器１０に供給する。
そして、上記第１の積分器１０にて得られる第２図Ｇに
示す如き鋸歯状の積分出力ＩＳ１がレベルコンパレータ
１１に供給されている。このレベルコンパレータ１１は
、上記積分出力ＩＳ１が基準レベルＶＲＥＦを越えると
、その出力が論理「０」から論理「１」に変化するよう
になっており、第２図Ｈに示す如き波形の比較出力ＣＰ
により第３の単安定マルチバイブレータ１２をトリガー
する。
示す如き鋸歯状の積分出力ＩＳ１がレベルコンパレータ
１１に供給されている。このレベルコンパレータ１１は
、上記積分出力ＩＳ１が基準レベルＶＲＥＦを越えると
、その出力が論理「０」から論理「１」に変化するよう
になっており、第２図Ｈに示す如き波形の比較出力ＣＰ
により第３の単安定マルチバイブレータ１２をトリガー
する。
上記第３の単安定マルチバイブレータ１２は、上記デジ
タルデータＳＩＮの基本クロック周期例えば２３０ｎｓ
に略等しいパルス幅Ｗを有する第２図Ｉに示す如きＭＭ
３出力を上記ＡＮＤゲート７と第２の積分器１３に供給
する。すなわち、上記第３の単安定マルチバイブレータ
１２のＭＭ３出力は、上記ＡＮＤゲート７のゲート制御
パルスすなわち、該ＡＮＤゲート７を介して出力される 第２図Ｋに示す如き サンプリン グパルスＳＰのウインドパルスＷＰとして用いられてい
る。ここで、一般に、ＮＲＺ方式のデジタルデータにお
いて、あるパルスのエッヂから他のエッヂ若しくは他の
パルスのエッヂまでの時間は、チャンネルビットで定義
されるビット周期の整数倍になっているので、上記第３
の単安定マルチバイブレータ１２のＭＭ３出力は、上記
デジタルデータＳＩＮにジッタが全く含まれていない状
態で、上記サンプリングパルスＳＰがウインドＷの中心
位置に位置するように、上記レベルコンパレータ１１の
基準レベルＶＲＥＦにて可変調整される。そして、上記
第３の単安定マルチバイブレータ１２のＭＭ３出力が供
給される第２の積分器１３から出力される第２図Ｊに示
す如き鋸歯状の積分出力ＩＳ２を、サンプルホールド回
路８において上記サンプリングパルスＳＰにてサンプル
ホールドすることによって、第２図Ｌに示すようなジッ
タ検出出力ＪＤｏｕｔを得て信号出力端子２０から出力
するようになっている。なお、上記第２の積分器１３か
ら出力される鋸歯状の積分出力ＩＳ２は、上記ウインド
パルスＷＰの中心位置がＯ■になるように第１の信号合
成器１４にてバイアス電圧Ｖ１が与えられている。上記
サンプルホールド回路８にて得られるジッタ検出出力Ｊ
Ｄｏｕｔは、信号入力端子１に供給されるデジタルデー
タＳＩＮにジッタが全く含まれていないときにはサンプ
リングパルスＳＰにて積分出力ＩＳ２のＯＶ位置をサン
プルホールドするのでＯＶで一定になり、上記デジタル
データＳＩＮにジッタが含まれているとそのジッタに応
じてサンプリングパルスＳＰの位置が変化することによ
ってサンプルホールドされる積分出力ＩＳ２の位置が変
化し、その電位が変化し上記ジッタ量を交流信号として
上記信号出力端子２０から出力されることになる。
タルデータＳＩＮの基本クロック周期例えば２３０ｎｓ
に略等しいパルス幅Ｗを有する第２図Ｉに示す如きＭＭ
３出力を上記ＡＮＤゲート７と第２の積分器１３に供給
する。すなわち、上記第３の単安定マルチバイブレータ
１２のＭＭ３出力は、上記ＡＮＤゲート７のゲート制御
パルスすなわち、該ＡＮＤゲート７を介して出力される 第２図Ｋに示す如き サンプリン グパルスＳＰのウインドパルスＷＰとして用いられてい
る。ここで、一般に、ＮＲＺ方式のデジタルデータにお
いて、あるパルスのエッヂから他のエッヂ若しくは他の
パルスのエッヂまでの時間は、チャンネルビットで定義
されるビット周期の整数倍になっているので、上記第３
の単安定マルチバイブレータ１２のＭＭ３出力は、上記
デジタルデータＳＩＮにジッタが全く含まれていない状
態で、上記サンプリングパルスＳＰがウインドＷの中心
位置に位置するように、上記レベルコンパレータ１１の
基準レベルＶＲＥＦにて可変調整される。そして、上記
第３の単安定マルチバイブレータ１２のＭＭ３出力が供
給される第２の積分器１３から出力される第２図Ｊに示
す如き鋸歯状の積分出力ＩＳ２を、サンプルホールド回
路８において上記サンプリングパルスＳＰにてサンプル
ホールドすることによって、第２図Ｌに示すようなジッ
タ検出出力ＪＤｏｕｔを得て信号出力端子２０から出力
するようになっている。なお、上記第２の積分器１３か
ら出力される鋸歯状の積分出力ＩＳ２は、上記ウインド
パルスＷＰの中心位置がＯ■になるように第１の信号合
成器１４にてバイアス電圧Ｖ１が与えられている。上記
サンプルホールド回路８にて得られるジッタ検出出力Ｊ
Ｄｏｕｔは、信号入力端子１に供給されるデジタルデー
タＳＩＮにジッタが全く含まれていないときにはサンプ
リングパルスＳＰにて積分出力ＩＳ２のＯＶ位置をサン
プルホールドするのでＯＶで一定になり、上記デジタル
データＳＩＮにジッタが含まれているとそのジッタに応
じてサンプリングパルスＳＰの位置が変化することによ
ってサンプルホールドされる積分出力ＩＳ２の位置が変
化し、その電位が変化し上記ジッタ量を交流信号として
上記信号出力端子２０から出力されることになる。
また、上記サンプルホールド回路８にて得られるジッタ
検出出力ＪＤｏｕｔは、増幅器１５により増幅された後
低域フィルタ１６に供給されている。
検出出力ＪＤｏｕｔは、増幅器１５により増幅された後
低域フィルタ１６に供給されている。
上記低域フィルタ１６は、第３図に示す如きフィルタ特
性を有しており、上記ジッタ検出出力ＪＤｏｕｔ中の低
域周波数成分ＳＬＰＦを取り出す。上記低域フィルタ１
６にて得られる低域周波数成分ＳＬＰＦは、第４図に示
すように入出力特性を有するリミッタ回路１７を介して
第２の信号合成器１８に供給される。上記第２の信号合
成器１８は、上記ジッタ検出出力ＪＤｏｕｔ中の低域周
波数成分ＳＬＰＦを直流電圧■２に加算して基準電圧Ｖ
ＲＥＦを形成し、この基準電圧ＶＲＥＦを上記コンパレ
ータ１１に供給する。
性を有しており、上記ジッタ検出出力ＪＤｏｕｔ中の低
域周波数成分ＳＬＰＦを取り出す。上記低域フィルタ１
６にて得られる低域周波数成分ＳＬＰＦは、第４図に示
すように入出力特性を有するリミッタ回路１７を介して
第２の信号合成器１８に供給される。上記第２の信号合
成器１８は、上記ジッタ検出出力ＪＤｏｕｔ中の低域周
波数成分ＳＬＰＦを直流電圧■２に加算して基準電圧Ｖ
ＲＥＦを形成し、この基準電圧ＶＲＥＦを上記コンパレ
ータ１１に供給する。
すなわち、この実施例では、上記サンプルホールド回路
８にて得られるジッタ検出出力ＪＤｏｕｔ中の低域周波
数成分ＳＬＰＦを上記レベルコンパレータ１１の基準電
圧■ＲＥＦとして帰還することにより、ウインドパレス
ＷＰの位置を帰還制御するようになっている。従って、
信号入力端子１に供給されるデジタルデータＳＩＮの基
本クロックがドリフトあるいは低い周波数での変動受け
た場合すなわちダイナミックジッタがあった場合に、第
５図に示すようにサンプリングパルスＳＰのジッタの中
心が鋸歯状の積分出力ＩＳ２の中心位置から上記ダイナ
ミックジッタの分だけずれて、上記サンプルホールド回
路８によりジッタ検出出力ＪＤｏｕｔに直流オフセット
が与えられてしまうが、上記ジッタ検出出力ＪＤｏｕｔ
中の低域周波数成分ＳＬＰＦすなわち上記直流オフセッ
ト分にてウインドパルスＷＰの位置を帰還制御すること
によって、上記リミッタ回路１７による制限範囲内の誤
差電圧量で上記直流オフセット分を吸収して、常に、サ
ンプリングパルスＳＰのジッタの中心を積分出力ＩＳ２
の中心に一致させるように上記レベルコンパレータ１１
の基準電圧ＶＲＥＦを自動調節することができる。
８にて得られるジッタ検出出力ＪＤｏｕｔ中の低域周波
数成分ＳＬＰＦを上記レベルコンパレータ１１の基準電
圧■ＲＥＦとして帰還することにより、ウインドパレス
ＷＰの位置を帰還制御するようになっている。従って、
信号入力端子１に供給されるデジタルデータＳＩＮの基
本クロックがドリフトあるいは低い周波数での変動受け
た場合すなわちダイナミックジッタがあった場合に、第
５図に示すようにサンプリングパルスＳＰのジッタの中
心が鋸歯状の積分出力ＩＳ２の中心位置から上記ダイナ
ミックジッタの分だけずれて、上記サンプルホールド回
路８によりジッタ検出出力ＪＤｏｕｔに直流オフセット
が与えられてしまうが、上記ジッタ検出出力ＪＤｏｕｔ
中の低域周波数成分ＳＬＰＦすなわち上記直流オフセッ
ト分にてウインドパルスＷＰの位置を帰還制御すること
によって、上記リミッタ回路１７による制限範囲内の誤
差電圧量で上記直流オフセット分を吸収して、常に、サ
ンプリングパルスＳＰのジッタの中心を積分出力ＩＳ２
の中心に一致させるように上記レベルコンパレータ１１
の基準電圧ＶＲＥＦを自動調節することができる。
すなわち、上述の実施例では、信号入力端子１に供給さ
れるデジタルデータＳＩＮのＩのパルスのエッヂから該
デジタルデータＳＩＮのビット周期の整数倍後のタイミ
ングにあるべきパルスのエッヂを中心とするウインドパ
ルスＷＰを第３の単安定マルチバイブレータ１３にて形
成しているので、上記デジタルデータＳＩＮがＮＲＺ方
式のものであっても上記ウインドパルスＷＰ内に入った
任意のパルスエッヂをサンプリングパルスＳＰとして上
記ウインドパルスＷＰに対応する鋸歯状の積分出力ＩＳ
２をサンプリングホールドすることにより、ジッタ検出
を確実に行なうことができる。また、得られるジッタ検
出出力ＪＤｏｕｔの低域周波数成分にて上記ウインドパ
ルスＷＰの位置を帰還制御することにより、ダイナミッ
クジッタによるジッタ検出出力の直流オフセットを除去
することができ、スタッテックジッタのみを安定に検出
することができる。
れるデジタルデータＳＩＮのＩのパルスのエッヂから該
デジタルデータＳＩＮのビット周期の整数倍後のタイミ
ングにあるべきパルスのエッヂを中心とするウインドパ
ルスＷＰを第３の単安定マルチバイブレータ１３にて形
成しているので、上記デジタルデータＳＩＮがＮＲＺ方
式のものであっても上記ウインドパルスＷＰ内に入った
任意のパルスエッヂをサンプリングパルスＳＰとして上
記ウインドパルスＷＰに対応する鋸歯状の積分出力ＩＳ
２をサンプリングホールドすることにより、ジッタ検出
を確実に行なうことができる。また、得られるジッタ検
出出力ＪＤｏｕｔの低域周波数成分にて上記ウインドパ
ルスＷＰの位置を帰還制御することにより、ダイナミッ
クジッタによるジッタ検出出力の直流オフセットを除去
することができ、スタッテックジッタのみを安定に検出
することができる。
上述の実施例の説明から明らかなように、本発明にかか
るジッタ検出装置では、ＮＲＺ方式のデジタルデータに
生じたジッタ成分を確実に検出可能にしたジッタ検出装
置を提供し、上記光学ピックアップのＭＴＦの評価やＭ
ＴＦ補償を簡単に行なうことができる。
るジッタ検出装置では、ＮＲＺ方式のデジタルデータに
生じたジッタ成分を確実に検出可能にしたジッタ検出装
置を提供し、上記光学ピックアップのＭＴＦの評価やＭ
ＴＦ補償を簡単に行なうことができる。
第１図は本発明に係るジッタ検出装置の一実施例を示す
ブロック図である。第２図は上記実施例の動作を示すタ
イムチャートである。第３図は上記実施例における低域
フィルタのフィルタ特性を示す特性線図である。第４図
は上記実施例におけるリミッタ回路の入出力特性を示す
特性線図である。第５図は上記実施例におけるデジタル
データのダイナミックジッタの影響を説明するためのタ
イムチャートである。 １・・・・・・・・・・・・・・・・・・ 信号入力端
子２，４，１２・・・ 単安定マルチバイブレータ６・
・・・・・・・・・・・・・・・・・ 微分回路７・・
・・・・・・・・・・・・・・・・ ＡＮＤゲート８・
・・・・・・・・・・・・・・・・・ サンプルホール
ド回路９・・・・・・・・・・・・・・・・・・ フリ
ップフロップ１０，１３・・・・・・ 積分器 １１・・・・・・・・・・・・・・・ レベルコンパレ
ータ１６・・・・・・・・・・・・・・・ 低域フィル
タ１７・・・・・・・・・・・・・・・・・・ リミッ
タ回路２０・・・・・・・・・・・・・・・・・・ 信
号出力端子特 許 出 願 人 ソニー株式会社 代理人 弁 理 士 小 池 晃 同 田 村 榮 一
ブロック図である。第２図は上記実施例の動作を示すタ
イムチャートである。第３図は上記実施例における低域
フィルタのフィルタ特性を示す特性線図である。第４図
は上記実施例におけるリミッタ回路の入出力特性を示す
特性線図である。第５図は上記実施例におけるデジタル
データのダイナミックジッタの影響を説明するためのタ
イムチャートである。 １・・・・・・・・・・・・・・・・・・ 信号入力端
子２，４，１２・・・ 単安定マルチバイブレータ６・
・・・・・・・・・・・・・・・・・ 微分回路７・・
・・・・・・・・・・・・・・・・ ＡＮＤゲート８・
・・・・・・・・・・・・・・・・・ サンプルホール
ド回路９・・・・・・・・・・・・・・・・・・ フリ
ップフロップ１０，１３・・・・・・ 積分器 １１・・・・・・・・・・・・・・・ レベルコンパレ
ータ１６・・・・・・・・・・・・・・・ 低域フィル
タ１７・・・・・・・・・・・・・・・・・・ リミッ
タ回路２０・・・・・・・・・・・・・・・・・・ 信
号出力端子特 許 出 願 人 ソニー株式会社 代理人 弁 理 士 小 池 晃 同 田 村 榮 一
Claims (2)
- （１） 入力デジタルデータの立上りエッヂあるいは立
下りエッヂを基準として上記入力デジタルデータのビッ
ト周期の整数倍後のタイミングを中心とするウインドパ
ルスを形成し、上記ウインドパルスの中心に対する入力
デジタルデータの立上りエッヂあるいは立下りエッヂの
ずれを検出することを特徴とするジッタ検出装置。 - （２）上記ウインドパルスの中心に対する入力デジタル
データの立上りエッヂあるいは立下りエッヂのずれを検
出することにより得られるジッタ検出出力の低域周波数
成分にて上記ウインドパルスの位置を帰還制御するよう
にしたことを特徴とする特許請求の範囲第１項に記載の ジッタ検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23296282A JPS59125142A (ja) | 1982-12-30 | 1982-12-30 | ジツタ検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23296282A JPS59125142A (ja) | 1982-12-30 | 1982-12-30 | ジツタ検出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59125142A true JPS59125142A (ja) | 1984-07-19 |
| JPH0463580B2 JPH0463580B2 (ja) | 1992-10-12 |
Family
ID=16947596
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23296282A Granted JPS59125142A (ja) | 1982-12-30 | 1982-12-30 | ジツタ検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59125142A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6415315U (ja) * | 1987-07-17 | 1989-01-26 | ||
| WO1997007611A1 (en) * | 1995-08-11 | 1997-02-27 | Genrad, Inc. | System for measuring jitter in a non-binary digital signal |
| WO2002069555A1 (fr) * | 2001-02-23 | 2002-09-06 | Anritsu Corporation | Instrument servant a mesurer avec precision les caracteristiques d'un systeme de transmission de donnees et circuit de reproduction d'horloge mis en application |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5590162A (en) * | 1978-12-28 | 1980-07-08 | Kokusai Denshin Denwa Co Ltd <Kdd> | Speed distortion detection system |
-
1982
- 1982-12-30 JP JP23296282A patent/JPS59125142A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5590162A (en) * | 1978-12-28 | 1980-07-08 | Kokusai Denshin Denwa Co Ltd <Kdd> | Speed distortion detection system |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6415315U (ja) * | 1987-07-17 | 1989-01-26 | ||
| WO1997007611A1 (en) * | 1995-08-11 | 1997-02-27 | Genrad, Inc. | System for measuring jitter in a non-binary digital signal |
| WO2002069555A1 (fr) * | 2001-02-23 | 2002-09-06 | Anritsu Corporation | Instrument servant a mesurer avec precision les caracteristiques d'un systeme de transmission de donnees et circuit de reproduction d'horloge mis en application |
| US6782353B2 (en) | 2001-02-23 | 2004-08-24 | Anritsu Corporation | Instrument for measuring characteristic of data transmission system with high accuracy and clock reproducing circuit used therefor |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0463580B2 (ja) | 1992-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6251007A (ja) | 複合ゲ−トジエネレ−タ | |
| US4564870A (en) | Signal detector of magnetic disk apparatus | |
| JPS59125142A (ja) | ジツタ検出装置 | |
| JPH0237739B2 (ja) | ||
| KR940003664B1 (ko) | 디지틀 신호 검출장치 | |
| US20020017934A1 (en) | PLL circuit and recording and playback apparatus using same | |
| JPH0879059A (ja) | 基準クロック発生回路 | |
| JP2967713B2 (ja) | クロックパルス位相制御回路 | |
| JPS6285513A (ja) | スライスレベル自動設定回路 | |
| JPH0877503A (ja) | ピーク検出回路およびそれを使用した記録媒体再生装置 | |
| JP3804156B2 (ja) | 受信器 | |
| JP2792054B2 (ja) | クロック抽出回路 | |
| JPS63239655A (ja) | 情報記録再生装置 | |
| JPH06177771A (ja) | データ再生装置 | |
| JP3286025B2 (ja) | ディジタル信号検出回路 | |
| JPH05109008A (ja) | 磁気デイスク装置における読み取りデータの検出方式 | |
| JPH0991873A (ja) | ディジタル信号再生装置 | |
| JPS5979409A (ja) | デイジタル信号復元方式 | |
| JPS61269266A (ja) | ドロツプアウト検出装置 | |
| JP2002251740A (ja) | 信号スライスレベル自動調整方法およびその装置 | |
| JPS6329306A (ja) | デジタルデ−タ生成装置 | |
| JPH029009A (ja) | ディジタル・データ検出器 | |
| JPH0211048B2 (ja) | ||
| KR980011294A (ko) | 디지탈 데이타 복원장치 | |
| JPH05282784A (ja) | デジタル信号再生検出回路 |