CN114416046A

CN114416046A - 基于ate测试机的多个功能板卡的访问方法及系统

Info

Publication number: CN114416046A
Application number: CN202111460687.3A
Authority: CN
Inventors: 张华赞; 庞贤明; 吴春诚; 赵世伟; 石敬龙
Original assignee: Zhuhai Xinye Measurement And Control Co ltd
Current assignee: Zhuhai Xinye Measurement And Control Co ltd
Priority date: 2021-12-01
Filing date: 2021-12-01
Publication date: 2022-04-29

Abstract

本发明公开了基于ATE测试机的多个功能板卡的访问方法及系统，该方法包括：设置于ATE测试机的传输硬件端，接收上位机根据测试内容生成的第一交互请求包，从第一交互请求包中解析出第一交互类型以及第一数量；传输硬件端根据第一交互类型确定第一传输指令类型，接收第一数量的第一访问地址；传输硬件端通过第一传输指令类型，根据第一访问地址对设置于ATE测试机上的多个功能板卡执行相应的寄存器访问，并根据第一数量判断功能板卡的寄存器访问操作是否完成。本发明一次可以对多个功能板卡上的真实的寄存器地址进行寻址，通过减少交互频度，有效地缩短测试时间，提高了生产效率。

Description

基于ATE测试机的多个功能板卡的访问方法及系统

技术领域

本发明涉及ATE测试的技术领域，特别涉及一种基于ATE测试机的多个功能板卡的访问方法及系统。

背景技术

在ATE(Automatic Test Equipment，集成电路自动测试机)对芯片的测试过程中，ATE测试机分别与上位机及待测板卡连接。上位机发送测试指令给ATE测试机，ATE测试机通过功能板卡对待测板卡进行测试。在测试过程中，当ATE测试机连接有多功能板卡时，上位机需要耗费大量时间依次与各个功能板卡进行交互以获取数据，导致测试时间延长，生产效率不高。

发明内容

本发明旨在至少解决现有技术中存在的技术问题之一。为此，本发明提出一种基于ATE测试机的多个功能板卡的访问方法，能够有效缩短测试时间，提高生产效率。

本发明还提出一种具有上述基于ATE测试机的多个功能板卡的访问方法的基于ATE测试机的多个功能板卡的访问系统。

根据本发明的第一方面实施例的基于ATE测试机的多个功能板卡的访问方法，包括以下步骤：设置于ATE测试机的传输硬件端，接收上位机根据测试内容生成的第一交互请求包，从所述第一交互请求包中解析出第一交互类型以及第一数量；所述传输硬件端根据所述第一交互类型确定第一传输指令类型，接收所述第一数量的第一访问地址；所述传输硬件端通过所述第一传输指令类型，根据所述第一访问地址对设置于ATE测试机上的多个功能板卡执行相应的寄存器访问，并根据所述第一数量判断所述功能板卡的寄存器访问操作是否完成。

根据本发明实施例的基于ATE测试机的多个功能板卡的访问方法，至少具有如下有益效果：通过在一次交互请求中包括多个访问数量，可以在多资源多功能板卡的ATE测试机上，一次对多个功能板卡上的真实的寄存器地址进行寻址，通过减少交互频度，有效地缩短测试时间，提高了生产效率。

根据本发明的一些实施例，所述第一交互类型为寄存器写时，所述传输硬件端接收所述第一数量的待写数据，按照接收到的所述第一访问地址的顺序，将所述第一数量的待写数据写入多个所述功能板卡相应的寄存器中。

根据本发明的一些实施例，所述第一交互类型为寄存器读时，所述传输硬件端按照接收到的所述第一访问地址的顺序，从多个所述功能板卡相应的寄存器中读取数据，生成交互响应包返回给所述上位机，以使所述上位机从所述交互响应包中还原所述第一数量的预设长度的寄存器值。

根据本发明的一些实施例，所述第一访问地址包括所述功能板卡的地址以及寄存器地址。

根据本发明的一些实施例，所述功能板卡的地址的编码格式为独热码。

根据本发明的一些实施例，所述功能板卡通过触发器FF存储的方式对寄存器的数据进行存储。

根据本发明的一些实施例，还包括：所述传输硬件端接收所述上位机根据测试内容生成的第二交互请求包，从所述第二交互请求包中解析出第二交互类型、第二数据长度以及第二访问地址；所述传输硬件端根据所述第二交互类型确定第二传输指令类型，根据所述第二访问地址及所述第二数据长度对单个功能板卡的内存进行访问。

根据本发明的第二方面实施例的基于ATE测试机的多个功能板卡的访问系统，包括：上位机，用于根据测试内容生成的第一交互请求包，所述第一交互请求包中包括：第一交互类型、第一数量以及第一数量的第一访问地址；ATE测试机，所述ATE测试机上设置有传输硬件端及多个功能板卡；所述传输硬件端与所述上位机连接，用于接收所述第一交互请求包，通过所述第一交互类型确定第一传输指令类型，根据所述第一访问地址对多个所述功能板卡执行相应的寄存器访问，并根据所述第一数量判断多个所述功能板卡的寄存器访问操作是否完成。

根据本发明实施例的基于ATE测试机的多个功能板卡的访问系统，至少具有如下有益效果：通过在一次交互请求中包括多个访问数量，可以在多资源多功能板卡的ATE测试机上，一次对多个功能板卡上的真实的寄存器地址进行寻址，通过减少交互频度，有效地缩短测试时间，提高了生产效率。

根据本发明的一些实施例，所述传输硬件端通过USB方式与所述上位机连接。

本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。

附图说明

本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：

图1为本发明实施例的方法的流程示意图；

图2为本发明实施例的方法中上位机的数据帧结构示例；

图3为本发明实施例的方法中上位机对数据的处理流程示意图；

图4为本发明实施例的方法中传输硬件端对指令的处理流程示意图；

图5为本发明实施例的系统的连接示意框图。

附图标记：

上位机100、ATE测试机200、传输硬件端210、功能板卡220。

具体实施方式

下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。

在本发明的描述中，若干的含义是一个或者多个，多个的含义是两个及两个以上，大于、小于、超过等理解为不包括本数，以上、以下、以内等理解为包括本数。如果有描述到第一、第二只是用于区分技术特征为目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量或者隐含指明所指示的技术特征的先后关系。在本发明的描述中，步骤标号仅是为了描述的方便或者引述的方便所作出的标识，各步骤的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本发明实施例的实施过程构成任何限定。

参照图1，本发明的实施例的方法包括：设置于ATE测试机的传输硬件端，接收上位机根据测试内容生成的第一交互请求包，从第一交互请求包中解析出第一交互类型以及第一数量；传输硬件端根据第一交互类型确定第一传输指令类型，接收第一数量的第一访问地址；传输硬件端通过第一传输指令类型，根据第一访问地址对设置于ATE测试机上的多个功能板卡执行相应的寄存器访问，并根据第一数量判断功能板卡的寄存器访问操作是否完成。

本发明的实施例中，上位机根据测试内容对寄存器的读写需求，例如读取测试数据或者操控通道输入输出等，生成对应的数据帧。其中，数据帧包括第一交互请求包(对应于对功能板卡的寄存器访问)及第二交互请求包(对应于功能板卡的内存访问)。上位机发送的数据帧的一个实施例，如图2所示。对于寄存器写，数据帧的内容包括：交互类型(或称指令码)、操作的寄存器数量、地址(功能板卡地址和寄存器地址)及数据内容。对于寄存器读，数据帧的内容包括：交互类型(或称指令码)、操作的寄存器数量及地址(功能板卡的地址和寄存器地址)。图2中，reg_num为操作寄存器数量，addr为寄存器地址+功能板卡地址，datax为寄存器数据，设备地址指的是功能板卡(功能板卡也被称为控制板)的地址。

在本实施例中，上位机在表征交互类型的指令码中，不仅区分了第一交互请求类型中的寄存器读和寄存器写(图2中为0x21)，还地区别了读单个寄存器(图2中为0x20)还是多个寄存器(图2中为0x30)。应理解的是，在本发明的一些实施例中，指令码也可以不区分寄存器读写操作的数量，而是通过图2中的reg_num(即操作寄存器的数量)来进行处理。

此外，为了兼容超出预设大小的寄存器，参照图2的第5行，本实施例中，还通过0x31的指令码，从同一个地址读取寄存器数据，该寄存器数据的大小为reg_num×8。

下面将假定上位机输出的数据帧为图2中的数据帧，并以此为例，说明上位机以及传输硬件端的数据处理过程。

上位机测试待测板卡(或待测芯片)时，根据测试内容发出读写功能板卡的寄存器的需求，比如读写电压值，操控PIN脚输出电压等，流程如图3所示。

(1)寄存器连续写操作时，按照如图2中所示的第二行的第二列的数据帧格式进行打包。获取要访问的N个地址及N个待写入的数据，每个地址都由功能板卡的板卡地址以及该功能板卡的寄存器地址构成。上位机打包时，将功能板卡地址左移位12bit并与寄存器地址合并得到24bit的地址。然后打包成：0x31(8bit)+寄存器个数(8bit)+地址1(24bit)+数据1(24bit)+...+地址N(24bit)+数据N(24bit)，并通过系统API(ApplicationProgramming Interface，应用程序接口)发送给ATE测试机。示例代码如下：

CHAR chBuf[1024]；

LONG nLen；

int iCount＝0；

chBuf[0]＝0x21；//寄存器连续写的指令码

chBuf[1]＝(CHAR)addr.size()；//控制寄存器的数量

for(UINT i＝0；i<addr.size()*7；i+＝7)//写寄存器数据打包

{

chBuf[i+2]＝(CHAR)(addr[iCount]>>0)；//发送寄存器地址位

chBuf[i+3]＝(CHAR)(addr[iCount]>>8)；

chBuf[i+4]＝(CHAR)(addr[iCount]>>16)；

chBuf[i+5]＝(CHAR)(data[iCount]>>0)；//发送寄存器数据

chBuf[i+6]＝(CHAR)(data[iCount]>>8)；

chBuf[i+7]＝(CHAR)(data[iCount]>>16)；

chBuf[i+8]＝(CHAR)(data[iCount]>>24)；

iCount++；

}

USBDevice->InterruptOutEndPt->XferData((PUCHAR)chBuf,nLen)//调用驱动API往ATE测试机的传输硬件端发送

(2)对单个寄存器进行读取操作时，按图2中第三行第二列的数据帧进行打包。将功能板卡地址左移位12bit并与寄存器地址合并得到24bit的地址。然后打包成：0x20(8bit)+reg_num(8bit)+addr(24bit)；其中，reg_num取值为1。上位机通过系统API(Application Programming Interface，应用程序接口)发送给ATE测试机，以及，调用系统API读回ATE测试机的功能板卡的相应寄存器中的数据并还原为预设长度的寄存器的值。

示例代码如下：

CHAR chBuf[4]；

LONG nLen；

chBuf[0]＝0x20；//单个寄存器读指令码

chBuf[1]＝(CHAR)(addr>>0)；//单个寄存器读地址

chBuf[2]＝(CHAR)(addr>>8)；

chBuf[3]＝(CHAR)(addr>>16)；

USBDevice->InterruptOutEndPt->XferData((PUCHAR)chBuf,nLen)；//调用驱动API发送指令和地址给ATE测试机

USBDevice->InterruptInEndPt->XferData((PUCHAR)chBuf,nLen)//调用驱动

API从下位的ATE测试机读回，chBuf为读回未处理的数据。

DWORD nTemp[4]；

nTemp[0]＝(DWORD)chBuf[0]&0xff；

nTemp[1]＝(DWORD)chBuf[1]&0xff；

nTemp[2]＝(DWORD)chBuf[2]&0xff；

nTemp[3]＝(DWORD)chBuf[3]&0xff；

data＝nTemp[3]*0x1000000+nTemp[2]*0x10000+nTemp[1]*0x100+nTemp[0]；//将读回的数据进行还原成一个32bit的寄存器值

其中的还原运算原理为，将数据读回后，按bit放大进行相加运算

(3)类似地，对多个寄存器进行连续读取操作时，按图2中第四行第二列的数据帧进行打包。获取要访问的N个地址，每个地址都由功能板卡的板卡地址以及该功能板卡的寄存器地址构成。上位机打包时，将功能板卡地址左移位12bit并与寄存器地址合并得到24bit的地址，然后打包为：0x30(8bit)+寄存器个数(8bit)+地址1(24bit)+地址2(24bit)+...+地址N(24bit)。上位机通过系统API(Application Programming Interface，应用程序接口)发送给ATE测试机，以及，调用系统API读回ATE测试机的功能板卡的相应寄存器中的数据，并将每个寄存器中读取的数据还原为预设长度的寄存器的值。

示例代码如下：

chBuf[0]＝0x30；//寄存器连续读指令码

chBuf[1]＝(CHAR)addr.size()；//控制寄存器的数量

for(UINT i＝0；i<addr.size()*3；i+＝3)//连续读的寄存器地址打包

{

chBuf[i+2]＝(CHAR)(addr[ReadCount]>>0)；

chBuf[i+3]＝(CHAR)(addr[ReadCount]>>8)；

chBuf[i+4]＝(CHAR)(addr[ReadCount]>>16)；

ReadCount++；

}

USBDevice->InterruptOutEndPt->XferData((PUCHAR)chBuf,nLenOut)//调用驱动API发送指令和地址给ATE测试机

USBDevice->InterruptInEndPt->XferData((PUCHAR)chBuf,nLen)//调用驱动API从下位的ATE控制读回，chBuf为读回未处理的数据。

for(unsigned int i＝0；i<addr.size()*4；i+＝4)

{

DWORD nTemp[4]；

nTemp[0]＝(DWORD)chBuf[i]&0xff；

nTemp[1]＝(DWORD)chBuf[i+1]&0xff；

nTemp[2]＝(DWORD)chBuf[i+2]&0xff；

nTemp[3]＝(DWORD)chBuf[i+3]&0xff；

data.push_back(nTemp[3]*0x1000000+nTemp[2]*0x10000+nTemp[1]*0x100+nTemp[0])；

}//将读回的数据按顺序进行还原成多个32bit的寄存器值

此外，上位机还会根据测试内容生成的第二交互请求包，请求对功能板卡的内存进行访问，该第二交互请求包包括：第二交互类型(相当于图2中的指令码)、第二数据长度以及第二访问地址。具体参照图2中的写DDR数据及读DDR数据。

在本发明的一个实施例中，传输硬件端是通过Cypress EZ-USB FX2LPNOEEPROM芯片来实现的。Cypress的

FX2LP(CY7C68013A/14A)是EZ-USBFX2(CY7C68013)的低功率版本，这是一个高集成、低功耗的USB2.0微控制器。通过集成USB2.0收发器、串行接口引擎(SIE)、增强的8051微控制器和可编程外围接口到单个芯片中。通用可编程接口(GPIF)和Master/从端点FIFO(8位或16位数据总线)为流行接口如ATA、UTOPIAEPP、PCMCIA和大多数DSP/处理器提供了一个简单的接口。应理解的是，传输硬件端的上述实现方式仅为说明性的示例，本发明的实施例不限制于此。

传输硬件端是通过修改8051单片机的代码来完成寄存器传输协议的升级，来使得交互次数减少，速度变快，整体操作流程如图4所示。其中，该传输硬件端的传输功能示例如下表1。

表1：传输硬件端的传输功能表

其中，IOR表示IO读，IOW表示IO写，MEMR表示MEM读，MEMW表示MEM写。

参照图4，传输硬件端循环等待上位机发送的数据帧。若接收到数据帧，则根据指令码判断是IO读写(即功能板卡的寄存器读写)还是MEM读写(即功能板卡的内存读写，与2中的写DDR数据及读DDR数据对应)。

若为MEM读，则记录并设置读取数据量的大小len，根据接收到的地址(即第二访问地址)确定要选择的设备(即功能板卡)的独热码，根据独热码对功能板卡执行相应的内存读操作。

若为MEM写，则记录并设置写入数据量的大小len，根据接收到的地址(即第二访问地址)确定要选择的设备的独热码，根据独热码对功能板卡执行相应的内存写操作。

若为IO读，则根据接收到的寄存器数量reg_num(相当于第一数量)，判断操作寄存器是否完成；若未完成，则通过表1中的控制码addrl_sel和addrh_sel传输地址和IOR指令，通过表1中的控制码device_sel和device_read_nx对功能板卡的相应寄存器执行数据回读，操作完一个寄存器，则将剩余操作次数减1；若已完成，则等待上位机的下一个数据帧。

若为IO写，则根据接收到的寄存器数量reg_num(相当于第一数量)，判断操作寄存器是否完成；若未完成，则通过表1中的控制码addrl_sel传输地址和IOW指令，则通过表1中的控制码device_sel的对功能板卡的相应寄存器执行数据写入，操作完一个寄存器，则将剩余操作次数减1；若已完成，则等待上位机的下一个数据帧。

本发明的实施例中，ATE测试机中的功能板卡对寄存器数据不再使用异步FIFO的存储方式，改用触发器FF存储的方式，数据响应更快，并能实时反馈传输硬件端(例如：CYPERSS)的底层是否属于忙碌状态。触发器FF，就是在收到输入脉冲的时候，锁存数据，而平时则是保持状态的。当处于锁存期间，则是反馈忙碌，锁存结束，则反馈空闲状态。

在本发明的实施例中，如图2所示，功能板卡(即ATE控制板)的设备地址编码格式为独热码，但发明并不仅限于此。

图5为本发明实施例的系统的连接示意框图。本发明的实施例中，上位机100与设置于ATE测试机200中的传输硬件端210连接。ATE测试机200通过传输硬件端210实现以USB的方式与上位机连接。ATE测试机200在测试时会与多个待测板卡连接；对待测板卡的测试实际上是通过功能板卡220来完成的。为了便于理解，图5中省略了与ATE测试机200外部连接的待测板卡，并仅示出了2个功能板卡220以作示例。

在本发明的一个实施例中，传输硬件端是通过Cypress EZ-USB FX2LP NOEEPROM芯片来实现的。Cypress的

FX2LP(CY7C68013A/14A)是EZ-USBFX2(CY7C68013)的低功率版本，这是一个高集成、低功耗的USB2.0微控制器。通过集成USB2.0收发器、串行接口引擎(SIE)、增强的8051微控制器和可编程外围接口到单个芯片中。通用可编程接口(GPIF)和Master/从端点FIFO(8位或16位数据总线)为流行接口如ATA、UTOPIAEPP、PCMCIA和大多数DSP/处理器提供了一个简单的接口。应理解的是，传输硬件端210的上述实现方式仅为说明性的示例，本发明的实施例不限制于此。

ATE测试机200上设置有多个功能板卡220；方便起见，图5中仅示出了两个功能板卡300。

上位机100根据测试内容生成的第一交互请求包，该第一交互请求包中包括：第一交互类型、第一数量以及第一数量的第一访问地址；其中，第一交互类型包括：寄存器读、寄存器写。

ATE测试机200上设置有传输硬件端210；该传输硬件端210接收上位机100下发的第一交互请求包，根据第一交互类型确定第一传输指令类型，根据第一访问地址对多个功能板卡220执行相应的寄存器访问。该传输硬件端210还根据第一数量判断功能板卡220的寄存器访问操作是否完成。

上位机还可以根据测试内容生成第二交互请求包，该第二交互请求包中包括：第二交互类型，第二数据长度以及第二访问地址。其中，第二交互类型包括功能板卡的内存的读写(对应于表3中的读DDR数据、写DDR数据)。第二数据长度表示要操作的内存的长度，第二访问地址对应于功能板卡的地址。传输硬件端210传输第二访问地址，确定第二传输指令类型(内存读还是写)，告知相应的功能板卡对内存进行相应操作。

尽管本文描述了具体实施方案，但是本领域中的普通技术人员将认识到，许多其它修改或另选的实施方案同样处于本公开的范围内。例如，结合特定设备或组件描述的功能和/或处理能力中的任一项可以由任何其它设备或部件来执行。另外，虽然已根据本公开的实施方案描述了各种示例性具体实施和架构，但是本领域中的普通技术人员将认识到，对本文所述的示例性具体实施和架构的许多其它修改也处于本公开的范围内。

上文参考根据示例性实施方案所述的系统、方法、系统和/或计算机程序产品的框图和流程图描述了本公开的某些方面。应当理解，框图和流程图中的一个或多个块以及框图和流程图中的块的组合可分别通过执行计算机可执行程序指令来实现。同样，根据一些实施方案，框图和流程图中的一些块可能无需按示出的顺序执行，或者可以无需全部执行。另外，超出框图和流程图中的块所示的那些部件和/或操作以外的附加部件和/或操作可存在于某些实施方案中。

因此，框图和流程图中的块支持用于执行指定功能的装置的组合、用于执行指定功能的元件或步骤的组合以及用于执行指定功能的程序指令装置。还应当理解，框图和流程图中的每个块以及框图和流程图中的块的组合可以由执行特定功能、元件或步骤的专用硬件计算机系统或者专用硬件和计算机指令的组合来实现。

本文所述的程序模块、应用程序等可包括一个或多个软件组件，包括例如软件对象、方法、数据结构等。每个此类软件组件可包括计算机可执行指令，所述计算机可执行指令响应于执行而使本文所述的功能的至少一部分(例如，本文所述的例示性方法的一种或多种操作)被执行。

软件组件可以用各种编程语言中的任一种来编码。一种例示性编程语言可以为低级编程语言，诸如与特定硬件体系结构和/或操作系统平台相关联的汇编语言。包括汇编语言指令的软件组件可能需要在由硬件架构和/或平台执行之前由汇编程序转换为可执行的机器代码。另一种示例性编程语言可以为更高级的编程语言，其可以跨多种架构移植。包括更高级编程语言的软件组件在执行之前可能需要由解释器或编译器转换为中间表示。编程语言的其它示例包括但不限于宏语言、外壳或命令语言、作业控制语言、脚本语言、数据库查询或搜索语言、或报告编写语言。在一个或多个示例性实施方案中，包含上述编程语言示例中的一者的指令的软件组件可直接由操作系统或其它软件组件执行，而无需首先转换成另一种形式。

软件组件可存储为文件或其它数据存储构造。具有相似类型或相关功能的软件组件可一起存储在诸如特定的目录、文件夹或库中。软件组件可为静态的(例如，预设的或固定的)或动态的(例如，在执行时创建或修改的)。

上面结合附图对本发明实施例作了详细说明，但是本发明不限于上述实施例，在所属技术领域普通技术人员所具备的知识范围内，还可以在不脱离本发明宗旨的前提下作出各种变化。

Claims

1.一种基于ATE测试机的多个功能板卡的访问方法，其特征在于，包括以下步骤：

设置于ATE测试机的传输硬件端，接收上位机根据测试内容生成的第一交互请求包，从所述第一交互请求包中解析出第一交互类型以及第一数量；

所述传输硬件端根据所述第一交互类型确定第一传输指令类型，接收所述第一数量的第一访问地址；

所述传输硬件端通过所述第一传输指令类型，根据所述第一访问地址对设置于ATE测试机上的多个功能板卡执行相应的寄存器访问，并根据所述第一数量判断所述功能板卡的寄存器访问操作是否完成。

2.根据权利要求1所述的基于ATE测试机的多个功能板卡的访问方法，其特征在于，所述第一交互类型为寄存器写时，所述传输硬件端接收所述第一数量的待写数据，按照接收到的所述第一访问地址的顺序，将所述第一数量的待写数据写入多个所述功能板卡相应的寄存器中。

3.根据权利要求1所述的基于ATE测试机的多个功能板卡的访问方法，其特征在于，所述第一交互类型为寄存器读时，所述传输硬件端按照接收到的所述第一访问地址的顺序，从多个所述功能板卡相应的寄存器中读取数据，生成交互响应包返回给所述上位机，以使所述上位机从所述交互响应包中还原所述第一数量的预设长度的寄存器值。

4.根据权利要求1所述的基于ATE测试机的多个功能板卡的访问方法，其特征在于，所述第一访问地址包括所述功能板卡的地址以及寄存器地址。

5.根据权利要求4所述的基于ATE测试机的多个功能板卡的访问方法，其特征在于，所述功能板卡的地址的编码格式为独热码。

6.根据权利要求1所述的基于ATE测试机的多个功能板卡的访问方法，其特征在于，所述功能板卡通过触发器FF存储的方式对寄存器的数据进行存储。

7.根据权利要求1所述的基于ATE测试机的多个功能板卡的访问方法，其特征在于，还包括：

所述传输硬件端接收所述上位机根据测试内容生成的第二交互请求包，从所述第二交互请求包中解析出第二交互类型、第二数据长度以及第二访问地址；

所述传输硬件端根据所述第二交互类型确定第二传输指令类型，根据所述第二访问地址及所述第二数据长度对单个功能板卡的内存进行访问。

8.一种基于ATE测试机的多个功能板卡的访问系统，用于执行权利要求1至7中任一项的方法，其特征在于，包括：

上位机，用于根据测试内容生成的第一交互请求包，所述第一交互请求包中包括：第一交互类型、第一数量以及第一数量的第一访问地址；

ATE测试机，所述ATE测试机上设置有传输硬件端及多个功能板卡；所述传输硬件端与所述上位机连接，用于接收所述第一交互请求包，通过所述第一交互类型确定第一传输指令类型，根据所述第一访问地址对多个所述功能板卡执行相应的寄存器访问，并根据所述第一数量判断多个所述功能板卡的寄存器访问操作是否完成。

9.根据权利要求8所述的基于ATE测试机的多个功能板卡的访问系统，其特征在于，所述传输硬件端通过USB方式与所述上位机连接。