TWI452833B - 輸出元件、信號迴轉率的校正與控制方法以及信號振幅的控制方法 - Google Patents
輸出元件、信號迴轉率的校正與控制方法以及信號振幅的控制方法 Download PDFInfo
- Publication number
- TWI452833B TWI452833B TW098145751A TW98145751A TWI452833B TW I452833 B TWI452833 B TW I452833B TW 098145751 A TW098145751 A TW 098145751A TW 98145751 A TW98145751 A TW 98145751A TW I452833 B TWI452833 B TW I452833B
- Authority
- TW
- Taiwan
- Prior art keywords
- voltage
- output
- current
- slew rate
- value
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 25
- 238000012937 correction Methods 0.000 claims description 52
- 239000003990 capacitor Substances 0.000 claims description 40
- 238000002955 isolation Methods 0.000 claims description 6
- 230000003139 buffering effect Effects 0.000 claims description 2
- 238000007599 discharging Methods 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 12
- 238000012360 testing method Methods 0.000 description 5
- 230000007704 transition Effects 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000009022 nonlinear effect Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
- H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
- H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Description
本揭露為一種可控制迴轉率及準位輸出之元件,可在不同的負載及負載條件持續變動下,輸出一具有可精確控制迴轉率及電壓準位之驅動信號。
輸出與驅動電路是晶片設計上常見的介面電路,是作為晶片核心電路與外部電路或其他晶片之間的緩衝裝置,可使得晶片外的負載變異與干擾所造成的影響降低。一般的輸出與驅動電路只需具有適當的電流驅動能力以及適當的自我保護機制即可。但因為輸出與驅動電路所要驅動的負載裝置有可能會有極大的變異,加上在輸出波形上有極高的精確度要求,如在訊號轉態的上升與下降時間及輸出準位,以現行之實施方式。
第1圖為一習知的輸出信號的迴轉率(slew rate)控制裝置的示意圖。在第1圖中,輸入信號經過迴轉率控制邏輯11後,藉由複數個反相器,如反相器12,輸出,其中反相器的高電壓準位VIH與低電壓準位VIL分別透過第一可程式化穩壓器13與第二可程式化穩壓器14設定。因為反相器並非理想的開關元件,且存在特定的導通電阻(On-resistance),經過此一非理想反向器對存在特定寄生電容性的輸出端,會使得邏輯準位轉態需要時間。因此透過並聯的反相器的數量可以控制其導通電阻,達到改變迴轉率的目的。
但在第1圖中,若輸出信號所驅動的負載改變,則第一可程式化穩壓器13與第二可程式化穩壓器14提供的電壓也會與負載上的電壓有所不同。為了降低兩者的電壓差,必需增加反相器的大小,亦就是降低經過反相器的電壓差,而因增加面積造成其寄生電容變大又會降低整體電路的操作速度。此外,反相器的導通電阻會隨著輸出到負載的電壓不同而產生非線性效應,使得輸出的波形造成極大的失真,而且PMOS與NMOS的導通時間控制(dead time control)亦可能會造成波形的交錯失真。因此,以切換反相器為主的習知輸出信號的迴轉率控制裝置有其許多的缺點存在。
本揭露提供一種輸出元件,用於根據一輸入信號控制該輸出元件的一驅動電壓,包括:一第一可切換電流模組,耦接一端點,用以輸出一第一電流;一第二可切換電流模組,耦接該端點,用以輸出一第二電流;一可切換電容模組,耦接該端點,具有一電容值;一校正控制電路,用以校正該電容值、該第一與該第二電流;一時間常數校正電路,根據固定的電壓源與時間源產生一參考迴轉率,並且根據該參考迴轉率控制該校正控制電路去選擇性地校正該第一、第二電流或該電容值,使得該第一、第二電流與該電容值的比值符合該參考迴轉率;以及一電壓箝制器,用於設定一高低電壓值,將該端點的該驅動電壓的振幅箝制在該高低電壓值的範圍內。
本揭露更提供一種信號迴轉率校正方法,適用於一電子裝置的一輸出元件,該輸出元件根據一輸入信號校正一驅動電壓的迴轉率,該校正方法包括:該輸出元件中的一時間常數校正電路根據固定的電壓源與時間源產生一參考迴轉率;該時間常數校正電路根據該參考迴轉率校正該輸出元件的一輸出電流值以及校正該輸出元件中的一可切換電容模組的一電容值,使得該輸出電流值與該電容值的比例符合該參考迴轉率。
本揭露更提供一種信號迴轉率及振幅控制方法,適用於一電子裝置的一輸出元件,該方法包括:提供一校正的電流值及一校正的電容值至該輸出元件;該輸出元件根據該校正的電流值調整一可切換電流模組的一輸出電流值,且根據該校正的電容值調整一可切換電容模組的一輸出電容值,並且產生一驅動電壓;提供該驅動電壓至該輸出元件的一電壓箝制器;以及設定一高低電壓值使得該電壓箝制器將該驅動電壓的振幅限制於該高低電壓值範圍內;其中當該輸出電流值與該輸出電容值變化時,該驅動電壓的該迴轉率相對應地變化;以及其中該電壓箝制器對應該驅動電壓的振幅設定該高低電壓值範圍。
本揭露更提供一種信號控制方法,適用於一電子裝置的一輸出元件,該控制方法包括:該輸出元件中的一時間常數校正電路根據固定的電壓源與時間源產生一參考迴轉率;該時間常數校正電路根據該參考迴轉率校正該輸出元件中的一電流模組以得到一校正電流值及/或校正該輸出元件中的一可切換電容模組以得到一校正電容值,使得該校正電流值與該校正電容值的比例符合該參考迴轉率;該輸出元件根據該校正電流值調整該可切換電流模組的一輸出電流值,且根據該校正電容值調整該可切換電容模組的一輸出電容值,並且產生一驅動電壓;提供該驅動電壓至該輸出元件的一電壓箝制器;設定一高低電壓值使得該電壓箝制器將該驅動電壓的振幅限制於該高低電壓值範圍內;以及透過一隔離驅動電路輸出該驅動電壓至負載;其中當該輸出電流值與該輸出電容值變化時,該驅動電壓的迴轉率相對應地變化;以及其中該電壓箝制器對應該驅動電壓的振幅設定該高低電壓值範圍。
本揭露的輸出元件、信號迴轉率的校正與控制方法以及信號振幅的控制方法可在不同的負載及負載條件持續變動下,輸出一具有可精確控制迴轉率及電壓準位之驅動信號,並且可廣泛使用於儀器、量測設備以及須精準輸出波型之設備,亦可用於須大驅動力之長距離有線通訊。
下文所討論者為本揭露之較佳實施例。雖然本說明書在基於本揭露之精神以下列實施例說明,但是並非用以限制本揭露為該等實施例。本揭露所舉之實施例僅用以為本說明書之舉例說明使用,並非用以限制本揭露之觀點。
第2圖為本揭露之一可控制信號迴轉率與振幅之輸出元件的一實施例的示意圖。在本實施例中,係以一測試裝
置輸出測試信號到待測裝置(device under test)為例說明,因此輸入信號是指原先測試裝置輸出的測試信號,而輸出信號是指經過迴轉率及電壓準位調整後且經過隔離驅動電路送至待測物或負載的待測信號,內部電壓是指在節點30的電壓。
輸出元件200包括第一可切換電流模組21、第二可切換電流模組22、校正控制電路23、可切換電容模組24、C/I時間常數校正電路25、電壓箝制器26、隔離驅動電路27、反相器28以及固定的電壓源與時間源29。
第一可切換電流模組21連接第一開關Sw1的第一輸入端。第一開關Sw1的第一輸出端連接端點30,並且其第一控制端連接反相器28的輸出端。第二可切換電流模組22連接第二開關的第二輸入端。第二開關SW2的第二輸出端連接端點30,並且第一控制端直接接收輸入信號。可切換電容模組24連接端點30。校正控制電路23連接第一可切換電流模組21、第二可切換電流模組22與可切換電容模組23。時間常數校正電路25連接端點30以及校正控制電路23。電路箝制器26的輸入端連接端點30,其輸出端連接隔離驅動電路27。
輸入信號被直接傳送到第二開關Sw2以及透過一反相器28傳送到第一開關Sw1,用以控制開關Sw1與Sw2的導通或關閉。電容電流(capacitance/current,C/I)時間常數校正電路25會根據電子系統上的參考時脈以及以半導體的能階產生而產生的穩定電壓參考源(亦即是固定的時間源與電壓源29),產生一參考迴轉率。因為是使用以半導
體的能階產生而產生的穩定電壓參考源,因此可以避免因為製程、溫度及供給電壓所造成的電壓差異。迴轉率的定義為單位時間的暫態電壓變化,也就是dv/dt。換言之,迴轉率的表示方式也可以替換成I/C。因為電壓與時間的參考源的精確度高,因此可以依據參考迴轉率對輸出元件的驅動電壓的迴轉率作精確的校正,亦即是藉由校正電容值與電流值間接符合參考迴轉率。最後,再根據校正的電容值與電流值控制或調整驅動電壓的迴轉率。
在第2圖的實施例中,當電容電流時間常數校正電路25根據固定電壓源與固定時間源29產生參考迴轉率後,透過校正控制電路23來控制第一可切換電流模組21與第二可切換電流模組22的輸出電流值(包含來自第一可切換電流模組21的第一電流ISW1
以及來自第二可切換電流模組22的第二電流ISW2
),或是改變可切換電容模組24的電容值,使得輸出電流值與電容值的比例能符合參考迴轉率。
一般而言,輸出信號所需的電壓準位都低於系統的供給電壓。為了達到輸出信號所需的電壓準位,利用一電壓箝制器26來控制輸出信號的高低電壓準位。電壓箝制器26可根據數位類比轉換器或是低輸出能力的可程式化穩壓器所提供一組高和低的電壓設定值,將超過此組電壓準位上下限部份截除,使輸出信號的電壓準位滿足需求。於另一實施例中,在電壓箝制器26的輸出端設置一隔絕驅動電路27,例如運算放大器組成的電壓隨耦器,用以緩衝輸出元件所輸出的驅動電壓以及隔絕輸出元件與負載,使得負載變動不會影響驅動電壓的品質。
第3圖根據本揭露的實施例係一信號控制方法的流程圖。本方法是應用在電子裝置的輸出驅動電路。在步驟S31中,先找出電子裝置的一個固定的電壓源與時間源,例如以半導體的能階產生而產生的穩定電壓參考源以及電子裝置的時脈震盪器,根據固定的電壓源與時間源29產生參考迴轉率(亦即是電壓時間變化率dv/dt)。接著,在步驟S32中,根據參考迴轉率dv/dt校正目前可切換電流模組(21與22)與可切換電容模組24的電流值與電容值。接著在步驟S33中,判斷校正後的電流值與電容值是否符合參考迴轉率,若否,則回到步驟S32中,再次對可切換電流模組(21與22)與可切換電容模組24的電流值與電容值進行校正,直到驅動電路的電容值與電流值的比例符合參考迴轉率dv/dt為止。若是,則跳到步驟S34,根據校正後的電流值與電容值(符合參考迴轉率)再調整可切換電流模組(21與22)與可切換電容模組24以產生驅動電壓同時改變驅動電壓的迴轉率。在步驟S35,藉由電壓箝制器26將驅動電壓限制於一定的電壓準位範圍內以符合負載電路需要。最後,在步驟S36,透過隔離驅動電路27輸出驅動電壓。須注意到校正迴轉率與控制/調整迴轉率是不同的。以下將更詳細說明校正迴轉率的方式。
電容電流(C/I)時間常數校正電路25會先根據一個已知且精確的電壓源與時脈源進行電壓時間變化率(也就是參考迴轉率)的設定。因為電壓時間變化率dv/dt等於電容/電流的比值。接著,電容電流時間常數校正電路25會根據已經決定的電容/電流的比值來控制第一可切換電流模組21與第二可切換電流模組22調整第一電流ISW1
與/或第二電流ISW2
的大小以及可切換電容模組24的電容值。於一實施例中,可切換電容模組24的電容值是固定,因此藉由控制第一電流ISW1
與/或第二電流ISW2
的大小來達到調整迴轉率的目的。當電流調整後,電容電流時間常數校正電路25會量測端點30上的電流對電容充電所產生的電壓值以了解目前的電容值與電流值之比例與參考迴轉率之間的關係,並判斷此時的電容值與電流值之比例是否符合參考迴轉率。若不是,則再次調整第一電流ISW1
與/或第二電流ISW2
的大小,直到電容值與第一電流ISW1
之比值以及電容值與第二電流ISW2
之比值符合參考迴轉率為止。
於另一實施例中,可切換電容模組24的電容值也是可調整的,因此藉由同時控制第一電流ISW1
與/或第二電流ISW2
的大小以及電容值的大小來達到調整迴轉率的目的。亦即是電容電流時間常數校正電路25會量測目前的第一電流ISW1
與/或第二電流ISW2
、可切換電容模組24的電容值以及可切換電容模組24上的電壓,並判斷此時的電容值與第一電流ISW1
以及電容值與第二電流ISW2
的比例是否符合參考迴轉率直到符合參考迴轉率為止。同樣地,於另一於實施例中,可固定電容值而僅校正第一電流ISW1
與/或第二電流ISW2
以符合參考迴轉率。
第4a至第4c圖為第2圖的電容/電流時間常數校正裝置的校正運作的示意圖。在第4a至第4c圖中,迴轉率被設定為Vref
/T。ψ1為開關Sw1的導通時間,ψ2為開關Sw2的導通時間。在第4a圖中,電流源輸出的電流值為I1
,此時開關Sw2在導通時間T後,電壓值大於預定的電壓Vref
,因此可知電流I1
值過大。在第4b圖中,電流源輸出的電流值為I2
,此時開關Sw2在導通時間T後,電壓值等於預定的電壓Vref
,因此可知電流I2
值即為所求。在第4c圖中,電流源輸出的電流值為I3
,此時開關Sw2在導通時間T後,電壓值小於預定的電壓Vref
,因此可知電流I3
值過小。
請參考第5a至第5d圖。第5a圖為低迴轉率的驅動電壓的波形圖。第5a圖中的迴轉率控制是降低第一可切換電流模組21與第二可切換電流模組22的輸出電流ISW1
與ISW2
的大小,並增加可切換電容模組24的電容值。要注意的是,第一可切換電流模組22的輸出電流ISW1
與可切換電容模組24的電容值可決定驅動電壓的上升時間。第二可切換電流模組22的輸出電流ISW2
與可切換電容模組24的電容值可決定驅動電壓的下降時間。於本實施例中,第一可切換電流模組21與第二可切換電流模組22輸出的電流是相同的,但亦可設定不同的輸出電流,使得驅動電壓的上升時間與下降時間不同。另外,透過控制第一開關Sw1與第二開關Sw2可決定驅動電壓的轉態點(由低電位轉成高電位或由高電位成低電位的時間),亦即是控制第一開關Sw1與第二開關Sw2可決定驅動電壓的頻率。
第5b圖為第5a圖的驅動電壓經過電壓箝制器26的輸出信號圖。利用電壓箝制器26來限制驅動電壓的高電壓準位與低電壓準位。在第5b圖中的高電壓準位VH
與低電壓準位VL
可根據所需輸出要求而設定,非用以將本揭露限於第5b圖的高電壓準位VH
與低電壓準位VL
。
第5c為一高迴轉率的輸出信號的波形圖。第5a圖中的迴轉率控制是增加第一可切換電流模組21與第二可切換電流模組22的輸出電流ISW1
與ISW2
的大小,並降低可切換電容模組24的電容值。要注意的是,第一可切換電流模組22的輸出電流ISW1
與可切換電容模組24的電容值可決定驅動電壓的上升時間。第二可切換電流模組22的輸出電流ISW2
與可切換電容模組24的電容值可決定驅動電壓的下降時間。於本實施例中,第一可切換電流模組21與第二可切換電流模組22輸出的電流是相同的,但亦可設定不同的輸出電流,使得驅動電壓的上升時間與下降時間不同。另外,透過控制第一開關Sw1與第二開關Sw2可決定驅動電壓的轉態點(由低電位轉成高電位或由高電位成低電位的時間),亦即是控制第一開關Sw1與第二開關Sw2可決定驅動電壓的頻率。第5d圖為第5c圖的驅動電壓經過電壓箝制器26的輸出信號圖。
雖然本揭露已以較佳實施例揭露如上,然其並非用以限定本揭露,任何熟習此技藝者,在不脫離本揭露之精神和範圍內,當可作些許之更動與潤飾,因此本揭露之保護範圍當視後附之申請專利範圍所界定者為準。
11...迴轉率控制邏輯
12...反相器
13...第一可程式化穩壓器
14...第二可程式化穩壓器
21...第一可切換電流模組
22...第二可切換電流模組
23...校正控制電路
24...可切換電容模組
25...C/I時間常數校正電路
26...電壓箝制器
27...隔絕驅動電路
28...反相器
29...固定電壓源與時間源
30...端點
Sw1...第一開關
Sw2...第二開關
S31、S32、S33、S34、S34、S35、S36...方法步驟
第1圖為一習知的輸出信號的迴轉率(slew rate)控制裝置的示意圖;
第2圖為本揭露之一可控制信號迴轉率與振幅之輸出元件的一實施例的示意圖;
第3圖根據本揭露的實施例係一信號控制方法的流程圖;
第4a至第4c圖為第2圖的電容/電流時間常數校正裝置的校正運作的示意圖;
第5a圖為低迴轉率的輸出信號的波形圖;
第5b圖為第5a圖的輸出信號經過電壓箝制器26的輸出信號圖;
第5c為一高迴轉率的輸出信號的波形圖;以及
第5d圖為第5c圖的輸出信號經過電壓箝制器26的輸出信號圖。
21...第一可切換電流模組
22...第二可切換電流模組
23...校正控制電路
24...可切換電容模組
25...C/I時間常數校正電路
26...電壓箝制器
27...隔絕驅動電路
28...反相器
29...固定電壓源與時間源
30...端點
Sw1...第一開關
Sw2...第二開關
Claims (9)
- 一種輸出元件,用於根據一輸入信號控制該輸出元件的一驅動電壓,包括:一第一可切換電流模組,耦接一端點,用以輸出一第一電流;一第二可切換電流模組,耦接該端點,用以輸出一第二電流;一可切換電容模組,耦接該端點,具有一電容值;一校正控制電路,用以校正該電容值、該第一與該第二電流;一時間常數校正電路,根據固定的電壓源與時間源產生一參考迴轉率,並且根據該參考迴轉率控制該校正控制電路去選擇性地校正該第一、第二電流或該電容值,使得該第一、第二電流與該電容值的比值符合該參考迴轉率;以及一電壓箝制器,用於設定一高低電壓值,將該端點的該驅動電壓的振幅箝制在該高低電壓值的範圍內。
- 如申請專利範圍第1項所述之輸出元件,其中更包括:一反相器,根據該輸入信號產生一反相輸入信號;一第一開關,具有一第一輸入端耦接該第一可切換電流模組,一第一輸出端耦接該端點,以及一第一控制端接收該反相輸入信號;以及一第二開關,具有一第二輸入端耦接該第二可切換電流模組,一第二輸出端耦接該端點,以及一第二控制端接收該輸入信號;其中該第一開關根據該反相輸入信號切換,並且該第二開關根據該輸入信號切換,藉此控制該驅動電壓的頻率。
- 如申請專利範圍第2項所述之輸出元件,更包含一隔絕驅動電路,用於緩衝該驅動電壓以及隔離該驅動電壓與負載。
- 如申請專利範圍第1項所述之輸出元件,其中該時間常數校正電路耦接該端點,在特定時間量測因該第一電流與該第二電流充放電該可切換電容模組所產生的該驅動電壓。
- 一種信號迴轉率校正方法,適用於一電子裝置的一輸出元件,該輸出元件根據一輸入信號校正一驅動電壓的迴轉率,該校正方法包括:該輸出元件中的一時間常數校正電路根據固定的電壓源與時間源產生一參考迴轉率;該時間常數校正電路根據該參考迴轉率校正該輸出元件的一輸出電流值以及校正該輸出元件中的一可切換電容模組的一電容值,使得該輸出電流值與該電容值的比例符合該參考迴轉率。
- 如申請專利範圍第5項所述之信號迴轉率校正方法,其中該驅動電壓係根據該電流值對該可切換電容模組進行充放電所產生。
- 一種信號迴轉率及振幅控制方法,適用於一電子裝置的一輸出元件,該方法包括:提供一校正的電流值及一校正的電容值至該輸出元件;該輸出元件根據該校正的電流值調整一可切換電流模組的一輸出電流值,且根據該校正的電容值調整一可切換電容模組的一輸出電容值,並且產生一電壓訊號;傳送該電壓訊號至一電壓箝制器;以及設定一高低電壓值使得該電壓箝制器將該驅動電壓的振幅限制於該高低電壓值範圍內;其中當該輸出電流值與該輸出電容值變化時,該驅動電壓的該迴轉率相對應地變化;以及其中該電壓箝制器設定箝制電壓範圍對應輸出訊號的振幅高低電壓值。
- 如申請專利範圍第7項所述之信號迴轉率及振幅控制方法,其中該可切換電流模組包括一第一可切換電流模組與一第二可切換電流模組。
- 一種信號控制方法,適用於一電子裝置的一輸出元件,該控制方法包括:該輸出元件中的一時間常數校正電路根據固定的電壓源與時間源產生一參考迴轉率;該時間常數校正電路根據該參考迴轉率校正該輸出元件中的一電流模組以得到一校正電流值及/或校正該輸出元件中的一可切換電容模組以得到一校正電容值,使得該校正電流值與該校正電容值的比例符合該參考迴轉率;該輸出元件根據該校正電流值調整該可切換電流模組的一輸出電流值,且根據該校正電容值調整該可切換電容模組的一輸出電容值,並且產生一驅動電壓;提供該驅動電壓至該輸出元件的一電壓箝制器;設定一高低電壓值使得該電壓箝制器將該驅動電壓的振幅限制於該高低電壓值範圍內;以及透過一隔離驅動電路輸出該驅動電壓至負載;其中當該輸出電流值與該輸出電容值變化時,該驅動電壓的迴轉率相對應地變化;以及其中該電壓箝制器設定箝制電壓範圍對應輸出訊號的振幅高低電壓值。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW098145751A TWI452833B (zh) | 2009-12-30 | 2009-12-30 | 輸出元件、信號迴轉率的校正與控制方法以及信號振幅的控制方法 |
US12/971,617 US8269539B2 (en) | 2009-12-30 | 2010-12-17 | Method for calibrating and controlling signal slew rate, and output stage using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW098145751A TWI452833B (zh) | 2009-12-30 | 2009-12-30 | 輸出元件、信號迴轉率的校正與控制方法以及信號振幅的控制方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201123722A TW201123722A (en) | 2011-07-01 |
TWI452833B true TWI452833B (zh) | 2014-09-11 |
Family
ID=44186735
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW098145751A TWI452833B (zh) | 2009-12-30 | 2009-12-30 | 輸出元件、信號迴轉率的校正與控制方法以及信號振幅的控制方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8269539B2 (zh) |
TW (1) | TWI452833B (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5656713B2 (ja) * | 2011-03-30 | 2015-01-21 | アズビル株式会社 | フィールド機器 |
US9148129B2 (en) * | 2013-06-07 | 2015-09-29 | Finisar Corporation | Driver circuit with asymmetric boost |
US9760520B2 (en) | 2014-07-11 | 2017-09-12 | Covidien Lp | Dynamic system management bus for an electrosurgical system |
US9929652B1 (en) * | 2015-12-08 | 2018-03-27 | Navitas Semiconductor, Inc. | GaN FET with integrated driver and slew rate control |
CN111786659A (zh) * | 2020-06-22 | 2020-10-16 | 西安交通大学 | 一种宽范围高精度电荷脉冲生成电路及工作方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW459141B (en) * | 1999-05-10 | 2001-10-11 | Teradyne Inc | Driver with transmission path loss compensation |
TW200635279A (en) * | 2005-03-25 | 2006-10-01 | Realtek Semiconductor Corp | Network transmission unit |
TW200727223A (en) * | 2006-01-03 | 2007-07-16 | Sunplus Technology Co Ltd | Driving circuit for TFT liquid crystal display |
TW200935560A (en) * | 2008-02-05 | 2009-08-16 | Nanya Technology Corp | System and apparatus for generating ideal rise and fall time |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5898321A (en) * | 1997-03-24 | 1999-04-27 | Intel Corporation | Method and apparatus for slew rate and impedance compensating buffer circuits |
US6237107B1 (en) * | 1998-10-07 | 2001-05-22 | Cypress Semiconductor Corp. | Dynamic slew rate control output buffer |
US6452428B1 (en) * | 1999-11-23 | 2002-09-17 | Intel Corporation | Slew rate control circuit |
US6704818B1 (en) * | 2000-12-29 | 2004-03-09 | Intel Corporation | Voltage-mode driver with pre-emphasis, slew-rate control and source termination |
US6683482B2 (en) * | 2001-08-02 | 2004-01-27 | Agilent Technologies, Inc. | Slew rate control of output drivers using PVT controlled edge rates and delays |
US6664805B2 (en) * | 2002-01-30 | 2003-12-16 | Agilent Technologies, Inc. | Switched capacitor piecewise linear slew rate control methods for output devices |
US6586974B1 (en) * | 2002-05-08 | 2003-07-01 | Agilent Technologies, Inc. | Method for reducing short circuit current during power up and power down for high voltage pad drivers with analog slew rate control |
US6847244B2 (en) * | 2002-07-22 | 2005-01-25 | Cirrus Logic, Inc. | Variable duty cycle clock generation circuits and methods and systems using the same |
US7038512B2 (en) * | 2004-06-29 | 2006-05-02 | Intel Corporation | Closed-loop independent DLL-controlled rise/fall time control circuit |
US7378878B2 (en) * | 2005-04-27 | 2008-05-27 | Broadcom Corporation | Driver circuit having programmable slew rate |
-
2009
- 2009-12-30 TW TW098145751A patent/TWI452833B/zh active
-
2010
- 2010-12-17 US US12/971,617 patent/US8269539B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW459141B (en) * | 1999-05-10 | 2001-10-11 | Teradyne Inc | Driver with transmission path loss compensation |
TW200635279A (en) * | 2005-03-25 | 2006-10-01 | Realtek Semiconductor Corp | Network transmission unit |
TW200727223A (en) * | 2006-01-03 | 2007-07-16 | Sunplus Technology Co Ltd | Driving circuit for TFT liquid crystal display |
TW200935560A (en) * | 2008-02-05 | 2009-08-16 | Nanya Technology Corp | System and apparatus for generating ideal rise and fall time |
Also Published As
Publication number | Publication date |
---|---|
US20110156764A1 (en) | 2011-06-30 |
TW201123722A (en) | 2011-07-01 |
US8269539B2 (en) | 2012-09-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI452833B (zh) | 輸出元件、信號迴轉率的校正與控制方法以及信號振幅的控制方法 | |
WO2022100754A1 (zh) | 一种片内rc振荡器、芯片及通信终端 | |
JP4381993B2 (ja) | 校正可能なアナログ/デジタル変換器及び関連方法 | |
KR101215760B1 (ko) | 시간 측정 회로, 시간 측정 방법, 이들을 이용한 시간 디지털 변환기 및 시험 장치 | |
US10374599B2 (en) | Delay-time correction circuit, semiconductor-device drive circuit, and semiconductor device | |
TWI396858B (zh) | 延遲電路、測試裝置、時序產生器、測試模組以及電子元件 | |
US9780768B2 (en) | Digital clock-duty-cycle correction | |
US20060267656A1 (en) | Delay circuit, and testing apparatus | |
Choi et al. | 8 an output-bandwidth-optimized 200Gb/s PAM-4 100Gb/s NRZ transmitter with 5-tap FFE in 28nm CMOS | |
US7863946B2 (en) | Electric signal outputting apparatus with a switching part, an impedance matching part, and an auxiliary switching part | |
KR20150037033A (ko) | 임피던스 교정회로 | |
JP2009081749A (ja) | 低オフセット入力回路 | |
WO2020097932A1 (zh) | 一种阻抗调整电路、芯片及参考电压产生电路 | |
TWI636672B (zh) | 信號校準電路及信號校準方法 | |
JPWO2008114699A1 (ja) | 試験装置および測定回路 | |
TW201320603A (zh) | 振盪裝置 | |
CN114756076B (zh) | 电压缓冲电路 | |
KR102244444B1 (ko) | 영 전류 검출기 | |
TWI591961B (zh) | 回授控制電路及其方法 | |
CN102118153B (zh) | 输出元件、信号回转率校正方法及振幅控制方法 | |
CN114499459A (zh) | 电子设备及其信号驱动芯片 | |
KR100940851B1 (ko) | 온도 적응형 지연 장치 | |
CN117240288B (zh) | 一种低失调、低功耗的电压时间转换器 | |
Khachikyan et al. | Precise duty cycle variation detection and self-calibration system for high-speed data links | |
US20230412159A1 (en) | Delay device and delay control method |