KR102244444B1 - 영 전류 검출기 - Google Patents

영 전류 검출기 Download PDF

Info

Publication number
KR102244444B1
KR102244444B1 KR1020190177605A KR20190177605A KR102244444B1 KR 102244444 B1 KR102244444 B1 KR 102244444B1 KR 1020190177605 A KR1020190177605 A KR 1020190177605A KR 20190177605 A KR20190177605 A KR 20190177605A KR 102244444 B1 KR102244444 B1 KR 102244444B1
Authority
KR
South Korea
Prior art keywords
voltage
current detector
comparator
offset
zero current
Prior art date
Application number
KR1020190177605A
Other languages
English (en)
Inventor
이원효
김종선
윤병진
Original Assignee
(주)실리콘인사이드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)실리콘인사이드 filed Critical (주)실리콘인사이드
Priority to KR1020190177605A priority Critical patent/KR102244444B1/ko
Application granted granted Critical
Publication of KR102244444B1 publication Critical patent/KR102244444B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/175—Indicating the instants of passage of current or voltage through a given value, e.g. passage through zero
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0023—Measuring currents or voltages from sources with high internal resistance by means of measuring circuits with high input impedance, e.g. OP-amplifiers

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

본 발명은 영 전류 검출기(ZERO CURRENT DETECTOR)에 관한 것으로서, 보비교기의 오프셋을 제어하여 0 전류 검출기의 늦은 검출 및 이른 검출을 방지하여 전류가 0이 되는 지점을 정확하게 검출할 수 있는 영전류 검출기에 관한 것이다.
보다 더 구체적으로 본 발명의 영 전류 검출기는: 검출 대상 전압과 오프셋 보상 전압이 각각 입력되어 비교하는 비교기와, 검출 대상 전압과 상한 전압을 비교하는 상위 비교기와, 검출 대상 전압과 하한 전압을 비교하는 하위 비교기와, 상위 비교기의 비교 결과와 하위 비교기의 비교 결과 신호에 따라 오프셋 제어 신호를 형성하는 오프셋 조절부 및 오프셋 제어 신호에 따라 비교기에 제공되는 오프셋 보상 전압을 형성하는 오프셋 보상부를 포함한다.

Description

영 전류 검출기{ZERO CURRENT DETECTOR}
본 발명은 영 전류 검출기(ZERO CURRENT DETECTOR)에 관한 것으로서, 보다 더 구체적으로 비교기의 오프셋을 제어하여 0 전류 검출기의 늦은 검출 및 이른 검출을 방지하여 전류가 0이 되는 지점을 정확하게 검출할 수 있는 영전류 검출기에 관한 것이다.
전류 스위칭 컨버터(Switching Current Converter)는 스위치로 전류를 도통시키거나 차단하여 출력단에 형성되는 전압을 제어한다. 영 전류 검출기는 전류 스위칭 컨버터에서 스위치에 흐르는 전류가 0이 되는 지점을 검출하고, 스위치를 차단한다. 영 전류 검출기는 전류에 의한 추가적인 도전 손실(Conduction loss)을 막고, 출력전압 및 오차 증폭기(error-amp)의 상태에 따라 스위칭 빈도를 줄여 스위칭에 의하여 발생하는 손실을 줄인다.
종래 기술에 의한 영 전류 검출기는 구동 전압과 기준 전압 사이에서 직렬로 연결된 두 트랜지스터 스위치들이 연결된 노드에서 형성된 대상 전압과 기준 전압이 각각 입력으로 제공되어 기준 전압과 대상 전압과의 차이를 검출하는 오차 증폭기를 포함하는 것이 일반적이었다.
따라서, 종래 기술에 의한 영 전류 검출기는 오차 증폭기에 오프셋 전압이 제공되고, 내부 회로에 형성되는 지연(delay)에 의하여 전류가 0이 되는 점을 정확하게 검출하지 못하고, 전류가 0이 되는 점 이전 혹은 그 이후를 검출하여 출력하여야만 하는 문제점이 있었다.
또한, 영 전류 검출기에 산포가 생길 경우에 품질에 문제가 생기는 경우가 있기 때문에 칩(Chip)이 나온 후 전기적 테스트를 통해 산포를 측정한 후 보정값을 칩(Chip)에 기입하는 방법도 사용하는데, 이 경우 테스트를 2번 해야 하는 번거로움이 있고, 정확하게 테스트를 진행하기 어려운 문제점이 있었다.
기타 Offset cancel 또는 Offset calibration 등의 방법을 사용하기도 하는데, 이 경우 제반 환경 등에 따라 오동작 하는 경우도 발생하는 난점이 있었다.
종래 기술에 의한 영 전류 검출기는 오차 증폭기에 오프셋 전압이 제공되고, 내부 회로에 형성되는 지연(delay)에 의하여 전류가 0이 되는 점을 정확하게 검출하지 못하고 전류가 0이 되는 점 이전 혹은 그 이후를 검출하여 출력하므로, 본 발명은 이러한 종래 기술의 문제를 해결하기 위하여, 전류가 0이 되는 지점을 정확하게 검출할 수 있는 0 전류 검출기를 제공하는 것이 본 발명으로 해결하고자 하는 목적이다.
본 발명이 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 본 발명의 기재로부터 당해 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 실시예에 의한 영 전류 검출기는: 검출 대상 전압과 오프셋 보상 전압이 각각 입력되어 비교하는 비교기와, 검출 대상 전압과 상한 전압을 비교하는 상위 비교기와, 검출 대상 전압과 하한 전압을 비교하는 하위 비교기와, 상위 비교기의 비교 결과와 하위 비교기의 비교 결과 신호에 따라 오프셋 제어 신호를 형성하는 오프셋 조절부 및 오프셋 제어 신호에 따라 비교기에 제공되는 오프셋 보상 전압을 형성하는 오프셋 보상부를 포함한다.
본 실시예에 의한 영 전류 검출기의 한 모습에서, 비교기는 반전 입력과 비반전 입력을 가지며, 반전 입력과 비반전 입력 사이에 오프셋 전압이 형성되며, 오프셋 보상 전압은 오프셋 전압을 상쇠하는 전압이다.
본 실시예에 의한 영 전류 검출기의 한 모습에서, 오프셋 조절부는, 상위 비교기의 비교 결과에 따라 가산되고, 하위 비교기의 비교 결과에 따라 감산되는 업다운 카운터와, 업다운 카운터의 출력을 아날로그 신호로 변환하여 오프셋 제어 신호를 형성하는 디지털 아날로그 변환기를 포함한다.
본 실시예에 의한 영 전류 검출기의 한 모습에서, 영 전류 검출기는 스위칭 컨버터(switching converter)에 포함되며, 스위칭 컨버터는: 구동 전압과 연결된 제1 MOS 스위치와, 접지 전압과 연결된 MOS 스위치 및 두 개의 MOS 스위치가 연결된 노드에 일 전극이 연결된 인덕터를 포함하며, 검출 대상 전압은 노드의 전압이다.
본 실시예에 의한 영 전류 검출기의 한 모습에서, 영 전류 검출기는, 인덕터에 흐르는 전류가 영(zero)일 때 검출 신호를 출력하되, 영 전류 검출기가 인덕터에 흐르는 전류가 0이 되기 이전에 검출 신호를 출력할 때, 오프셋 조절부는 오프셋 보상 전압을 증가시키도록 오프셋 제어 신호를 형성한다.
본 실시예에 의한 영 전류 검출기의 한 모습에서, 영 전류 검출기는, 인덕터에 흐르는 전류가 영(zero)일 때 검출 신호를 출력하되, 영 전류 검출기가 인덕터에 흐르는 전류가 0이 된 이후에 검출 신호를 출력할 때, 오프셋 조절부는 오프셋 보상 전압을 감소시키도록 오프셋 제어 신호를 형성한다.
본 실시예에 의한 영 전류 검출기의 한 모습에서, 영 전류 검출기는, 비교기의 출력 신호에 지연이 발생할 때, 오프셋 조절부는 오프셋 보상 전압을 감소시키도록 오프셋 제어 신호를 형성한다.
본 실시예에 의한 영 전류 검출기의 한 모습에서, 상한 전압은 구동 전압보다 크나, 검출 대상 전압의 최대값보다 작은 전압값을 가진다.
본 실시예에 의한 영 전류 검출기의 한 모습에서, 하한 전압은 접지 전압보다 작으나, 검출 대상 전압의 최소값보다 큰 전압값을 가진다.
본 실시예에 의한 영 전류 검출기의 한 모습에서, 영 전류 검출기는, 상위 비교기의 출력과 비교기의 출력을 논리곱(AND) 연산하여 업다운 카운터를 가산 시키는 가산 신호를 형성하는 상위 논리곱 연산부와, 하위 비교기의 출력과 비교기의 출력을 논리곱(AND) 연산하여 업다운 카운터를 감산 시키는 감산 신호를 형성하는 하위 논리곱 연산부를 더 포함한다.
본 발명에 의하면, 비교기의 오프셋을 제어하여 0 전류 검출기의 늦은 검출 및 이른 검출을 방지할 수 있다는 효과가 제공된다.
이로써, 기존의 영 전류 검출기에 전기적 테스트를 통해 산포를 측정한 후 보정값을 칩(Chip)에 기입하는 등의 번거로움을 해소하고, Offset cancel 또는 Offset calibration 등의 방법을 사용하는 경우, 제반 환경 등에 따라 오동작 하는 경우를 방지하는 효과가 있다.
본 발명의 효과는 이상에서 언급된 것들에 한정되지 않으며, 언급되지 아니한 다른 해결과제들은 아래의 기재로부터 당업자에게 명확하게 이해되어질 수 있을 것이다.
도 1(a) 내지 도 1(d)는 종래 기술에 의한 영 전류 검출기의 동작을 설명하기 위한 개요도로, 도 1(a)는 스위칭 컨버터의 일부를 개요적으로 도시한 도면이고, 도 1(b)는 영 전류 검출기가 전류 IL이 0일 때를 검출하는 경우를 예시한 타이밍 도이며, 도 1(c)는 영 전류 검출기가 전류(IL)이 0이 되기 이전에 검출 신호를 출력(early detection)하는 것을 예시한 도면이고, 도 1(d)는 영 전류 검출기가 전류(IL)이 0이 된 이후에 검출 신호를 출력(late detection)하는 것을 예시한 도면.
도 2는 본 실시예에 의한 영 전류 검출기의 개요를 도시한 도면.
도 3은 오프셋 조절부(400)의 개요를 도시한 블록도.
도 4는 비교기(100)의 오프셋 보상 전압이 오프셋 전압을 상쇠하여 비교기(100)의 출력을 조절하는 것을 설명하기 위한 도면들로, 도 4(a)는 이상적인 비교기(100) 동작을 보여주는 도면이고, 도 4(b)로 예시된 비이상적인 비교기가 양의 오프셋(positive offset)을 가지는 경우를 예시한 도면.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.
도 1(a) 내지 도 1(d)는 종래 기술에 의한 영 전류 검출기의 동작을 설명하기 위한 개요도이다. 도 1(a)는 스위칭 컨버터의 일부를 개요적으로 도시한 도면이다. 도 1(a)를 참조하면 스위칭 컨버터는 구동 전압(VDD)과 접지 전압 사이에서 직렬로 연결된 반도체 스위치들(NM1, NM2)과, 반도체 스위치들(NM1, NM2)들이 연결된 노드(LX)에 일 전극이 연결된 인덕터(L)를 포함한다. 영 전류 검출기는 인덕터(L) 통하여 전류(IL)가 흐르는지 검출한다.
도 1(b)는 영 전류 검출기가 전류 IL이 0일 때를 검출하는 경우를 예시한 타이밍 도이다. 도 1(a) 및 도 1(b)를 참조하면, 구간 ①에서 반도체 스위치 NM1이 도통되면 도 1(a)에서 실선으로 도시된 전류(IL)이 인덕터(L)를 통하여 흘러 인덕터(L)에 에너지를 충전한다.
구간 ②에서 반도체 스위치 NM1이 차단되고 반도체 스위치 NM2가 도통됨에 따라 인덕터(L)에 충전된 에너지는 전류의 형태로 방전된다. 구간 ②에서 인덕터(L)가 제공하는 전류(IL)는 도 1(a)에서 점선으로 도시된 것과 같다. 인덕터(L)에 저장된 에너지가 방전되어 인덕터(L)를 통하여 흐르는 전류(IL)가 0에 도달할 때, VLX 전압은 Vout 전압은 영 전류 검출기는 논리 하이 상태의 신호를 출력한다. 영 전류 검출기가 출력한 신호에 의하여 반도체 스위치 NM1이 도통되고, 반도체 스위치 NM2가 차단되어 구간 ①이 시작될 수 있다.
그러나, 영 전류 검출기에 포함된 비교기의 비이상적 특성인 오프셋 전압과 신호 전달 과정에서 발생하는 신호 지연에 의하여 전류(IL)가 0이 되기 이전 또는 0이 된 이후에 영 전류 검출기가 검출 신호를 출력할 수 있다. 도 1(c)는 영 전류 검출기가 전류(IL)이 0이 되기 이전에 검출 신호를 출력하는 이른 검출(early detection)의 경우를 예시한 도면이다. 도 1(c)를 참조하면, 구간 ①과 구간 ②의 동작은 위에서 설명된 예와 유사하다.
그러나, 구간 ③에서 전류 IL이 0이 되기 이전에 영 전류 검출기가 검출 신호를 출력한다. 반도체 스위치 NM2가 차단되어 LX 노드의 전압 VLX는 전류 IL이 0이 될 때까지 인덕터에 충전된 전압인 -VD로 유지되고, 인덕터에 충전된 에너지가 모두 방전되어 전류 IL이 0이 되었을 때 LX 노드의 전압 VLX는 Vout과 같아진다.
도 1(d)는 영 전류 검출기가 전류(IL)이 0이 된 이후에 검출 신호를 출력하는 늦은 검출(late detection)의 경우를 예시한 도면이다. 도 1(d)를 참조하면, 구간 ①과 구간 ②의 동작은 유사하다. 다만, 구간 ④에서 전류 IL이 0이 된 이후 영 전류 검출기가 검출 신호를 출력한다. 반도체 스위치 NM2가 차단되어 LX 노드의 전압 VLX는 전류 IL이 0이 될 때까지 구동 전압(VDD)와 인덕터에 충전된 전압(VD)가 더해진 VDD+VD로 유지되고, 인덕터에 충전된 에너지가 모두 방전되어 전류 IL이 0이 되었을 때 LX 노드의 전압 VLX가 Vout과 같아진다.
이와 같이 비교기의 비이상적인 특징은 오프셋 전압과 신호 전달 과정에서의 비이상적 특징인 지연에 의하여 영 전류 검출기가 오작동할 수 있다.
도 2는 본 실시예에 의한 영 전류 검출기의 개요를 도시한 도면이다. 도 2를 참조하면, 상위 비교기(220)는 검출 대상 전압(VLX)과 상한 전압(VDD+Vu)을 비교하여 출력하고, 하한 비교기(240)는 상위 비교기(220)와 검출 대상 전압(VLX)과 하한 전압(VSS-Vl)을 비교하여 출력한다.
상위 비교기(220)의 비반전 입력으로 검출 대상 전압(VLX)가 제공될 수 있으며, 반전 입력으로는 구동 전압(VDD)와 상위 오프셋 전압(Vu)이 더해진 전압값을 가지는 상한 임계 전압이 제공될 수 있다. 검출 대상 전압(VLX)은 스위칭 컨버터에 포함된 반도체 스위치(NM1, NM2)가 연결된 노드(LX)의 전압일 수 있다. 일 예로, 상위 오프셋 전압(Vu)은 0 보다 크나, 도 1(d)에서 VLX 전압의 최대값과 구동 전압 VDD와의 차이인 VD의 전압값보다 작은 전압값을 가지는 전압일 수 있다. 따라서, 상위 비교기(220)의 비반전 입력에 검출 대상 전압으로 VDD + VD가 제공되고, 반전 입력으로 VDD + Vu가 제공되면 상위 비교기(220)는 논리 하이 상태의 신호를 출력한다.
하위 비교기(240)의 반전 입력으로 검출 대상 전압(VLX)이 제공될 수 있으며, 비반전 입력으로는 접지 전압(VSS)에서 하위 오프셋 전압(Vl)을 뺀 전압값을 가지는 하한 임계 전압이 제공될 수 있다. 일 예로, 하위 오프셋 전압(Vl)은 0 보다 크나, 도 1(c)에서 VLX 전압의 최소값과 접지 전압 VDD와의 차이인 VD의 전압값보다 작은 전압값을 가지는 전압일 수 있다. 따라서, 하위 비교기(240)의 반전 입력에 검출 대상 전압으로 VLX가 제공되고, 비반전 입력으로 VSS - Vl이 제공되면 하위 비교기(240)는 논리 로우 상태의 신호를 출력한다.
비교기(100)는 검출 대상 전압(VLX)이 비반전 입력으로 제공되고, 오프셋 보상 전압(CVos)이 반전 입력으로 제공된다. 오프셋 보상부(500)는 오프셋 조절부(400)가 제공한 오프셋 제어 신호(offset control)에 의하여 제어되는 오프셋 보상 전압(CVos)을 형성하여 비교기(100)의 반전 입력에 제공한다. 일 실시예로, 오프셋 보상부(500)는 제어 전원일 수 있다.
오프셋 보상 전압(CVos)는 비교기(100)의 비이상적인 특성인 오프셋 전압을 보상하는 전압이다. 오프셋 보상 전압(CVos)이 제공되어 비교기(100)의 오프셋 전압이 상쇠되므로 비교기(100)는 반전 입력으로 전압이 비반전 입력으로 제공되는 전압에 비하여 크면 논리 하이 상태의 신호를 출력하고, 반전 입력으로 전압이 비반전 입력으로 제공되는 전압에 비하여 작으면 논리 로우 상태의 신호를 출력한다. 검출 대상 전압(VLX)이 비교기(100)의 비반전 입력으로 제공됨에 따라 비교기(100)는 논리 하이 상태의 검출 신호를 출력한다.
비교기(100)가 출력한 신호는 상위 논리곱 연산부(320), 하위 논리곱 연산부(340)에 제공된다. 상위 논리곱 연산부(320)는 상위 비교기(220)가 출력한 신호와 비교 결과 신호를 논리곱 연산하고, 연산 결과인 카운트 업(count_up) 신호를 출력한다. 하위 논리곱 연산부(340)는 하위 비교기(240)가 출력한 신호와 비교 결과 신호를 논리곱 연산하고, 연산 결과인 카운트 다운(count_dn) 신호를 출력한다.
도 3은 오프셋 조절부(400)의 개요를 도시한 블록도이다. 도 3을 참조하면, 오프셋 조절부(400)는, 상위 논리곱 연산부(320)가 출력한 카운트 업(count_up) 신호에 따라 카운트 수를 가산하고, 하위 논리곱 연산부(340)가 출력한 카운트 다운(count_dn) 신호에 따라 카운트 수를 감산하는 업/다운 카운터(410)를 포함한다. 업/다운 카운터(410)가 계수한 결과 신호(count_out)는 디지털 아날로그 변환기(DAC, 420)로 제공된다. 디지털 아날로그 변환기(420)는 제공된 결과 신호(count_out)를 아날로그 신호로 변환하고, 변환된 신호인 오프셋 제어 신호(offset control)를 오프셋 보상기(500)에 제공한다. 오프셋 보상부(500)는 제공된 오프셋 제어 신호(offset control)에 따라 오프셋 보상 전압(CVos)을 형성하여 출력한다.
도 4는 비교기(100)의 오프셋 보상 전압이 오프셋 전압을 상쇠하여 비교기(100)의 출력을 조절하는 것을 설명하기 위한 도면들이다. 도 4(a)는 이상적인 비교기(100) 동작을 보여주는 도면이다. 도 4(a)를 참조하면, 비교기의 비반전 입력으로 제공된 전압을 VP라 하고, 반전 입력으로 제공된 전압을 VM이라 할 때, 이상적인 비교기는 VP - VM < 0이면 논리 하이 상태의 신호를 출력하고, VP-VM < 0이면 논리 로우 상태의 신호를 출력한다.
그러나, 도 4(b)로 예시된 비이상적인 비교기가 양의 오프셋(positive offset)을 가지는 경우에는 점선으로 도시된 것과 같이 VP - (VM + Vos) > 0 (Vos: 오프셋 전압) 인 경우에 한하여 논리 하이 상태의 신호를 출력한다. 또한, 도 4(c)로 예시된 비이상적인 비교기가 음의 오프셋(negative offset)을 가지는 경우에는 점선으로 도시된 것과 같이 VP - (VM - Vos) > 0 (Vos: 오프셋 전압)인 경우에 한하여 논리 하이 상태의 신호를 출력한다.
본 발명에 의하면 검출 대상 신호와 상한 전압 및 하한 전압의 비교를 통해 카운트 업 신호(count_up) 및 카운트 다운(count_dn) 신호를 형성하고, 오프셋 조절부(400)는 카운트 업 신호와 카운트 다운 신호에 상응하는 오프셋 제어 신호(offset control)를 형성하여 오프셋 보상 전압(CVos)을 형성하므로 도 4(b) 및 도 4(c)에서 실선으로 도시된 것과 같이 비교기(100)를 이상적으로 구동할 수 있다.
이하에서는 상기한 구성을 가지는 영 전류 검출기의 동작을 도 1 내지 도 4를 참조하여 살펴본다. 일 예로, 도 1(d)로 예시된 늦은 검출(late detection)에 있어서 LX 노드 전압 VLX의 최대 전압값이 구동 전압(VDD)과 VD 전압이 더해진 전압인 경우를 가정한다. 상위 비교기(220)의 비반전 입력으로 제공된 전압 VLX이 상한 전압(VDD+Vu) 보다 크므로 상위 비교기(220)는 논리 하이 상태의 신호를 출력한다. 반면에 하위 비교기(220)의 반전 입력으로 제공된 전압 VLX이 하한 전압(VSS-Vl) 보다 크므로 하위 비교기(240)는 논리 로우 상태의 신호를 출력한다.
LX 노드의 전압 VLX가 오프셋 전압에 비하여 큰 경우에 비교기(100)는 논리 하이 상태를 출력하고, 하위 논리곱 연산부(340)는 논리 로우의 카운트 다운 신호(count_dn)를 출력하나, 상위 논리곱 연산부(320)는 논리 하이의 카운트 업(count_up) 신호를 출력한다.
오프셋 조절부(400)는 늦은 검출(late detection)을 보상할 수 있도록 오프셋 제어신호를 형성한다. 일 예로, 오프셋 조절부(400)는 오프셋 보상부(500)가 제공하는 오프셋 보상 전압 CVos이 감소하도록 오프셋 제어 신호(offset control)를 형성하여 오프셋 보상부(500)에 제공한다. 오프셋 제어 신호(offset control)가 제공된 오프셋 보상부(500)는 감소된 오프셋 보상 전압 CVos를 제공하여 비교기(100)의 반전 입력에 제공한다. 감소된 오프셋 보상 전압 CVos가 제공됨에도 불구하고 늦은 검출(late detection)이 연속되는 경우에는 상기한 과정을 반복하여 오프셋 보상 전압 CVos을 조절하며, 늦은 검출을 보상할 수 있다.
반대로, 일 예로, 도 1(c)로 예시된 이른 검출(early detection)에 있어서 LX 노드 전압 VLX의 최소 전압값이 구동 전압(VDD)과 VD 전압이 더해진 전압인 경우를 가정한다. 상위 비교기(220)의 비반전 입력으로 제공된 전압이 상한 전압(VDD+Vu) 보다 작으므로 상위 비교기(220)는 논리 로우 상태의 신호를 출력한다. 반면에 하위 비교기(220)의 반전 입력으로 제공된 전압이 하한 전압(VSS-Vl) 보다 작으므로 하위 비교기(240)는 논리 하이 상태의 신호를 출력한다.
상위 논리곱 연산부(320)는 논리 로우의 카운트 업(count_up) 신호를 출력하나 하위 논리곱 연산부(340)는 논리 하이의 카운트 다운 신호(count_dn)를 출력한다.
오프셋 조절부(400)의 업/다운 카운터(410)는 카운트 다운 신호(count_dn)에 상응하는 결과 신호(count_out)를 출력한다. 디지털 아날로그 변환기(420)는 결과 신호에 상응하는 오프셋 제어 신호(offset control)를 형성하여 오프셋 보상부(500)에 제공한다.
오프셋 조절부(400)는 이른 검출(early detection)을 보상할 수 있도록 오프셋 제어 신호(offset control)를 형성한다. 일 예로, 오프셋 조절부(400)는 오프셋 보상부(500)가 제공하는 오프셋 보상 전압 CVos이 증가하도록 오프셋 제어 신호(offset control)를 형성하여 오프셋 보상부(500)에 제공한다. 오프셋 제어 신호(offset control)가 제공된 오프셋 보상부(400)는 증가된 오프셋 보상 전압 CVos를 제공하여 비교기(100)의 반전 입력에 제공한다. 증가된 오프셋 보상 전압 CVos가 제공됨에도 불구하고 이른 검출(early detection)이 연속되는 경우에는 상기한 과정을 반복하여 오프셋 보상 전압 CVos을 조절하며, 이른 검출을 보상할 수 있다.
비교기(300)의 출력이 영 전류 검출기에 포함된 구성 요소의 신호 전파에 따른 지연이 발생할 수 있으며, 이는 비교기(100)의 비이상적인 특성인 오프셋과 유사한 결과를 형성한다. 따라서, 오프셋 조절부(400)는 늦은 검출에 준하여 오프셋 보상부가 감소된 오프셋 보상 전압 CVos를 제공하도록 오프셋 제어 신호(offset control)을 형성하고, 오프셋 보상부(500)는 오프셋 제어 신호(offset control)에 상응하는 감소된 오프셋 보상 전압 CVoS를 비교기(100)의 반전 입력에 출력할 수 있다. 따라서, 신호의 지연에 의한 비이상적 특징을 제거할 수 있다.
또한, 검출 대상 전압(VLX)이 비교기의 오프셋 전압과 오프셋 보상 전압(CVos)의 합보다 작은 경우에는 비교기(100)의 출력은 논리 로우로 되어 오프셋 조절이 수행되지 않을 수 있다.
이상 본 발명의 구체적 실시형태와 관련하여 본 발명을 설명하였으나 이는 예시에 불과하며 본 발명은 이에 제한되지 않는다. 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 범위를 벗어나지 않고 설명된 실시형태를 변경 또는 변형할 수 있으며, 본 발명의 기술사상과 아래에 기재될 특허청구범위의 균등범위 내에서 다양한 수정 및 변형이 가능하다.
LX:노드 L: 인덕터
NM1, NM2:반도체 스위치 100:비교기
220:상위 비교기 240:하위 비교기
320: 상위 논리곱 연산부 340:하위 논리곱 연산부
400: 오프셋 조절부 500: 오프셋 보상부

Claims (10)

  1. 검출 대상 전압과 오프셋 보상 전압이 각각 입력되어 비교하는 비교기;
    상기 검출 대상 전압과 상한 전압을 비교하는 상위 비교기;
    상기 검출 대상 전압과 하한 전압을 비교하는 하위 비교기;
    상기 상위 비교기의 비교 결과와 상기 하위 비교기의 비교 결과 신호에 따라 오프셋 제어 신호를 형성하는 오프셋 조절부 및
    상기 오프셋 제어 신호에 따라 상기 비교기에 제공되는 상기 오프셋 보상 전압을 형성하는 오프셋 보상부를 포함하는 영 전류 검출기.
  2. 제1항에 있어서,
    상기 비교기는 반전 입력과 비반전 입력을 가지며, 상기 반전 입력과 상기 비반전 입력 사이에 오프셋 전압이 형성되며,
    상기 오프셋 보상 전압은 상기 오프셋 전압을 상쇠하는 전압인 영 전류 검출기.
  3. 제1항에 있어서,
    상기 오프셋 조절부는,
    상기 상위 비교기의 비교 결과에 따라 가산되고, 상기 하위 비교기의 비교 결과에 따라 감산되는 업다운 카운터와,
    상기 업다운 카운터의 출력을 아날로그 신호로 변환하여 상기 오프셋 제어 신호를 형성하는 디지털 아날로그 변환기를 포함하는 영 전류 검출기.
  4. 제1항에 있어서,
    상기 영 전류 검출기는 스위칭 컨버터(switching converter)에 포함되며, 상기 스위칭 컨버터는:
    구동 전압과 연결된 제1 MOS 스위치와, 접지 전압과 연결된 MOS 스위치 및
    상기 두 개의 MOS 스위치가 연결된 노드에 일 전극이 연결된 인덕터를 포함하며,
    상기 검출 대상 전압은 상기 노드의 전압인 영 전류 검출기.
  5. 제4항에 있어서,
    상기 영 전류 검출기는,
    상기 인덕터에 흐르는 전류가 영(zero)일 때 검출 신호를 출력하되,
    상기 영 전류 검출기가 상기 인덕터에 흐르는 전류가 0이 되기 전(0이 되는 시점을 포함하지 않음)에 검출 신호를 출력할 때,
    상기 오프셋 조절부는 상기 오프셋 보상 전압을 증가시키도록 오프셋 제어 신호를 형성하는 영 전류 검출기.
  6. 제4항에 있어서,
    상기 영 전류 검출기는,
    상기 인덕터에 흐르는 전류가 영(zero)일 때 검출 신호를 출력하되,
    상기 영 전류 검출기가 상기 인덕터에 흐르는 전류가 0이 된 후(0이 되는 시점을 포함하지 않음)에 검출 신호를 출력할 때,
    상기 오프셋 조절부는 상기 오프셋 보상 전압을 감소시키도록 오프셋 제어 신호를 형성하는 영 전류 검출기.
  7. 제4항에 있어서,
    상기 영 전류 검출기는,
    상기 비교기의 출력 신호에 지연이 발생할 때,
    상기 오프셋 조절부는 상기 오프셋 보상 전압을 감소시키도록 오프셋 제어 신호를 형성하는 영 전류 검출기.
  8. 제1항에 있어서,
    상기 상한 전압은
    상기 영 전류 검출기에 제공되는 구동 전압보다 크나, 상기 검출 대상 전압의 최대값보다 작은 전압값을 가지는 영 전류 검출기
  9. 제1항에 있어서,
    상기 하한 전압은
    상기 영 전류 검출기에 제공되는 접지 전압보다 작으나, 상기 검출 대상 전압의 최소값보다 큰 전압값을 가지는 영 전류 검출기
  10. 제3항에 있어서,
    상기 영 전류 검출기는,
    상기 상위 비교기의 출력과 상기 비교기의 출력을 논리곱(AND) 연산하여 상기 업다운 카운터를 가산 시키는 가산 신호를 형성하는 상위 논리곱 연산부와,
    상기 하위 비교기의 출력과 상기 비교기의 출력을 논리곱(AND) 연산하여 상기 업다운 카운터를 감산 시키는 감산 신호를 형성하는 하위 논리곱 연산부를 더 포함하는 영 전류 검출기.
KR1020190177605A 2019-12-30 2019-12-30 영 전류 검출기 KR102244444B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190177605A KR102244444B1 (ko) 2019-12-30 2019-12-30 영 전류 검출기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190177605A KR102244444B1 (ko) 2019-12-30 2019-12-30 영 전류 검출기

Publications (1)

Publication Number Publication Date
KR102244444B1 true KR102244444B1 (ko) 2021-04-26

Family

ID=75733401

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190177605A KR102244444B1 (ko) 2019-12-30 2019-12-30 영 전류 검출기

Country Status (1)

Country Link
KR (1) KR102244444B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4254753A1 (en) * 2022-03-31 2023-10-04 Qorvo US, Inc. Calibrated zero inductor current detection in direct current (dc) to dc converters

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080211473A1 (en) * 2006-12-22 2008-09-04 Stmicroelectronics Design And Application S.R.O. Synchronous rectifier having precise on/off switching time
US8441238B2 (en) * 2011-03-17 2013-05-14 Anpec Electronics Corporation Zero current detecting circuit and related synchronous switching power converter
KR101339172B1 (ko) * 2013-04-11 2013-12-09 파워실리콘 (주) 제어모드 변환을 통한 스위칭 제어방법 그리고 이를 이용한 스위칭 제어기 및 역률보정 제어기
KR101996963B1 (ko) * 2017-12-29 2019-07-05 충북대학교 산학협력단 넓은 출력 전압 범위에서 동작하는 제로 전류 감지기

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080211473A1 (en) * 2006-12-22 2008-09-04 Stmicroelectronics Design And Application S.R.O. Synchronous rectifier having precise on/off switching time
US8441238B2 (en) * 2011-03-17 2013-05-14 Anpec Electronics Corporation Zero current detecting circuit and related synchronous switching power converter
KR101339172B1 (ko) * 2013-04-11 2013-12-09 파워실리콘 (주) 제어모드 변환을 통한 스위칭 제어방법 그리고 이를 이용한 스위칭 제어기 및 역률보정 제어기
KR101996963B1 (ko) * 2017-12-29 2019-07-05 충북대학교 산학협력단 넓은 출력 전압 범위에서 동작하는 제로 전류 감지기

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4254753A1 (en) * 2022-03-31 2023-10-04 Qorvo US, Inc. Calibrated zero inductor current detection in direct current (dc) to dc converters

Similar Documents

Publication Publication Date Title
US7714601B2 (en) Apparatus for controlling substrate voltage of semiconductor device
KR101932332B1 (ko) 기준 전압 회로
US8508207B2 (en) Controlling a skew time of switches of a switching regulator
US9780768B2 (en) Digital clock-duty-cycle correction
TW201640800A (zh) 返馳式電源供應器及其控制器與驅動器
US6885532B2 (en) Current detection and overcurrent protection for transistors in pulse-width modulation amplifier
US8089791B2 (en) Compensation circuit and compensation method for current mode power converters
US7800927B2 (en) Method and circuit for providing compensations of current mode power converters
US9570990B2 (en) Knee voltage detector
KR20190024832A (ko) 스위칭 레귤레이터
KR102244444B1 (ko) 영 전류 검출기
TWI470908B (zh) 控制電路、時間計算單元及控制電路操作方法
KR20100027370A (ko) 안정도 보상 회로 및 이를 포함하는 ｄｃ-ｄｃ 컨버터
KR101677674B1 (ko) 전압증폭기의 입력오프셋과 출력지연을 보상한 전류센서
TWI452833B (zh) 輸出元件、信號迴轉率的校正與控制方法以及信號振幅的控制方法
JP2018174224A (ja) 光検出器
JP5423306B2 (ja) 電力制御器
US11946956B2 (en) Signal detection circuit
US5420550A (en) Method and apparatus for sensing common mode error
JPH08265115A (ja) 集積回路
US11784612B2 (en) Signal detection circuit
KR102570609B1 (ko) 오프셋 전압이 자동 조절되는 전류센서 및 이의 오프셋 자동 조절 방법
CN104767382B (zh) 电源供应装置及其控制方法
US20200099301A1 (en) Control circuit of dc/dc converter, dc/dc converter, power management circuit, and solid state drive
CN110994951A (zh) 一种分段斜坡补偿电路及其方法

Legal Events

Date Code Title Description
GRNT Written decision to grant