-
Die
Erfindung betrifft eine A/D-Wandleranordnung mit hoher Genauigkeit
und Bandbreite, die zwei A/D-Wandler mit unterschiedlicher Genauigkeit und
unterschiedlicher Bandbreite umfaßt, sowie ein Verfahren zum
Kalibrieren eines A/D-Wandlers einer solchen Wandleranordnung.
-
Zur
Verarbeitung analoger Messsignale werden üblicherweise Mikrocontroller
eingesetzt, die eine digitale Verarbeitung der Signale durchführen. Bekannte
Mikrocontroller umfassen in der Regel einen integrierten Analog-Digital-Wandler
(im Folgenden A/D-Wandler), der ein analoges Signal abtastet und
in einen digitalen Wert umwandelt.
-
Im
Bereich der Fahrzeugtechnik wird z.B. die Bordnetzspannung im Fahrzeug
von einem Mikrocontroller ausgewertet, der einen A/D-Wandler mit
einem vorgeschalteten Spannungsteiler aufweist. Der hierzu verwendete
A/D-Wandler, wie z.B. ein Sukzessiv-Approximations-Wandler (SA-Wandler),
hat zwar eine relativ hohe Abtastrate und damit eine hohe Bandbreite,
jedoch eine relativ schlechte Genauigkeit von +/– 0,4% (bei Vernachlässigung
der Genauigkeit der Referenzspannungsquelle).
-
Um
höhere
Genauigkeiten zu erreichen, ist es bekannt, sogenannte „Dual-Slope-Wandler" einzusetzen. Dual-Slope-Wandler umfassen
einen vorgeschalteten Integrator, dem abwechselnd die Messspannung
und eine Referenzspannung zugeführt werden.
Der Dual-Slope-Wandler hat zwar eine sehr hohe Absolutgenauigkeit
von bis zu etwa +/– 0,02, hat
jedoch prinzipbedingt nur eine sehr geringe Abtastrate von ca. 10
Hz bis 100 Hz. Eine solche geringe Abtastrate ist für viele
dynamische Anwendungen, bei denen die Messgröße stark schwankt, nicht ausreichend.
-
Es
ist daher die Aufgabe der vorliegenden Erfindung, eine A/D-Wandleranordnung
zu schaffen, mit der eine Messgröße mit hoher
Genauigkeit bei gleichzeitig hoher Abtastrate digitalisiert werden kann.
-
Gelöst wird
diese Aufgabe gemäß der Erfindung
durch die im Patentanspruch 1 sowie im Patentanspruch 8 angegebenen
Merkmale. Weitere Ausführungsformen
der Erfindung sind Gegenstand von Unteransprüchen.
-
Der
wesentliche Gedanke der Erfindung besteht darin, ein analoges Signal
mittels eines ersten A/D-Wandlers mit niedriger Genauigkeit, aber
hoher Abtastrate, wie z.B. mittels eines SA-Wandlers, und mittels
eines zweiten A/D-Wandlers
mit hoher Genauigkeit, aber niedriger Abtastrate, wie z.B. mittels eines
Dual-Slope-Wandlers, abzutasten und zu digitalisieren und den ersten
A/D-Wandler mit Hilfe des zweiten A/D-Wandlers abzugleichen. Hierzu
ist eine Einrichtung zum Bilden eines Mittelwerts von binären Ausgangswerten
des ersten A/D-Wandlers und eines Mittelwerts von binären Ausgangswerten
des zweiten A/D-Wandlers vorgesehen. Das Bilden der Mittelwerte
dient im wesentlichen dazu, die Kennlinie der beiden A/D-Wandler
möglichst
genau zu bestimmen, um auf deren Grundlage eine Korrektur des vom
ersten A/D-Wandler ausgegebenen digitalen Werten durchführen zu
können.
Mit einer solchen Anordnung kann die Absolutgenauigkeit eines A/D-Wandlers
mit geringer Genauigkeit in die Größenordnung eines zweiten A/D-Wandlers,
insbesondere eines Dual-Slope-Wandlers, mit hoher Genauigkeit erhöht werden, wobei
die hohe Abtastrate des ersten A/D-Wandlers weiterhin ausgenutzt werden
kann.
-
Bei
A/D-Wandlern mit linearer Kennlinie ohne Null-Offset (Ursprungsgerade)
wird aus den Mittelwerten vorzugsweise direkt ein Korrekturfaktor berechnet,
mit dem ein vom ersten A/D-Wandler ausgegebener digitaler Wert korrigiert
werden kann. Bei A/D-Wandlern mit Null-Offset wird vorzugsweise
bei wenigstens zwei verschiedenen Eingangsspannungen jeweils ein
Mittelwert der Ausgangswerte des ersten und/oder zweiten A/D-Wandlers gebildet,
um daraus die Kennlinien bestimmen und eine Korrektur durchführen zu
können.
-
Vorzugsweise
handelt es sich bei dem ersten A/D-Wandler um einen A/D-Wandler
mit hoher Abtastrate, aber geringer Absolutgenauigkeit, wie z.B.
einen SA-Wandler, und bei dem zweiten A/D-Wandler um einen A/D-Wandler
mit hoher Absolutgenauigkeit, aber geringerer Abtastrate, wie z.B.
einen Dual-Slope-Wandler.
-
Gemäß einer
ersten Ausführungsform
der Erfindung werden die zur Berechnung des Korrekturfaktors benötigten Mittelwerte
mittels einer Recheneinrichtung digital berechnet. Gemäß einer
anderen Ausführungsform
der Erfindung ist den A/D-Wandlern
jeweils ein digitales Tiefpassfilter nachgeschaltet, das eine Mittelwert
bildende Funktion hat. Die Tiefpassfilter sind vorzugsweise in einer
Prozessoreinheit, wie z.B. einem Mikrocontroller, realisiert.
-
Der
Korrekturfaktor wird vorzugsweise aus dem Quotienten der Mittelwerte
berechnet und mit einem Ausgangswert des ersten A/D-Wandlers multipliziert.
-
Die
Erfindung wird nachstehend anhand der beigefügten Zeichnungen beispielhaft
näher erläutert. Es
zeigen:
-
1 eine Wandleranordnung
mit hoher Bandbreite und hoher Absolutgenauigkeit gemäß einer
bevorzugten Ausführungsform
der Erfindung;
-
2 die Übertragungskennlinien der in
der Wandleranordnung von 1 enthaltenen A/D-Wandler;
und
-
3 ein Flussdiagramm zur
Darstellung der wesentlichen Verfahrensschritte beim Abgleich eines
A/D-Wandlers mit geringer Genauigkeit.
-
1 zeigt eine A/D-Wandleranordnung
mit einem ersten A/D-Wandler 1 und
einem zweiten A/D-Wandler 2, die beide die gleiche Eingangsspannung
Uim (bzw. einen daraus abgeleiteten Wert) messen und denen die gleiche
Referenzspannung Uref zugeführt
wird. Bei dem ersten A/D-Wandler 1 handelt es sich um einen
A/D-Wandler mit hoher Abtastrate, aber geringer Absolutgenauigkeit,
wie z.B. einen SA-Wandler. Der A/D-Wandler 1 hat zwar eine hohe
Bandbreite, ist aber für
viele Anwendungen zu ungenau. Der zweite A/D-Wandler 2 ist
dagegen ein Wandler mit hoher Absolutgenauigkeit, wie z.B. ein Dual-Slope-Wandler, der
jedoch eine geringe Abtastrate aufweist. Der Dual-Slope-Wandler 2 hat
prinzipbedingt eine sehr hohe Absolutgenauigkeit von bis zu etwa
0,02, jedoch eine relativ geringe Abtastrate von ca. 10 Hz–100 Hz,
die für
viele dynamische Anwendungen nicht ausreichend ist.
-
Dem
ersten A/D-Wandler 1 ist ein Spannungsteiler 3 vorgeschaltet,
der dazu dient, die zu messende analoge Eingangsspannung Üm auf eine Spannung
unterhalb der Referenzspannung Uref herunter zu teilen.
-
Der
Dual-Slope-Wandler 2 hat einen vorgeschalteten Integrator 4,
der die zugeführte
Eingangsspannung Uin bzw. Uref integriert. Ein Schalter 5 dient
zum Umschalten des Wandlereingangs auf die zu messende Spannung
Uin bzw. die Referenzspannung Uref.
-
Der
wesentliche Aspekt der Wandleranordnung von 1 besteht darin, dass die Vorteile der beiden
A/D-Wandler 1, 2 – einerseits die hohe Bandbreite
und andererseits die hohe Genauigkeit – durch einen Abgleich des
ersten A/D-Wandlers 1 mit Hilfe des zweiten A/D-Wandlers
2 vereint werden können. Hierzu
ist an den Ausgängen
der A/D-Wandler 1, 2 eine Prozessoreinheit 6 (Mikrocontroller)
vorgesehen, die an ihrem Ausgang OUT einen digitalen Wert mit hoher
Bandbreite und Genauigkeit bereitstellt. Der Abgleich des ersten
A/D-Wandlers 1 wird
im folgenden anhand von 2 erläutert.
-
2 zeigt die Übertragungskennlinien 11, 12 der
beiden A/D-Wandler 1, 2,
wobei die Kennlinie 11 die Übertragungskennlinie des ersten
A/D-Wandlers 1 und die Kennlinie 12 die Übertragungskennlinie des
zweiten A/D-Wandlers 2 darstellt. Wie zu erkennen ist,
zeigen die beiden A/D-Wandler 1, 2 ein lineares Übertragungsverhalten,
wobei die Kennlinien 11, 12 durch den Ursprung
verlaufende Geraden sind. Der Null-Offset ist üblicherweise vernachlässigbar
klein. Für
die Kennlinien 11, 12 gilt folgende Beziehung: Uout1 = a1·Uin bzw. Uout2 =
a2·Uin
-
Die
Kennlinie 12 des Dual-Slope-Wandlers 2 hat die
höhere
Absolutgenauigkeit. Die Kennlinie 11 hat vor allem einen
Gradientenfehler und weicht somit von der genaueren Kennlinie 12 ab.
Ein vom ersten A/D-Wandler 1 mit hoher Abtastrate gemessener digitaler
Wert A muß daher
auf den genauen Wert B korrigiert werden. Zu diesem Zweck wird ein
Korrekturfaktor k ermittelt, der mit dem ungenauen Wert A des ersten
A/D-Wandlers 1 multipliziert
wird. Als Ergebnis erhält
man den genaueren Wert B. Dabei gilt: Uout2 = k·Uout1 mit
k = a2/a1 = Uout2,mittel/Uout1,mittel
-
Der
Korrekturfaktor wird aus einem Mittelwert von digitalen Ausgangswerten
des ersten A/D-Wandlers 1 und aus einem Mittelwert von
digitalen Ausgangswerten des zweiten A/D- Wandlers 2 berechnet. Die Mittelwerte
werden bei einer vorgegebenen Eingangsspannung Uin gebildet, die
von beiden A/D-Wandlern 1, 2 gemessen wird.
-
Eine
erste Möglichkeit
zur Erzeugung der Mittelwerte Uout1,mittel Uout2,mittel besteht darin, diese mit Hilfe
von Tiefpassfiltern 7, 8 zu erzeugen. In diesem Fall
ist am digitalen Ausgang des ersten und zweiten A/D-Wandlers 1 jeweils
ein digitales Tiefpassfilter 7, 8 vorgesehen.
Die digitalen Filter 7, 8 sind üblicherweise
in der Prozessoreinheit 6 integriert.
-
Eine
zweite Möglichkeit
zur Erzeugung der Mittelwerte besteht darin, diese in der Prozessoreinheit 6 aus
mehreren digitalen Ausgangswerten der A/D-Wandler 1, 2 zu
berechnen.
-
Der
Korrekturfaktor wird schliesslich aus einem Quotienten der beiden
Mittelwerte berechnet. Ein vom ersten A/D-Wandler 1 gelieferter
digitaler Wert A kann schließlich
durch Multiplikation mit dem Korrekturfaktor in einfacher Weise
korrigiert werden.
-
Im
Falle eines ersten A/D-Wandlers 1, dessen Null-Offset nicht
vernachlässigbar
klein ist, kann der Fehler ebenfalls in einfacher Weise korrigiert
werden. Zu diesem Zweck werden Mittelwerte der binären Ausgangswerte
der A/D-Wandler 1, 2 an wenigstens zwei Messpunkten
(bei verschiedenen Eingangsspannungen Uin) aufgenommen und daraus die
Geradengleichungen der Übertragungskennlinien 11, 12 bestimmt.
Für die
Geradengleichungen gilt in diesem Fall: Uout1 = a1·Uin +
b1 bzw. Uout2 = a2·Uin + b2
-
Ein
vom ersten A/D-Wandler 1 gelieferter ungenauer Wert kann
somit einfach auf den genauen Wert des zweiten A/D-Wandlers 2 korrigiert
werden.
-
3 zeigt ein Korrekturverfahren
zur Korrektur eines digitalen Ausgangswertes des ersten A/D-Wandlers
1, wie es z.B. von einer Prozessoreinheit 6 in 1 ausgeführt werden kann. Dabei wird
in einem ersten Schritt 20 zunächst ein erster Mittelwert MW1
aus binären
Ausgangswerten des ersten A/D-Wandlers 1 gebildet. Gleichzeitig
wird ein zweiter Mittelwert MW2 aus binären Ausgangswerten des zweiten
A/D-Wandlers 2 gebildet
(Schritt 21). Aus den Mittelwerten MW1, MW2 wird in Schritt 22 ein Korrekturfaktor
K berechnet, der den Quotienten der Mittelwerte MW1, MW2 darstellt.
Ein vom ersten A/D-Wandler 1 ausgegebener digitaler Wert
kann schliesslich mittels des Korrekturfaktors K in Schritt 23 korrigiert
werden. Der korrigierte Wert wird am Ausgangs OUT der Prozessoreinheit 6 ausgegeben.
-
Im
Arbeitsbereich des Dual-Slope-Wandlers 2, d.h. bei Eingangssignalen
Uin mit geringer Dynamik, ist die Abtastrate des Dual-Slope-Wandlers 2 meist
ausreichend für
eine genaue Messung. In diesem Fall muß der Korrekturalgorithmus
nicht durchgeführt
werden. Der Korrekturalgorithmus kann erst ab einer vorgegeben Schwelle
an Signaldynamik eingeschaltet werden. Es besteht also die Möglichkeit, zwischen
einem Dual-Slope-Modus,
in dem nur der Dual-Slope-Wandler 2 arbeitet, und einem
Korrekturmodus, in dem der digitale Ausgangswert des ersten A/D-Wandlers 1 korrigiert
wird, zu wählen.
-
- 1
- A/D-Wandler
mit hoher Abtastrate
- 2
- A/D-Wandler
mit niedriger Abtastrate
- 3
- Spannungsteiler
- 4
- Integrator
- 5
- Schalter
- 6
- Recheneinheit
- 7
- Digitaler
Tiefpass
- 8
- Digitaler
Tiefpass
- 11
- Kennlinie
des ersten A/D-Wandlers
- 12
- Kennlinie
des zweiten A/D-Wandlers
- 20–23
- Verfahrensschritte
- Uin
- Eingangsspannung
- Uref
- Referenzspannung
- OUT
- Ausgang