WO2004100381A1 - A/d-wandleranordnung mit hoher genauigkeit und bandbreite - Google Patents

A/d-wandleranordnung mit hoher genauigkeit und bandbreite Download PDF

Info

Publication number
WO2004100381A1
WO2004100381A1 PCT/DE2004/000531 DE2004000531W WO2004100381A1 WO 2004100381 A1 WO2004100381 A1 WO 2004100381A1 DE 2004000531 W DE2004000531 W DE 2004000531W WO 2004100381 A1 WO2004100381 A1 WO 2004100381A1
Authority
WO
WIPO (PCT)
Prior art keywords
converter
output
value
values
binary
Prior art date
Application number
PCT/DE2004/000531
Other languages
English (en)
French (fr)
Inventor
Christoph Wenger
Original Assignee
Robert Bosch Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch Gmbh filed Critical Robert Bosch Gmbh
Publication of WO2004100381A1 publication Critical patent/WO2004100381A1/de

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
    • H03M1/0643—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the spatial domain
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters

Definitions

  • the invention relates to an A / D converter arrangement with high accuracy and bandwidth, the two A / D converters with different accuracy and different
  • Bandwidth includes, and a method for calibrating an A / D converter of such a converter arrangement.
  • Microcontrollers that digitally process the signals are usually used to process analog measurement signals.
  • Known microcontrollers generally include an integrated analog-digital converter (hereinafter A / D converter), which samples an analog signal and converts it into a digital value.
  • a / D converter integrated analog-digital converter
  • the on-board electrical system voltage in the vehicle is evaluated by a microcontroller that ice an A / D converter with an upstream voltage divider.
  • the A / D converter used for this such as a successive approximation converter (SA converter), although it has a relatively high pick-up noise and thus a high bandwidth, but a relatively poor accuracy of +/- 0.4% (if the accuracy of the reference voltage source is neglected).
  • SA converter successive approximation converter
  • Dual slope converters comprise an upstream integrator, to which the measurement voltage and a reference voltage are alternately fed.
  • the dual slope converter has a very high one but has high absolute accuracy of up to about +/- 0.02% due to the principle, only a very low sampling rate of approx. 10 Hz to 100 Hz. Such a low sampling rate is sufficient for many dynamic applications in which the measurement variable fluctuates greatly.
  • the main idea of the invention is to provide an analog signal using a first A / D converter with low accuracy but high sampling rate, e.g. by means of an SA converter, and by means of a second A / D converter with high accuracy but low sampling rate, e.g. by means of a dual slope converter, to be scanned and digitized and the first A / D converter to be compared using the second A / D converter.
  • a device is provided for forming an average of binary output values of the first A / D converter and an average of binary output values of the second A / D converter.
  • the formation of the mean values essentially serves to determine the characteristic curve of the two A / D converters as precisely as possible in order to be able to carry out a correction of the digital values output by the first A / D converter on the basis thereof.
  • Absolute accuracy of an A / D converter with low accuracy m the order of magnitude of a second A / D converter, in particular a dual slope converter, can be increased with high accuracy, wherein the high sampling rate of the first A / D converter can still be used .
  • a correction factor is preferably calculated directly from the mean values, with which a digital value output by the first A / D converter can be corrected.
  • an average value of the output values of the first and / or second A / D converter is preferably formed in each case at least two different input voltages in order to be able to determine the characteristic curves therefrom and to be able to carry out a correction.
  • the first A / D converter is preferably an A / D converter with a high sampling rate but low absolute accuracy, e.g. an SA converter, and in the second A / D converter by an A / D converter with high absolute accuracy but a lower sampling rate, e.g. a dual slope converter.
  • the mean values required for calculating the correction factor are calculated digitally by means of a pitching device.
  • the A / D converters are each followed by a digital low-pass filter, which has a function that averages.
  • the low-pass filters are preferably in a processor unit, such as 3. a microcontroller.
  • the correction factor is preferably calculated from the quotient of the mean values and multiplied by an output value of the first A / D converter.
  • FIG. 1 shows a transducer arrangement with honer bandwidth and honer absolute accuracy according to a preferred embodiment of the invention.
  • FIG. 2 shows the transmission characteristics of the A / D converter contained in the converter arrangement of FIG. 1;
  • FIG. 3 shows a flowchart to illustrate the essential method steps in the comparison of an A / D converter with low accuracy.
  • the first A / D converter 1 is an A / D converter with a high sampling rate but low absolute accuracy, e.g. an SA converter.
  • the A / D converter 1 has a high bandwidth, but is too imprecise for many applications.
  • the second A / D converter 2 is a converter with high absolute accuracy, e.g. a dual slope converter which, however, has a low sampling rate.
  • the principle of dual-slope converter 2 is that it has a very high absolute accuracy ⁇ / on of up to about 0.02%, but it has a relatively low sampling rate of approx. IOHZ-IOOHZ, which is not sufficient for many dynamic applications.
  • a voltage divider 3 is connected upstream of the first A / D converter 1 and serves to divide the analog input voltage Um to be measured down to a voltage below the reference voltage Uref.
  • the dual slope converter 2 has an upstream integrator 4, which integrates the input voltage U or Uref supplied.
  • a switch 5 is used to switch the converter input to the voltage Um to be measured or the reference voltage Uref.
  • the essential aspect of the converter arrangement of FIG. 1 is that the advantages of the two A / D converters 1, 2 - on the one hand the high bandwidth and on the other hand the high
  • Accuracy - can be combined by comparing the first A / D converter 1 with the help of the second A / D converter 2.
  • a processor unit 6 microcontroller
  • the adjustment of the first A / D converter 1 is explained below with reference to FIG. 2.
  • FIG. 2 shows the transmission characteristics 11, 12 of the two A / D converters 1, 2, the characteristic curve 11 being the transmission characteristic of the first A / D converter 1 and the characteristic curve 12 the
  • the characteristic curve 12 of the dual slope converter 2 has the higher absolute accuracy.
  • the characteristic curve 11 has above all a gradient error and thus deviates from the more precise characteristic curve 12.
  • a digital value A measured by the first A / D converter 1 with a high sampling rate must therefore be corrected to the exact value B.
  • a correction factor k is determined, which is multiplied by the inaccurate value A of the first A / D converter 1.
  • the result is a more precise value B.
  • the correction factor is determined from an average of digital output values of the first A / D converter 1 and from one
  • Average value of digital output values of the second A / D Converter 2 calculated.
  • the mean values are formed at a predetermined input voltage Um, which is measured by both A / D converters 1, 2.
  • a first possibility for generating the mean values Uouüi, m ⁇ tei U 0U Ü2, ittei is to generate them using low-pass filters 7, 8.
  • a digital low-pass filter 7, 8 is provided at the digital output of the first and second A / D converter 1.
  • the digital filters 7, 8 are usually integrated in the processor unit 6.
  • a second possibility for generating the mean values is to calculate them in the processor unit 6 from a plurality of digital output values of the A / D converters 1, 2.
  • the correction factor is finally calculated from a quotient of the two mean values.
  • a digital value A supplied by the first A / D converter 1 can finally be corrected in a simple manner by multiplication by the correction factor.
  • FIG. 3 shows a correction method for correcting a digital output value of the first A / D converter 1, as can be carried out, for example, by a processor unit 6 in FIG. 1.
  • a first mean value MW1 is first formed from binary output values of the first A / D converter 1.
  • a second mean value MW2 is formed from binary output values of the second A / D converter 2 (step 21).
  • a correction factor K is calculated from the mean values MW1, MW2, which represents the quotient of the mean values MW1, MW2.
  • a digital value output by the first A / D converter 1 can finally be corrected using the correction factor K m step 23.
  • the corrected value is output at the output OUT of the processor unit 6.
  • the sampling rate of the dual slope converter 2 is usually sufficient for an accurate measurement.
  • the correction algorithm does not have to be carried out.
  • the correction algorithm can only be switched on from a predefined threshold of signal dynamics. It is therefore possible to choose between a dual slope mode, in which only the dual slope converter 2 operates, and a correction mode, in which the digital output value of the first A / D converter 1 is corrected.

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

Die Erfindung betrifft eine A/D-Wandleranordnung mit hoher Genauigkeit und Bandbreite, umfassend einen ersten A/D- Wandler (1) mit niedriger Genauigkeit und einen zweiten A/D-­Wandler mit hoher Genauigkeit, die die gleiche Eingangsspannung (Uin) messen und an ihrem Ausgang einen entsprechenden binären Wert ausgeben. Zur Verbesserung der Absolutgenauigkeit des ersten A/D-Wandlers (1), ohne dessen Bandbreite zu beeinträchtigen, wird vorgeschlagen, aus binären Ausgangswerten des ersten A/D-Wandlers (1) und aus binären Ausgangswerten des zweiten A/D-Wandlers (2) jeweils einen Mittelwert zu bilden und daraus einen Korrekturfaktor zu berechnen, mit dem ein vom ersten A/D-Wandler (1) ausgegebener digitaler Wert (A) korrigiert werden kann.

Description

Beschreibung
A/D-Wandleranordnung mit hoher Genauigkeit und Bandbreite
Die Erfindung betrifft eine A/D-Wandleranordnung mit hoher Genauigkeit und Bandbreite, die zwei A/D-Wandler mit unterschiedlicher Genauigkeit und unterschiedlicher
Bandbreite umfaßt, sowie ein Verfahren zum Kalibrieren eines A/D-Wandlers einer solchen Wandleranordnung.
Zur Verarbeitung analoger Messsignale werden üblicherweise Mikrocontroller eingesetzt, die eine digitale Verarbeitung der Signale durchführen. Bekannte Mikrocontroller umfassen in der Regel einen integrierten Analog-Digital-Wandler (im Folgenden A/D-Wandler) , der ein analoges Signal abtastet und in einen digitalen Wert umwandelt.
Im Bereich der Fahrzeugtechnik wird z.B. die Bordnetzspannung im Fahrzeug von einem Mikrocontroller ausgewertet, der einen A/D-Wandler mit einem vorgeschalteten Spannungsteiler auf eist. Der hierzu verwendete A/D-Wandler, wie z.B. ein Sukzessiv-Approximations-Wandler (SA-Wandler), hat zwar eine relativ hohe Abtasuraue und damit eine hohe Bandbreite, jedoch eine relativ schlechte Genauigkeit von +/- 0,4% (bei Vernachlässigung der Genauigkeit der Referenzspannungsquelle) .
Um höhere Genauigkeiten zu erreichen, isr es bekannt, sogenannte „Dual-Slope-Wandler" einzusetzen. Dual-Slope- Wandler umfassen einen vorgeschalteten Integrator, dem abwechselnd die Messspannung und eine Referenzspannung zugeführt werden. Der Dual-Slope-Wandler hat zwar eine sehr hohe Absolutgenauigkeit von bis zu etwa +/- 0,02%, hat jedoch prinzipbedingt nur eine sehr geringe Abtastrate von ca. 10Hz bis 100Hz. Eine solche geringe Abtastrate ist für viele dynamische Anwendungen, bei denen die Messgroße stark schwankt, nacht ausreichend.
Es ist daher die Aufgabe der vorliegenden Erfindung, eine
A/D-Wandleranordnung zu schaffen, mit der eine Messgroße mit hoher Genauigkeit bei gleichzeitig hoher Abtastrate digitalisiert werden kann.
Gelost wird diese Aufgabe gemäß der Erfindung durch die im Patentanspruch 1 sowie m Patentanspruch 8 angegebenen Merkmale. Weitere Ausfuhrungsformen der Erfindung sind Gegenstand von Unteranspruchen .
Der wesentliche Gedanke der Erfindung besteht darin, ein analoges Signal mittels eines ersten A/D-Wandlers mit niedriger Genauigkeit, aber hoher Abtastrate, wie z.B. mittels eines SA-Wandlers, und mittels eines zweiten A/D- Wandlers mit hoher Genauigkeit, aber niedriger Abtastrate, wie z.B. mittels eines Dual-Slope-Wandlers, abzutasten und zu digitalisieren und den ersten A/D-Wandler mit Hilfe des zweiten A/D-Wandlers abzugleichen. Hierzu ist eine Einrichtung zum Bilden eines Mittelwerts von binaren Ausgangswerten des ersten A/D-Wandlers und eines Mittelwerts von binaren Ausgangswerten des zweiten A/D-Wandlers vorgesehen. Das Bilden der Mittelwerte dient im wesentlichen dazu, die Kennlinie der beiden A/D-Wandler möglichst genau zu bestimmen, um auf deren Grundlage eine Korrektur des vom ersten A/D-Wandler ausgegebenen digitalen Werten durchfuhren zu können. Mit einer solchen Anordnung kann die
Absolutgenauigkeit eines A/D-Wandlers mit geringer Genauigkeit m die Größenordnung eines zweiten A/D-Wandlers, insbesondere eines Dual-Slope-Wandlers, mit hoher Genauigkeit erhöht werden, wobei die hohe Abtastrate des ersten Ä/D- Wandlers weiterhin ausgenutzt werden kann. Bei A/D-Wandlern mit linearer Kennlinie ohne Null-Offset (Ursprungsgerade) wird aus den Mittelwerten vorzugsweise direkt ein Korrekturfaktor berechnet, mit dem ein vom ersten A/D-Wandler ausgegebener digitaler Wert korrigiert werden kann. Bei A/D-Wandlern mit Null-Offset wird vorzugsweise bei wenigstens zwei verschiedenen Eingangsspannungen jeweils ein Mittelwert der Ausgangswerte des ersten und/oder zweiten A/D- Wandlers gebildet, um daraus die Kennlinien bestimmen und eine Korrektur durchfuhren zu können.
Vorzugsweise handelt es sich bei dem ersten A/D-Wandler um einen A/D-Wandler mit hoher Abtastrate, aber geringer Absolutgenauigkeit, wie z.B. einen SA-Wandler, und bei dem zweiten A/D-Wandler um einen A/D-Wandler mit hoher Absolutgenauigkeit, aber geringerer Abtastrate, wie z.B. einen Dual-Slope-Wandler.
Gemäß einer ersten Ausfuhrungsform der Erfindung werden die zur Berechnung des Korrekturfaktors benotigten Mittelwerte mittels einer Pecheneinrichtung digital berechnet. Gemäß einer anderen Ausfuhrungsform der Erfindung ist den A/D- Wandlern jeweils ein digitales Tiefpassfilter nachgeschaltet, das eine Mittelwert bildende Funktion hat. Die Tiefpassfilter sind vorzugsweise m einer Prozessoreinheit, wie z.3. einem Mikrocontroller, realisiert.
Der Korrekturfaktor wird vorzugsweise aus dem Quotienten der Mittelwerte berechnet und mit einem Ausgangswert des ersten A/D-Wandlers multipliziert.
Die Erfindung wird nachstehend anhand der beigefugten Zeichnungen beispielhaft naher erläutert. Es zeigen:
Fig. 1 eine Wandleranordnung mit honer Bandbreite und honer Absolutgenauigkeit gemäß einer bevorzugten Ausfuhrungsform der Erfindung; Fig. 2 die Ubertragungskennlinien der m der Wandleranordnung von Fig. 1 enthaltenen A/D-Wandler; und
Fig. 3 ein Flussdiagramm zur Darstellung der wesentlichen Verfahrensschritte beim Abgleich eines A/D-Wandlers mit geringer Genauigkeit.
Fig. 1 zeigt eine A/D-Wandleranordnung mit einem ersten A/D- Wandler 1 und einem zweiten A/D-Wandler 2, die beide die gleiche Eingangsspannung Um (bzw. einen daraus abgeleiteten Wert) messen und denen die gleiche Referenzspannung Uref zugeführt wird. Bei dem ersten A/D-Wandler 1 handelt es sich um einen A/D-Wandler mit hoher Abtastrate, aber geringer Absolutgenauigkeit, wie z.B. einen SA-Wandler. Der A/D- Wandler 1 hat zwar eine hohe Bandbreite, ist aber für viele Anwendungen zu ungenau. Der zweite A/D-Wandler 2 ist dagegen ein Wandler mit hoher Absolutgenauigkeit, wie z.B. ein Dual- Slope-Wandler, der jedoch eine geringe Abtastrate aufweist. Der Dual-Slope-Wandler 2 hat prinzipbedingt eine sehr hohe Absolutgenauigkeit λ/on bis zu etwa 0,02%, jedoch eine relativ geringe Abtastrate von ca. IOHZ-IOOHZ, die für viele dynamische Anwendungen nicht ausreichend ist.
Dem ersten A/D-Wandler 1 ist ein Spannungsteiler 3 vorgeschaltet, der dazu dient, die zu messende analoge Eingangsspannung Um auf eine Spannung unterhalb der Referenzspannung Uref herunter zu teilen.
Der Dual-Slope-Wandler 2 hat einen vorgeschalteten Integrator 4, der die zugefuhrte Eingangsspannung U bzw. Uref integrier . Ein Schalter 5 dient zum Umschalten des Wandlereingangs auf die zu messende Spannung Um bzw. die ?eferenzspannung Uref.
Der wesentliche Aspekt der Wandleranordnung von Fig. 1 besteht darin, dass die Vorteile der beiden A/D-Wandler 1,2 - einerseits die hohe Bandbreite und andererseits die hohe
Genauigkeit -durch einen Abgleich des ersten A/D-Wandlers 1 mit Hilfe des zweiten A/D-Wandlers 2 vereint werden können. Hierzu ist an den Ausgangen der A/D-Wandler 1,2 eine Prozessoreinheit 6 (Mikrocontroller) vorgesehen, die an ihrem Ausgang OUT einen digitalen Wert mit hoher Bandbreite und Genauigkeit bereitstellt. Der Abgleich des ersten A/D- Wandlers 1 wird im folgenden anhand von Fig. 2 erläutert.
Fig. 2 zeigt die Ubertragungskennlmien 11,12 der beiden A/D- Wandler 1,2, wobei die Kennlinie 11 die Ubertragungskennlmie des ersten A/D-Wandlers 1 und die Kennlinie 12 die
Ubertragungskennlmie des zweiten A/D-Wandlers 2 darstellt. Wie zu erkennen ist, zeigen die beiden A/D-Wandler 1,2 ein lineares Ubertragungsverhalten, wobei die Kennlinien 11,12 durch den Ursprung verlaufende Geraden sind. Der Null-Offset st üblicherweise vernachlassigbar klein. Für die Kennlinien
11,12 gilt folgende Beziehung:
Uoutι= a l ^Uin b zw . Uou- = a2 * Uιr
Die Kennlinie 12 des Dual-Slope-Wandlers 2 hat die höhere Absolutgenauigkeit. Die Kennlinie 11 hat vor allem einen Gradientenfehler und weicht somit von der genaueren Kennlinie 12 ab. Ein vom ersten A/D-Wandler 1 mit hoher Abtastrate gemessener digitaler Wert A muß daher auf den genauen Wert B korrigiert werden. Zu diesem Zweck wird ein Korrekturfaktor k ermittelt, der mit dem ungenauen Wert A des ersten A/D- Wandlers 1 multipliziert wird. Als Ergebnis erhalt man den genaueren Wert B. Dabei gilt:
Uouύi = k^ Uout: mit k = a 2 / a l = UOut , m_ü ei / U0 L:, mι Lei
Der Korrekturfaktor wird aus einem Mittelwert von digitalen Ausgangswerten des ersten A/D-Wandlers 1 und aus einem
Mittelwert von digitalen Ausgangswerten des zweiten A/D- Wandlers 2 berechnet. Die Mittelwerte werden bei einer vorgegebenen Eingangsspannung Um gebildet, die von beiden A/D-Wandlern 1,2 gemessen wird.
Eine erste Möglichkeit zur Erzeugung der Mittelwerte Uouüi,mιtei U0UÜ2, ittei besteht darin, diese mit Hilfe von Tiefpassfiltern 7,8 zu erzeugen. In diesem Fall ist am digitalen Ausgang des ersten und zweiten A/D-Wandlers 1 jeweils ein digitales Tiefpassfilter 7,8 vorgesehen. Die digitalen Filter 7,8 sind üblicherweise in der Prozessoreinheit 6 integriert.
Eine zweite Möglichkeit zur Erzeugung der Mittelwerte besteht darin, diese in der Prozessoreinheit 6 aus mehreren digitalen Ausgangswerten der A/D-Wandler 1,2 zu berechnen.
Der Korrekturfaktor wird schliesslich aus einem Quotienten der beiden Mittelwerte berechnet. Ein vom ersten A/D-Wandler 1 gelieferter digitaler Wert A kann schließlich durch Multiplikation mit dem Korrekturfaktor in einfacher Weise korrigiert werden.
Im Falle eines ersten A/D-Wandlers 1, dessen Null-Offset nicht vernachlassigbar klein ist, kann der Fehler ebenfalls n einfacher Weise korrigiert werden. Zu diesem Zweck werden Mittelwerte der binaren Ausgangswerte der A/D-Wandler 1,2 an wenigstens zwei Messpunkten (bei verschiedenen Eingangsspannungen Um) aufgenommen und daraus die Geradengleichungen der Ubertragungskennlmien 11,12 oestimmt. Für die Geradengleichungen gilt in diesem Fall:
UoLtj = al ^U.n + bl bz w . öou-,: = a2 *üin - b2
Ein vom ersten A/D-Wandler 1 gelieferter ungenauer Wert kann somit einfach auf den genauen Wert des zweiten A/D-Wandlers 2 korrigiert werαen. Fig. 3 zeigt e Korrekturverfahren zur Korrektur eines digitalen Ausgangswertes des ersten A/D-Wandlers 1, wie es z.B. von einer Prozessoreinheit 6 n Fig. 1 ausgeführt werden kann. Dabei wird m einem ersten Schritt 20 zunächst e erster Mittelwert MWl aus binaren Ausgangswerten des ersten A/D-Wandlers 1 gebildet. Gleichzeitig wird em zweiter Mittelwert MW2 aus binaren Äusgangswerten des zweiten A/D- Wandlers 2 gebildet (Schritt 21) . Aus den Mittelwerten MW1,MW2 wird in Schritt 22 em Korrekturfaktor K berechnet, der den Quotienten der Mittelwerte MW1,MW2 darstellt. Em vom ersten A/D-Wandler 1 ausgegebener digitaler Wert kann schliesslich mittels des Korrekturfaktors K m Schritt 23 korrigiert werden. Der korrigierte Wert wird am Ausgangs OUT der Prozessoreinheit 6 ausgegeben.
Im Arbeitsbereich des Dual-Slope-Wandlers 2, d.h. bei Eingangssignalen Um mit geringer Dynamik, ist die Abtastrate des Dual-Slope-Wandlers 2 meist ausreichend für eine genaue Messung. In diesem Fall muß der Korrekturalgorithmus nicht durchgeführt werden. Der Korrekturalgorithmus kann erst ab einer vorgegeben Schwelle an Signaldynamik eingeschaltet werden. Es besteht also die Möglichkeit, zwischen einem Dual- Slope-Modus, in dem nur der Dual-Slope-Wandler 2 arbeitet, und einem Korrekturmodus, m dem der digitale Ausgangswert des ersten A/D-Wandlers 1 korrigiert wird, zu wählen.
5ezugs zeichenliste
1 A/D-Wandler mit hoher Abtastrate
A/D-Wandler mit niedriger Abtastrate
3 Spannungsteiler
4 Integrator
5 Schalter
6 Recheneinheit
7 Digitaler Tiefpass
8 Digitaler Tiefpass
11' Kennlinie des ersten A/D-Wandlers
12 Kennlinie des zweiten A/D-Wandlers
20-23 Verfahrensschritte
Uin EingangsSpannung
Uref Referenzspannung
OUT Ausgang

Claims

Patentansprüche
1. A/D-Wandleranordnung mit hoher Genauigkeit und Bandbreite, umfassend: einen ersten A/D-Wandler (1) mit niedriger Genauigkeit und einen zweiten A/D-Wandler (2) mit hoher Genauigkeit, die die gleiche Eingangsspannung (Um) messen und an ihrem
Ausgang einen entsprechenden binaren Wert ausgeben, gekennzeichnet durch eine Einrichtung (6; 7, 8) zum Bilden eines Mittelwerts
(MWl) aus binaren Ausgangswerten des ersten A/D-Wandlers (1) und eines Mittelwerts (MW2) aus binaren Ausgangswerten des zweiten A/D-Wandlers (2), und eine Prozessoreinheit (6) zμm Korrigieren eines vom ersten
A/D-Wandler (1) ausgegebenen digitalen Werts (A) mit Hilfe der Mittelwerte (MW1,MW2).
2. A/D-Wandleranordnung nach Anspruch 1, dadurch gekennzeichnet, dass die Prozessoreinheit (6) aus den Mittelwerten (MW1,MW2) einen Korrekturfaktor (K) berechnet und einen vom ersten A/D-Wandler (1) ausgegebenen digitalen Wert (A) mit Hilfe des Korrekturfaktors (K) korrigiert.
3. A/D-Wandleranordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass der erste A/D-Wandler (1) em SA-Wandler
4. A/D-Wandleranordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der zweite A/D- Wandler (2) ein Dual-Slope-Wandler ist.
5, A/D-Wandleranordnung nach einem der vorhergehenden
Ansprüche, dadurch gekennzeichnet, dass eine Prozessoreinheit (6) vorgesehen ist, die die Mittelwerte (MWl,Mw2) berechnet.
6. A/D-Wandleranordnung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass dem ersten A/D-Wandler (1) und dem zweiten A/D-Wandler (2) jeweils ein Tiefpassfilter (7,8) nachgeschaltet ist, das die Mittelwerte bildet.
7. A/D-Wandleranordnung nach Anspruch 2, dadurch gekennzeichnet, dass der Korrekturfaktor (K) ein Quotient aus den Mittelwerten (MW1,MW2) ist.
8. Verfahren zum Kalibrieren eines A/D-Wandlers (1) mit niedriger Genauigkeit mit Hilfe eines zweiten A/D-Wandlers (2) mit höherer Genauigkeit, gekennzeichnet durch folgende Schritte:
A/D-Wandeln einer Eingangsspannung (Uin) mit dem ersten . und zweiten A/D-Wandler (1,2),
Bilden eines Mittelwerts (MWl) aus mehreren vom ersten A/D-Wandler (1) ausgegebenen binären Werten und eines
Mittelwerts (MW2) aus mehreren vom zweiten A/D-Wandler (2) ausgegebenen binären Werten, und
Korrigieren eines vom ersten A/D-Wandler (1) ausgegebenen binären Werts (A) mit Hilfe der Mittelwerte (MW1,MW2).
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass aus dem Mittelwert • (MWl , MW2 ) des ersten (1) und zweiten (2) Ä/D-Wandlers ein Korrekturfaktor (K) berechnet wird.
PCT/DE2004/000531 2003-05-07 2004-03-17 A/d-wandleranordnung mit hoher genauigkeit und bandbreite WO2004100381A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE2003120202 DE10320202A1 (de) 2003-05-07 2003-05-07 A/D-Wandleranordnung mit hoher Genauigkeit und Bandbreite
DE10320202.1 2003-05-07

Publications (1)

Publication Number Publication Date
WO2004100381A1 true WO2004100381A1 (de) 2004-11-18

Family

ID=33394191

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE2004/000531 WO2004100381A1 (de) 2003-05-07 2004-03-17 A/d-wandleranordnung mit hoher genauigkeit und bandbreite

Country Status (2)

Country Link
DE (1) DE10320202A1 (de)
WO (1) WO2004100381A1 (de)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2912925A1 (de) * 1979-03-31 1980-10-16 Licentia Gmbh Verfahren und anordnung zur schnellen hochaufloesenden analog/digital-umsetzung mit selbstaendiger korrektur
US4308524A (en) * 1979-06-05 1981-12-29 Harrison Systems, Inc. Fast high resolution predictive analog-to-digital converter with error correction
EP0351788A2 (de) * 1988-07-18 1990-01-24 Matsushita Electric Industrial Co., Ltd. Analog-Digitalwandlersystem
US4937579A (en) * 1987-11-17 1990-06-26 Hitachi Electronics, Ltd. Method of converting analog signals into digital signals and system for carrying out the method
US5610943A (en) * 1988-06-08 1997-03-11 Fujitsu Limited Signal processing apparatus
US5859602A (en) * 1996-07-31 1999-01-12 Victor Company Of Japan, Ltd. Structures of data compression encoder, decoder, and record carrier
EP0945987A2 (de) * 1998-03-26 1999-09-29 Italtel s.p.a. Verfahren zur Linearisierung der Übertragungskennlinie eines A/D-Wandlers sowie eine Schaltung dafür

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2912925A1 (de) * 1979-03-31 1980-10-16 Licentia Gmbh Verfahren und anordnung zur schnellen hochaufloesenden analog/digital-umsetzung mit selbstaendiger korrektur
US4308524A (en) * 1979-06-05 1981-12-29 Harrison Systems, Inc. Fast high resolution predictive analog-to-digital converter with error correction
US4937579A (en) * 1987-11-17 1990-06-26 Hitachi Electronics, Ltd. Method of converting analog signals into digital signals and system for carrying out the method
US5610943A (en) * 1988-06-08 1997-03-11 Fujitsu Limited Signal processing apparatus
EP0351788A2 (de) * 1988-07-18 1990-01-24 Matsushita Electric Industrial Co., Ltd. Analog-Digitalwandlersystem
US5859602A (en) * 1996-07-31 1999-01-12 Victor Company Of Japan, Ltd. Structures of data compression encoder, decoder, and record carrier
EP0945987A2 (de) * 1998-03-26 1999-09-29 Italtel s.p.a. Verfahren zur Linearisierung der Übertragungskennlinie eines A/D-Wandlers sowie eine Schaltung dafür

Non-Patent Citations (6)

* Cited by examiner, † Cited by third party
Title
DYER K ET AL: "A comparison of monolithic background calibration in two time-interleaved analog-to-digital converters", CIRCUITS AND SYSTEMS, 1998. ISCAS '98. PROCEEDINGS OF THE 1998 IEEE INTERNATIONAL SYMPOSIUM ON MONTEREY, CA, USA 31 MAY-3 JUNE 1998, NEW YORK, NY, USA,IEEE, US, 31 May 1998 (1998-05-31), pages 13 - 16, XP010289576, ISBN: 0-7803-4455-3 *
FU D ET AL: "DIGITAL BACKGROUND CALIBRATION TECHNIQUE FOR TIME-INTERLEAVED ANALOG-TO-DIGITAL CONVERTERS", IEEE JOURNAL OF SOLID-STATE CIRCUITS, IEEE INC. NEW YORK, US, vol. 33, no. 12, December 1998 (1998-12-01), pages 1904 - 1911, XP000880492, ISSN: 0018-9200 *
GATTI U ET AL: "Improving the linearity in high-speed analog-to-digital converters", CIRCUITS AND SYSTEMS, 1998. ISCAS '98. PROCEEDINGS OF THE 1998 IEEE INTERNATIONAL SYMPOSIUM ON MONTEREY, CA, USA 31 MAY-3 JUNE 1998, NEW YORK, NY, USA,IEEE, US, 31 May 1998 (1998-05-31), pages 17 - 20, XP010289594, ISBN: 0-7803-4455-3 *
MANOLI Y: "A self-calibration method for fast, high resolution A/D and D/A converters", IEEE, 8 May 1989 (1989-05-08), pages 272 - 275, XP010084671 *
SHALAND A: "MAKING SENSE OF ANALOG-TO-DIGITAL CONVERTERS", MACHINE DESIGN, PENTON,INC. CLEVELAND, US, vol. 62, no. 7, 12 April 1990 (1990-04-12), pages 86 - 93, XP000127536, ISSN: 0024-9114 *
SONKUSALE S ET AL: "True background calibration technique for pipelined ADC", ELECTRONICS LETTERS, IEE STEVENAGE, GB, vol. 36, no. 9, 27 April 2000 (2000-04-27), pages 786 - 788, XP006015167, ISSN: 0013-5194 *

Also Published As

Publication number Publication date
DE10320202A1 (de) 2004-12-02

Similar Documents

Publication Publication Date Title
EP2041874B1 (de) Verfahren zur verarbeitung von offset-behafteten sensorsignalen sowie für die durchführung des verfahrens ausgebildete sensoranordnung
DE102008023535B4 (de) Elektronische Vorrichtung und Verfahren zur Auswertung einer variablen Kapazität
EP0707383A1 (de) Verfahren und Schaltungsanordnung zur Analog-Digital-Wandlung von Signalen
WO2005085881A1 (de) Energiezähleranordnung und verfahren zum kalibrieren
DE19502047A1 (de) Verfahren und Anordnung zur Analog-Digital-Wandlung von Signalen
DE10361664B4 (de) Energiezähleranordnung
EP2021811B1 (de) Messvorrichtung und messverfahren zum messen der leistung eines hochfrequenzsignals
DE102013009052B4 (de) System und Verfahren zur Skalierung einer Ausgabe eines Modulators eines Sigma-Delta-Analog/Digital-Wandlers und Systeme und ein Verfahren zur Kompensierung von temperaturabhängigen Schwankungen einer Referenzspannung in einem Sigma-Delta-Analog/Digital-Wandler
DE3642771A1 (de) Verfahren und vorrichtung zur messung der messgroesse eines messobjekts
WO2004100381A1 (de) A/d-wandleranordnung mit hoher genauigkeit und bandbreite
EP0927359B1 (de) Schaltungsanordnung zur widerstands- und leckmessung
DE19819069A1 (de) Schaltungsanordnung zur arithmetischen Verknüpfung eines Analogsignals mit einem in digitaler Form vorliegenden Wert sowie Verfahren und Schaltungsanordnung zur Bestimmung eines Winkels
DE10216344A1 (de) Meßverstärkervorrichtung
WO2002018880A1 (de) Verfahren zur erweiterung des absolutwinkelmessbereiches bei magnetfeldsensoren
EP1091214B1 (de) Verfahren und Vorrichtung zur Aufbereitung von Messsignalen
DE4428673B4 (de) Vorrichtung zur Bildung einer Steuergröße, welche ein Maß für die Amplitude zweier frequenz- und amplitudengleicher, phasenstarrer sinus- und cosinusförmiger Meßwechselgrößen ist
DE102007043388B4 (de) Verfahren zur Auflösungserhöhung eines A/D-Wandlers sowie elektronische Schaltung zur Umsetzung dieses Verfahrens
DE3127176C2 (de) Verfahren und Schaltungsanordnung zur Bestimmung der Signalleistung und der Verzerrungsleistung bei mit Codierung arbeitenden Meßobjekten
DE102017105959B4 (de) Verfahren zum Betreiben eines magnetisch-induktiven Durchflussmessgeräts und ein magnetisch-induktives Durchflussmessgerät
DE602004010672T2 (de) Schaltungsanordnung und verfahren zur gewinnung eines ausgangssignals, sowie mit einer derartigen schaltungsanordnung ausgestattete drehzahlmessvorrichtung
DE102004052575C5 (de) Schaltung und Verfahren zur Integration einer Ladung
EP1565991B1 (de) Analog-digital-wandler
DE102022107844A1 (de) Verfahren zum Ermitteln einer manuellen Betätigung einer kapazitiven Sensorvorrichtung, Computerprogrammprodukt und Ermittlungsvorrichtung zum Ermitteln einer manuellen Betätigung einer kapazitiven Sensorvorrichtung
EP3444786A1 (de) Bestimmen von ort oder geschwindigkeit eines fahrzeugs
EP1378755A1 (de) Messschaltung mit einer Messbrücke und Messvorrichtung

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
122 Ep: pct application non-entry in european phase