DE4109490C1 - A=D conversion method - using successive approximation and separate threshold switch for each bit place - Google Patents
A=D conversion method - using successive approximation and separate threshold switch for each bit placeInfo
- Publication number
- DE4109490C1 DE4109490C1 DE19914109490 DE4109490A DE4109490C1 DE 4109490 C1 DE4109490 C1 DE 4109490C1 DE 19914109490 DE19914109490 DE 19914109490 DE 4109490 A DE4109490 A DE 4109490A DE 4109490 C1 DE4109490 C1 DE 4109490C1
- Authority
- DE
- Germany
- Prior art keywords
- variable
- value
- input
- switch
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
- H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
Description
Die Erfindung betrifft ein Verfahren zur Wandlung einer analogen Eingangsgröße in einen N-stelligen digitalen Ausgangswert durch sukzessive Approximation und eine Schaltungsanordnung zur Durchführung des Verfahrens.The invention relates to a method for converting a analog input variable in an N-digit digital Initial value through successive approximation and a Circuit arrangement for performing the method.
Analog/Digital-Wandler werden hauptsächlich eingesetzt, um analoge Signale mit Mitteln der elektronischen Da tenverarbeitung zu erfassen, aufzubereiten und darzu stellen und um analoge Signale in digitaler Form stö rungsfrei zu übertragen oder zu speichern.Analog / digital converters are mainly used to analog signals by means of electronic Da to record, process and process adjust and disrupt analog signals in digital form transfer or save without any problems.
Die meisten heute gebräuchlichen Analog/Digital-Wandler benutzen einen Digital/Analog-Wandler, um den digitalen Ausgangswert mit der analogen Eingangsgröße zu verglei chen. Dazu wird mit Hilfe einer Logikschaltung ein vor läufiger digitaler Testwert generiert, durch den Ana log/Digital-Wandler in eine analoge Größe konvertiert und mit der analogen Eingangsgröße verglichen. Das Er gebnis dieses Vergleichs wird zur Erzeugung eines neuen digitalen Testwerts von der Logikschaltung ausgewertet.Most of the analog / digital converters in use today use a digital to analog converter to convert the digital Compare the output value with the analog input variable chen. To do this, a logic circuit is used common digital test value generated by the Ana log / digital converter converted to an analog size and compared with the analog input variable. The he The result of this comparison is the creation of a new one digital test value evaluated by the logic circuit.
Anstatt der langsamen Rampen- oder Treppenmethoden, die sich dem Wert schrittweise von unten nähert, wird für schnellere Anwendungen hauptsächlich die Methode der sukzessiven Approximation eingesetzt. Fig. 3 zeigt eine dazu gebräuchliche Schaltungsanordnung bestehend aus einem Komparator K, einer Logik zum Generieren der Testwerte und zur Auswertung des Komparatorsignals und einem Digital/Analog-Wandler zur Erzeugung des Ver gleichsignals, das dem Komparator zugeführt wird. Am Anfang der Wandlung wird zunächst die analoge Eingangs größe, die dem einen Eingang des Komparators zugeführt wird, im Komparator mit einem von der Logik generierten Testwert verglichen, der der Wertigkeit des höchstwer tigsten Bits entspricht. Dieser Testwert wird in digi taler Form von der Logik erzeugt, durch den Digi tal/Analog-Wandler in eine analoge Größe gewandelt und dem zweiten Eingang des Komparators zugeführt. Ist die Eingangsgröße größer als die Vergleichsgröße so wird der Zustand des Bits beibehalten, für den nächsten Ver gleich das nächstniedrigwertigere Bit von der Logik ge setzt und der Vergleichsprozeß wiederholt. Ist beim er sten Vergleich die Eingangsgröße kleiner als der Test wert, wird das getestete Bit gelöscht, das nächstnied rigwertigere Bit von der Logik gesetzt und der Ver gleichsprozeß wiederholt. Dieser Vorgang wird so lange fortgesetzt bis eine Entscheidung für das niedrigwer tigste Bit getroffen ist. Insgesamt werden für eine N- Bit-Wandlung N+1-Wandlungsschritte benötigt (Fig. 4). Derartige Analog/Digital-Wandler sind z. B. aus DE 38 29 730 A1 bekannt.Instead of the slow ramp or staircase method, which approaches the value step by step from below, the method of successive approximation is mainly used for faster applications. Fig. 3 shows a common circuit arrangement consisting of a comparator K, a logic for generating the test values and for evaluating the comparator signal and a digital / analog converter for generating the comparison signal which is fed to the comparator. At the beginning of the conversion, the analog input variable, which is fed to one input of the comparator, is first compared in the comparator with a test value generated by the logic, which corresponds to the value of the most significant bit. This test value is generated in digital form by the logic, converted into an analog value by the digital / analog converter and fed to the second input of the comparator. If the input variable is larger than the comparison variable, the state of the bit is retained, the next least significant bit is set by the logic for the next comparison and the comparison process is repeated. If the input value is smaller than the test in the first comparison, the bit under test is deleted, the next least significant bit is set by the logic and the comparison process is repeated. This process continues until a decision is made for the least significant bit. Overall, N + 1 conversion steps are required for an N-bit conversion ( FIG. 4). Such analog / digital converters are e.g. B. known from DE 38 29 730 A1.
Eine schnelle Wandlung wird erreicht, wenn anstatt ei nes Spannungsvergleichs ein Stromvergleich erfolgt, da die Verstärkerstufe zur Strom-Spannungsumsetzung bei weitem das langsamste Element im Digital/Analog-Wandler ist. Der Komparator vergleicht die Differenz aus Ein gangsspannung und dem Produkt von Eingangsstrom und Eingangswiderstand (Vin-IiRi) mit dem Bezugspotential (Fig. 5).A quick conversion is achieved if a current comparison is carried out instead of a voltage comparison, since the amplifier stage for converting current to voltage is by far the slowest element in the digital / analog converter. The comparator compares the difference between an input voltage and the product of the input current and input resistance (V in -I i R i ) with the reference potential ( FIG. 5).
Bei den Verfahren nach dem Stand der Technik ist immer ein Digital/Analog-Wandler und eine sukzessive Approxi mationslogik nötig, was bei den entsprechenden Schal tungsanordnungen zu großem Platzbedarf auf dem Chip führt.With the methods according to the state of the art is always a digital / analog converter and a successive approxi mation logic necessary, what with the corresponding scarf Arrangements for large space requirements on the chip leads.
Aus DE 34 10 796 ist es bekannt, bei einem Ana log/Digital-Wandler nach dem Direktverfahren anstelle von Komperatoren, Schwellwertschalter zu verwenden. Insbesondere wird in der dort beschriebenen Schaltungs anordnung den Schwellwertschaltern das auf eine fre quenzkonstante Trägerfrequenz in Amplitudenmodulation aufmodulierte Analogsignal zugeführt. Analog/Digital- Wandler nach dem Direktverfahren benötigen für eine N-Bit Wandlung 2N Komparatoren bzw. SchwellschalterFrom DE 34 10 796 it is known to use threshold switches in an ana log / digital converter according to the direct method instead of comparators. In particular, in the circuit arrangement described there, the threshold value switches are supplied with the analog signal modulated onto a frequency-constant carrier frequency in amplitude modulation. Analog / digital converters using the direct method require 2 N comparators or threshold switches for an N-bit conversion
Die Aufgabe der Erfindung ist daher die Angabe eines Verfahrens zur Analog/Digital-Wandlung und einer Schal tungsanordnung zur Durchführung des Verfahrens, das mit wenigen Einzelkomponenten auskommt.The object of the invention is therefore to provide a Process for analog / digital conversion and a scarf arrangement to carry out the procedure with few individual components.
Die Aufgabe wird erfindungsgemäß gelöst durch die kenn zeichnenden Merkmale der Ansprüche 1 und 4. Die weitere Ausgestaltung des Verfahrens ergibt sich aus den An sprüchen 2 und 3. Vorteilhafte Ausbildungen der Schal tungsanordnung zur Durchführung des Verfahrens ergeben sich aus den Ansprüchen 5 bis 14. The object is achieved by the kenn Drawing features of claims 1 and 4. The further The procedure is based on the An sayings 2 and 3. Advantageous training of the scarf result arrangement for the implementation of the method themselves from claims 5 to 14.
Die mit der Erfindung erzielten Vorteile bestehen ins besondere darin, daß das Verfahren selbststeuernd ist und ohne externe Taktsignale auskommt.The advantages achieved by the invention are special in that the process is self-controlling and works without external clock signals.
Im folgenden sei das erfindungsgemäße Verfahren anhand der Schaltungsanordnung nach Fig. 1 erläutert. Am er sten Eingang I1 der Vergleichsstufe V liegt die analoge Eingangsgröße Vin an. Die analoge Eingangsgröße kann vom tatsächlichen analogen Signal durch eine Sample- and-Hold-Schaltung abgekoppelt sein. Das Vorzeichen des Vergleichs mit der am zweiten Eingang I2 anliegenden Vergleichsgröße B bestimmt das Vorzeichen der zeitli chen Änderung der Steuergröße U, die am Ausgang der Vergleichsstufe O1 abgegriffen wird. Die Steuergröße U wird den Eingängen einer Anzahl von Schwellwertschal tern (ST1-STN) zugeführt, von denen jeder einer Stelle des N-stelligen digitalen Ausgangswerts (Bit 7 Bit N) zugeordnet ist und ein von diesem zugeordneten Ausgangswert abhängiges Hystereseverhalten aufweist. An einem ersten Ausgang A1 der Schwellwertschalter (ST1- STN) wird der Schaltzustand des jeweiligen Schwellwert schalters angezeigt und dem binären Ausgang der zuge ordneten Bitstelle zugeführt. Der tatsächliche Ausgang kann durch einen Ausgangsspeicher von der Schaltung ab gekoppelt sein. An den zweiten Ausgängen A2 der Schwellwertschalter wird die Schaltgröße abgegriffen und den Eingängen eines Summierers Σ zugeführt. Am Aus gang des Summierers Σ wird die Vergleichsgröße B abge griffen und dem zweiten Eingang I2 der Vergleichsstufe V zugeführt.The method according to the invention is explained below with reference to the circuit arrangement according to FIG. 1. At the first input I 1 of the comparison stage V, the analog input variable V in is present . The analog input variable can be decoupled from the actual analog signal by a sample and hold circuit. The sign of the comparison with the comparison variable B present at the second input I 2 determines the sign of the temporal change in the control variable U, which is tapped at the output of the comparison stage O 1 . The control variable U is fed to the inputs of a number of threshold switches (ST 1 -ST N ), each of which is assigned to a position of the N-digit digital output value (bit 7 bit N) and has a hysteresis behavior dependent on this assigned output value. At a first output A 1 of the threshold switch (ST 1 - ST N ) the switching state of the respective threshold switch is displayed and fed to the binary output of the assigned bit position. The actual output can be coupled from the circuit by an output memory. The switching variable is tapped at the second outputs A 2 of the threshold switches and fed to the inputs of a summer Σ. At the output of the summer Σ, the comparison variable B is tapped and fed to the second input I 2 of the comparison stage V.
Ist die Differenz von analoger Eingangsgröße Vin und Vergleichsgröße B ungleich Null so entsteht am Ausgang der Vergleichsstufe eine monoton ansteigende bzw. ab fallende Steuergröße U. Diese Steuergröße U schaltet die Schwellwertschalter (ST1-STN) sukzessive an bzw. aus und vergrößert bzw. verkleinert somit die Ver gleichsgröße B um jeweils die Größe, die der Wertigkeit der Bitstelle entspricht, die dem jeweils geschalteten Schwellwertschalter (ST1-STN) zugeordnet ist. Ändert sich die Polarität des Vergleichs so ändert sich damit auch das Vorzeichen der zeitlichen Änderung der Steuer größe U. Die Steuergröße U schaltet jetzt die Schwell wertschalter (ST1-STN) sukzessive aus bzw. an und verkleinert bzw. vergrößert damit die Vergleichsgröße B. Diese Vorgänge wiederholen sich so lange, bis das Ergebnis des Vergleichs Null und somit die Ana log/Digital-Wandlung abgeschlossen ist.If the difference between analog input variable V in and comparison variable B is not equal to zero, a monotonically increasing or decreasing control variable U arises at the output of the comparison stage. This control variable U switches the threshold value switches (ST 1 -ST N ) successively on or off and increases or increases thus reduces the comparison variable B by the size which corresponds to the value of the bit position which is assigned to the respectively switched threshold switch (ST 1 -ST N ). If the polarity of the comparison changes, the sign of the change in the control variable U changes over time. The control variable U now switches the threshold value switches (ST 1 -ST N ) successively off or on and thus reduces or increases the comparison variable B These processes are repeated until the result of the comparison zero and thus the analog / digital conversion is completed.
Fig. 2 zeigt einen typischen Signalverlauf bei einer 4-Bit-Wandlung. Von oben nach unten sind gegen die Zeit aufgetragen die analoge Eingangsgröße Vin (a), die Steuergröße U (b), die Vergleichsgröße B (c) und das Vorzeichen des Vergleichs (d). Zu einem Zeitpunkt t0 ändert sich das analoge Eingangssignal Vin vom Anfangs wert D auf eine bestimmte Größe. Der Vergleich mit der Vergleichsgröße B, die zu diesem Zeitpunkt noch gleich 0 ist, ergibt ein positives Vorzeichen. Gemäß diesem Vorzeichen ist auch das Vorzeichen der zeitlichen Ände rung der Steuergröße U positiv. Die Steuergröße U steigt nun zeitlich streng monoton an. Das kann in li nearer Form geschehen wie in der Figur gezeigt oder aber in progressiver Form wie z. B. quadratisch, expo nentiell oder logarithmisch. Erreicht nun die Steuer größe U den Einschaltwert des ersten Schwellwertschal ters ST1, der der niedrigwertigsten Bitstelle Bit 1 des digitalen Ausgangswerts zugeordnet ist, so schaltet dieser erste Schwellwertschalter ST1 der Vergleichs größe B über den Summierer Σ seine Schaltgröße zu, die der Wertigkeit der zugeordneten Bitstelle (Bit 1) proportional ist. Fig. 2 shows a typical waveform for a 4-bit conversion. The analog input variable V in (a), the control variable U (b), the comparison variable B (c) and the sign of the comparison (d) are plotted against the time from top to bottom. At a time t 0 , the analog input signal V in changes from the initial value D to a certain size. The comparison with the comparison variable B, which is still 0 at this point in time, gives a positive sign. According to this sign, the sign of the change in the control variable U over time is also positive. The control variable U now increases in a strictly monotonous manner. This can be done in linear form as shown in the figure or in progressive form such as. B. square, expo nential or logarithmic. If the control variable U now reaches the switch-on value of the first threshold switch ST 1 , which is assigned to the least significant bit position bit 1 of the digital output value, this first threshold switch ST 1 of the comparison variable B switches its switching variable via the summer Σ, which corresponds to the value of the assigned bit position (bit 1) is proportional.
Der Vergleich der Eingangsgröße Vin mit der so verän derten Vergleichsgröße liefert nun in diesem Beispiel immer noch ein positives Vorzeichen, so daß die Steuer größe U weiter ansteigt. Beim Erreichen des Einschalt werts des zweiten Schwellwertschalters, der der zweiten Bitstelle Bit 2 des digitalen Ausgangswerts zugeordnet ist, wird zur Vergleichsgröße B ein Betrag hinzuad diert, der der Wertigkeit der zugeordneten Bitstelle proportional ist. Ein erneuter Vergleich der Eingangs größe Vin mit der Vergleichsgröße B liefert immer noch ein positives Vorzeichen und die Steuergröße U steigt solange weiter an bis in diesem Beispiel der dritten und schließlich der vierten Bitstelle zugeordnete Schwellwertschalter ihre Schaltgröße zur Vergleichs größe B hinzugeschaltet haben. Der Vergleich von Ein gangsgröße Vin und Vergleichsgröße B ergibt nun ein ne gatives Vorzeichen, so daß die Steuergröße U das Vor zeichen ihrer zeitlichen Änderung umkehrt und zeitlich streng monoton abfällt. Beim Erreichen des Ausschalt werts des ersten Schwellwertschalters ST1 schaltet die ser der Vergleichsgröße B zuvor zugeschaltete Betrag ab und vermindert sie um den Betrag, der der Wertigkeit der zugeordneten Bitstelle Bit 1 proportional ist. Diese oben beschriebenen Vorgänge, nämlich das sukzes sive An- und Ausschalten der Schwellwertschalter (ST1- STN), wird solange wiederholt bis der Vergleich von Eingangsgröße Vin und Vergleichsgröße B Null ergibt und sich die Steuergröße nicht mehr ändert. Die Ana log/Digital-Wandlung ist nunmehr abgeschlossen und der digitale Ausgangswert kann ausgelesen werden.The comparison of the input variable V in with the comparison variable modified in this way now still provides a positive sign in this example, so that the control variable U increases further. When the switch-on value of the second threshold switch, which is assigned to the second bit position bit 2 of the digital output value, is reached, an amount is added to the comparison variable B that is proportional to the value of the assigned bit position. A renewed comparison of the input variable V in with the comparison variable B still provides a positive sign and the control variable U continues to increase until in this example the third and finally the fourth bit position associated threshold switches have switched their switching variable to the comparison variable B. The comparison of an input variable V in and comparison variable B now gives a negative sign, so that the control variable U reverses the sign before its change over time and falls strictly monotonously over time. When the switch-off value of the first threshold switch ST 1 is reached , the value of the comparison variable B previously switched off and reduced by the amount which is proportional to the value of the assigned bit position bit 1. These processes described above, namely the successive switching on and off of the threshold switches (ST 1 - ST N ), are repeated until the comparison of input variable V in and comparison variable B results in zero and the control variable no longer changes. The analog / digital conversion is now complete and the digital output value can be read out.
Für das Verfahren ist es notwendig, daß die Schwellwertschalter (ST1-STN) ein bestimmtes Hy sterese-Verhalten zeigen. Abhängig von der Wertigkeit der zugeordneten Bitstelle müssen sich die Werte der Einschalt- und Ausschaltspannungen sowie die Differenz von Einschalt- und Ausschaltspannung und die Schalt größe streng monoton ändern. For the method, it is necessary that the threshold switches (ST 1 -ST N ) show a certain Hy sterese behavior. Depending on the value of the assigned bit position, the values of the switch-on and switch-off voltages as well as the difference between switch-on and switch-off voltage and the switching variable must change strictly monotonously.
Die Fig. 6 und 7 zeigen vorteilhaft ausgewählte Hysteresen der Schwellwertschalter (ST1-ST4) für eine 4-Bit-Wandlung, wobei in Fig. 6 die Hysteresen der einzelnen Schalter und in Fig. 7 das Gesamthysterese verhalten der Schalter darstellt sind. Aufgetragen sind gegen die Steuergröße U in Fig. 6 die Schaltgrößen der einzelnen Schwellwertschalter (ST1-ST4) und in Fig. 7 die Summe der Schaltgrößen, also die Vergleichs größe B. Weiterhin ist in Fig. 7 der dazugehörige di gitale Ausgangswert dargestellt. FIGS. 6 and 7 show advantageously selected hystereses of the threshold switch (ST 1 -ST 4) is for a 4-bit conversion, wherein in Fig. 6, the hysteresis loops of the individual switches and in Fig. 7 behave the Gesamthysterese the switch. The shift sizes of the individual threshold value (ST 1 -ST 4) and in Fig the sum of the switching sizes, so the comparative size B. Further, the corresponding di gitale output value are plotted against the control variable U in Fig. 6. 7 in FIG. 7 .
Fig. 8 zeigt eine vorteilhafte Ausgestaltung der Schaltungsanordnung für eine 4-Bit-Wandlung. Die Vergleichsstufe V besteht aus einem Komparator K, dem am ersten Eingang die Vergleichsgröße B und über einen Widerstand R die analoge Eingangsgröße Vin zugeführt wird. Der zweite Eingang des Komparators wird auf Be zugspotential gehalten. Der Komparator K erzeugt ein Ausgangssignal das von (Vin-B·R) abhängt. Dabei ist der Komparator K so ausgelegt, daß er bei einem kleinen Eingangssignal sofort in die Sättigung geht. Das Aus gangssignal des Komparators K nimmt im wesentlichen drei Werte an, nämlich Null, den oberen und den unteren Sättigungswert. Dieses Signal wird einer Konstantstrom quelle QC zugeführt, die den konstanten Ladestrom IC für den Integrations-Kondensator C liefert, der mit der Konstantstromquelle QC verbunden ist. Der zweite An schluß des Integrations-Kondensators C liegt auf Be zugspotential. Fig. 8 shows an advantageous embodiment of the circuit arrangement for a 4-bit conversion. The comparison stage V consists of a comparator K, to which the comparison variable B is fed at the first input and the analog input variable V in via a resistor R. The second input of the comparator is kept at potential reference. The comparator K generates an output signal which depends on (V in -B · R). The comparator K is designed so that it goes into saturation immediately with a small input signal. The output signal of the comparator K essentially takes three values, namely zero, the upper and the lower saturation value. This signal is a constant current source Q C is supplied, which provides the constant charging current I C for the integrating capacitor C, which is connected to the constant current source Q C. The second connection to the integration capacitor C is at potential potential.
Am Verbindungspunkt von Konstantstromquelle QC und In tegrationskondensator C ist der Eingang eines Buffer verstärkers A angeschlossen, der den Spannungsabfall über den Integrations-Kondensator C verstärkt an seinem Ausgang zur Verfügung stellt.At the connection point of constant current source Q C and integration capacitor C, the input of a buffer amplifier A is connected, which provides the voltage drop across the integration capacitor C at its output.
Da der Integrationskondensator mit einem konstanten Strom IC aufgeladen wird, wächst die Spannung am Ein gang des Bufferverstärkers linear.Since the integration capacitor is charged with a constant current I C , the voltage at the input of the buffer amplifier increases linearly.
Das am Ausgang des Bufferverstärkers anliegende Signal ist die Steuergröße U, die den Eingängen der Schmitt- Trigger ST1-ST4 zugeführt wird.The signal present at the output of the buffer amplifier is the control variable U, which is fed to the inputs of the Schmitt trigger ST 1 -ST 4 .
Die Schmitt-Trigger (ST1-ST4) schalten Konstantstrom quellen (Q1-Q4) deren Stromwerte (I, 2 I, 4 I, 8 I) den zugeordneten Bitstellen der Schmitt-Trigger ent sprechen, auf einen Punkt Σ, der als Summierer wirkt, zusammen. Dieser Gesamtstrom entspricht der Vergleichs größe B und bestimmt den Eingangsstrom durch den Ein gangswiderstand R. Die Schaltzustände der Schmitt-Trig ger ergeben zusammengenommen den digitalen Ausgangswert des Analog/Digital-Wandlers.The Schmitt triggers (ST 1 -ST 4 ) switch constant current sources (Q 1 -Q 4 ) whose current values (I, 2 I, 4 I, 8 I) correspond to the assigned bit positions of the Schmitt triggers, to a point Σ, that acts as a totalizer, together. This total current corresponds to the comparison variable B and determines the input current through the input resistor R. The switching states of the Schmitt triggers, taken together, give the digital output value of the analog / digital converter.
Ist die Eingangsgröße immer ein ganzzahlig Vielfaches der kleinstmöglichen, digital darstellbaren Abstufung bzw. der LSB-äquivalenten Größe, so funktioniert der oben beschriebene ideale A/D-Wandler. In der Praxis treten jedoch Werte auf, die nicht genau der digitalen Abstufung des Wandlers entsprechen. Die Eingangsgröße kann in so einem Fall am Ende der Wandlung nicht genau auf Null abgeglichen werden und am Integrator summiert sich dann ein Spannungswert auf, der die Steuergröße U betragsmäßig ansteigen läßt. Die Wandlung kommt zu kei nem Ende und bewegt sich im Kreis, was sich vom Hin- und Herschalten des letzten Bits bis zum kompletten Neubeginn der Wandlung bemerkbar machen kann. In Fig. 7 kann dieser Effekt am Gesamthystereseverhalten der Schwellwertschalter nachvollzogen werden. Liegt z. B. die Eingangsspannung zwischen dem digitalen Äqui valent von 0100 und 0101 so schaltet nur das letzte Bit hin und her; liegt aber in einem anderen Fall die Ein gangsspannung zwischen dem digitalen Äquivalent 0111 und 1000 so umläuft der Wandler die äußere Kennlinie und alle Bits schalten hin und her. Aus diesem Ver halten heraus ergibt sich die Notwendigkeit, die Ein gangsgröße auf ein ganzzahlig Vielfaches des Werts der kleinstmöglich, digital darstellbaren Abstufung zu run den bzw. die Differenz von Eingangsgröße Vin und Ver gleichsgröße B zu unterdrücken für den Fall, daß die Differenz kleiner ist als die Auflösung des Wandlers.If the input variable is always an integer multiple of the smallest possible, digitally representable gradation or the LSB equivalent size, the ideal A / D converter described above works. In practice, however, values occur that do not exactly correspond to the digital gradation of the converter. In such a case, the input variable cannot be exactly calibrated to zero at the end of the conversion, and a voltage value then adds up at the integrator, which causes the control variable U to increase in amount. The change does not come to an end and moves in a circle, which can be noticeable from switching the last bit back and forth to completely restarting the change. In Fig. 7 this effect can be seen in the overall hysteresis behavior of the threshold switches. Is z. B. the input voltage between the digital equivalents of 0100 and 0101 only switches the last bit back and forth; However, if the input voltage is between the digital equivalent 0111 and 1000 in another case, the converter rotates around the outer characteristic and all bits switch back and forth. From this United hold out there is the need to suppress the input variable to an integer multiple of the value of the smallest possible, digitally representable gradation or to suppress the difference between input variable V in and comparison variable B in the event that the difference is smaller is than the resolution of the converter.
Eine Möglichkeit dieses Ziel zu erreichen, besteht darin, den Komparator K als Fensterkomparator mit einem toten Bereich auszubilden. Die Lage des toten Bereichs wird vorzugsweise so gewählt, daß der Komparator an spricht sobald der Betrag der Differenz von Eingangs größe und Vergleichsgröße größer ist als die Hälfte der Auflösung des Wandlers. Die Breite des toten Bereichs des Fensterkomparators entspricht insgesamt der Auflö sung des Wandlers.One way to achieve this goal is in comparator K as a window comparator with a train dead area. The location of the dead area is preferably chosen so that the comparator on speaks as soon as the amount of the difference from input size and comparison size is greater than half the size Resolution of the converter. The width of the dead area of the window comparator corresponds to the overall resolution solution of the converter.
In einer weiteren, bevorzugten Ausführungsform des Wandlers ist zur Stabilisierung des Endes der Wandlung ein Kompensationsglied parallel zu den Schmitt-Triggern geschaltet. Das Kompensationsglied führt dem Summier punkt in Abhängigkeit von der Steuergröße U einen Strom zu, der in einem vorgegebenen Bereich proportional zur Steuergröße U ist. Der proportionale Bereich reicht vom Ausschaltwert bis zum Einschaltwert des ersten Schmitt- Triggers. Außerhalb dieses Bereichs nimmt der dem Sum mierer zugeführte Strom konstante Werte an. Durch diese Maßnahme werden kleine Differenzen von Eingangsgröße und Vergleichsgröße linear ausgeglichen und somit die Arbeitsweise des Wandlers am Ende der Wandlung stabili siert.In a further preferred embodiment of the Converter is used to stabilize the end of the conversion a compensation element parallel to the Schmitt triggers switched. The compensation element leads the summing point depending on the control variable U a current to, which is proportional to the Control variable U is. The proportional range extends from Switch-off value up to the switch-on value of the first Schmitt Triggers. Outside of this range, the sum current supplied to the constant values. Through this Measure will be small differences from input size and comparison variable linearly balanced and thus the How the converter works at the end of the conversion stabili siert.
Eine spezielle Ausführungsform des Kompensationsglieds besteht aus einem Verstärker und einer parallel dazu geschalteten Stromquelle. Der Verstärker führt dem Sum mierer einen Strom von 0-1 I zu. Die weitere Strom quelle führt konstant -1/2 I vom Summierer ab. Dadurch wird der Arbeitsbereich des Kompensationsgliedes von -1/2 I bis + 1/2 I eingestellt.A special embodiment of the compensation element consists of an amplifier and one in parallel switched power source. The amplifier carries the sum mier a current of 0-1 I to. The further stream source constantly leads -1/2 I from the totalizer. Thereby the working area of the compensation element of -1/2 I to + 1/2 I set.
Mit den oben beschriebenen Maßnahmen wird erreicht, daß der A/D-Wandler am Ende einer Analog/Digital-Wandlung in einen stabilen Zustand gerät und der digitale Ausgangswert ausgelesen werden kann. Für den prakti schen Einsatz des A/D-Wandlers sind Schaltungsmittel vorzusehen, die das Ende einer Wandlung anzeigen. Ein solches Signal kann z. B. vom Steuersignal U oder vom Ladezustand des Integrationskondensators abgeleitet werden.With the measures described above it is achieved that the A / D converter at the end of an analog / digital conversion gets into a stable state and the digital Output value can be read out. For the practical The use of the A / D converter are circuit means to provide that indicate the end of a change. A such a signal can e.g. B. from the control signal U or Charge state of the integration capacitor derived will.
Je nach Einsatzgebiet des A/D-Wandlers können Schal tungsmittel vorgesehen sein, die den A/D-Wandler nach dem Auslesen des Ausgangswertes zurücksetzen. In ande ren Anwendungsfällen ist es von Vorteil, wenn die nach folgende Wandlung nach Art eines Folge-A/D-Wandlers mit dem Wert der vorangegangenen Wandlung beginnt. Depending on the area of application of the A / D converter, scarf Means can be provided after the A / D converter reset after reading the output value. In others Ren use cases, it is advantageous if the following following conversion in the manner of a sequential A / D converter with the value of the previous conversion begins.
Eine weitere vorteilhafte Ausgestaltung des erfindungs gemäßen A/D-Wandlers enthält eine Schaltungsanordnung, die die Steigung der Steuergröße U erhöht und damit zu einer erheblichen Geschwindigkeitssteigerung der Wand lung führt. Diese Vergrößerung der Steigung der Steuer größe U erfolgt dann, wenn die Steuergröße U und die Steigung der Steuergröße U unterschiedliche Vorzeichen aufweisen. In diesem Zeitraum läuft die Steuergröße U nur auf Null zurück, ohne bei den Schmitt-Triggern Schaltvorgänge auszulösen.Another advantageous embodiment of the invention according A / D converter contains a circuit arrangement, which increases the slope of the control variable U and thus increases a significant increase in the speed of the wall lung leads. This increase in the slope of the tax Size U occurs when the control size U and the Slope of the control variable U different signs exhibit. The tax variable U runs during this period only return to zero, without the Schmitt triggers Trigger switching operations.
In Fig. 9 ist der typische Signalverlauf bei einer 4- Bit-Wandlung mit Steigungsvergrößerung dargestellt. Von oben nach unten sind gegen die Zeit aufgetragen, die analoge Eingangsgröße Vin (a) die Steuergröße U und gestrichelt der Verlauf der Steuergröße U ohne Stei gungsvergrößerung (b), die Vergleichsgröße B (c) und die Steigung der Steuergröße dU/dt (d). Der Vergleich mit dem gestrichelt eingezeichneten Verlauf der Steuer größe U zeigt, daß mit dieser einfachen Maßnahme die Geschwindigkeit des A/D-Wandlers effektiv erhöht wird. Inbesondere am Anfang der Wandlung ist der Zeitgewinn durch die Steigungsvergrößerung groß, während er zum Ende der Wandlung wieder etwas abnimmt. FIG. 9 shows the typical signal curve for a 4-bit conversion with an increase in slope. From top to bottom are plotted against time, the analog input variable V in (a) the control variable U and dashed the curve of the control variable U without increase in gradient (b), the comparison variable B (c) and the slope of the control variable dU / dt ( d). The comparison with the dashed course of the control size U shows that with this simple measure, the speed of the A / D converter is effectively increased. In particular at the beginning of the change, the time saved by increasing the slope is large, while it decreases again somewhat at the end of the change.
Der erfindungsgemäße A/D-Wandler läßt sich durch Erhö hung der Anzahl der Schmitt-Trigger in fast beliebiger Bit-Auflösung einfach realisieren.The A / D converter according to the invention can be increased hung the number of Schmitt triggers in almost any Simply implement bit resolution.
Claims (14)
- a) daß eine sich zeitlich streng monoton ändernde Steu ergröße (U) erzeugt wird, wobei das Vorzeichen ihrer zeitlichen Änderung vom Vorzeichen der Differenz der analogen Eingangsgröße (Vin) und einer Vergleichsgröße (B) abhängt,
- b) daß für jede Bitstelle (Bit 1-Bit N) ein Schwell wertschalter (ST1-STN) mit geeigneter Hysterese vor gesehen ist; daß die Schaltgröße eines Schwellwert schalters entweder der Wertigkeit der zugeordneten Bit stelle proportional oder Null ist, und der Schaltzu stand des der Bitstelle zugeordneten Schwell wertschalters den Zustand der Bitstelle repräsentiert; daß die Steuergröße (U) den Schwellwertschaltern (ST1- STN) zugeführt wird, so daß die Schwellwertschalter (ST1-STN) durch die Steuergröße (U) beim Erreichen des jeweiligen Einschalt- bzw. Ausschaltwerts sukzessi ve eingeschaltet bzw. ausgeschaltet werden, solange sich das Vorzeichen der zeitlichen Änderung der Steuer größe (U) nicht ändert,
- c) daß die Vergleichsgröße (B) die Summe der Schaltgrö ßen der Schwellwertschalter (ST1-STN) ist und zur Differenzbildung gemäß Verfahrensschritt a) mit der analogen Eingangsgröße (Vin) herangezogen wird.
- a) that a strictly monotonically changing control variable (U) is generated, the sign of its change over time depending on the sign of the difference between the analog input variable (V in ) and a comparison variable (B),
- b) that for each bit position (bit 1-bit N) a threshold switch (ST 1 -ST N ) with suitable hysteresis is seen before; that the switching variable of a threshold switch is either proportional to the value of the assigned bit position or zero, and the switching state of the threshold value switch assigned to the bit position represents the state of the bit position; that the control variable (U) is supplied to the threshold switches (ST 1 - ST N ), so that the threshold switches (ST 1 -ST N ) are successively switched on or off by the control variable (U) when the respective switch-on or switch-off value is reached as long as the sign of the temporal change in the tax variable (U) does not change,
- c) that the comparison variable (B) is the sum of the switching variables of the threshold switches (ST 1 -ST N ) and is used to form the difference according to method step a) with the analog input variable (V in ).
- a) daß eine Vergleichsstufe (V) mit einem er sten Eingang, einem zweiten Eingang und einem Ausgang vorgesehen ist, daß am ersten Eingang der Vergleichs stufe die analoge Eingangsgröße (Vin) anliegt, daß dem zweiten Eingang der Vergleichsstufe (V) die Vergleichs größe (B) zugeführt wird, daß am Ausgang die Steuer größe (U) abgegriffen wird,
- b) daß für jede Bitstelle des N-stelligen digitalen Ausgangswerts (Bit 1-Bit N) ein Schwellwertschalter (ST1-STN) mit einem Eingang, einem ersten Ausgang und einem zweiten Ausgang vorgesehen ist, daß die Schwell wertschalter (ST1-STN) eine Schalthysterese aufwei sen, derart, daß sich der Einschalt- und der Ausschalt wert und die Differenz von Ein- und Ausschaltwert streng monoton mit der zugeordneten Bitstelle ändern, daß die ersten Ausgänge der Schwellwertschalter (ST1- STN) den Schaltzustand des jeweiligen Schwellwertschal ters anzeigen und den Wert des zugeordneten Bits des N stelligen digitalen Ausgangswerts (Bit 1-Bit N) dar stellen, daß am zweiten Ausgang der Schwellwertschalter (ST1-STN) die jeweilige Schaltgröße abgegriffen werden kann, und daß die Schaltgröße der Wertigkeit der zugeordneten Bitstelle entspricht,
- c) daß ein Summierer (Σ) vorgesehen ist, der einen Aus gang aufweist und daß die zweiten Ausgänge der Schwell wertschalter (ST1-STN) mit dem Summierer (Σ) verbun den sind, daß der Ausgang des Summierers (Σ) mit dem zweiten Eingang der Vergleichsstufe (V) verbunden ist.
- a) that a comparison stage (V) with a first input, a second input and an output is provided that the analog input variable (V in ) is present at the first input of the comparison stage, that the second input of the comparison stage (V) the comparison stage variable (B) is supplied so that the control variable (U) is tapped at the output,
- b) that for each bit position of the N-digit digital output value (bit 1-bit N) a threshold switch (ST 1 -ST N ) is provided with an input, a first output and a second output, that the threshold switch (ST 1 - ST N ) have a switching hysteresis, such that the switch-on and switch-off value and the difference between switch-on and switch-off value change strictly monotonously with the assigned bit position, that the first outputs of the threshold switches (ST 1 - ST N ) change the switching state of the respective threshold switch and display the value of the assigned bit of the N-digit digital output value (bit 1-bit N) represent that the respective switching variable can be tapped at the second output of the threshold switch (ST 1 -ST N ) and that the switching variable corresponds to the value of the assigned bit position,
- c) that a summer (Σ) is provided, which has an output and that the second outputs of the threshold switches (ST 1 -ST N ) with the summer (Σ) are connected to the fact that the output of the summer (Σ) with the second input of the comparison stage (V) is connected.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19914109490 DE4109490C1 (en) | 1991-03-22 | 1991-03-22 | A=D conversion method - using successive approximation and separate threshold switch for each bit place |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19914109490 DE4109490C1 (en) | 1991-03-22 | 1991-03-22 | A=D conversion method - using successive approximation and separate threshold switch for each bit place |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE4109490C1 true DE4109490C1 (en) | 1992-06-17 |
Family
ID=6428003
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19914109490 Expired - Lifetime DE4109490C1 (en) | 1991-03-22 | 1991-03-22 | A=D conversion method - using successive approximation and separate threshold switch for each bit place |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE4109490C1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102006052946B4 (en) * | 2006-10-27 | 2010-05-12 | Infineon Technologies Ag | Device for determining offset, device for offset compensation, synchronization clock generator, offset determination method and modulation method |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3410796A1 (en) * | 1984-03-23 | 1985-09-26 | Werba, Hans, 8390 Passau | Analog/digital converter |
| DE3829730A1 (en) * | 1987-09-28 | 1989-04-13 | Burr Brown Corp | REGISTER FOR A FOLLOWING HIGH-SPEED APPROXIMATION IN AN ANALOG-DIGITAL CONVERTER |
-
1991
- 1991-03-22 DE DE19914109490 patent/DE4109490C1/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3410796A1 (en) * | 1984-03-23 | 1985-09-26 | Werba, Hans, 8390 Passau | Analog/digital converter |
| DE3829730A1 (en) * | 1987-09-28 | 1989-04-13 | Burr Brown Corp | REGISTER FOR A FOLLOWING HIGH-SPEED APPROXIMATION IN AN ANALOG-DIGITAL CONVERTER |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102006052946B4 (en) * | 2006-10-27 | 2010-05-12 | Infineon Technologies Ag | Device for determining offset, device for offset compensation, synchronization clock generator, offset determination method and modulation method |
| US8085892B2 (en) | 2006-10-27 | 2011-12-27 | Infineon Technologies Ag | Offset determination arrangement, offset compensation arrangement, synchronization clock generator, method for determination of an offset and modulation method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69621068T2 (en) | Analog-digital converter using the successive approximation method | |
| DE3686697T2 (en) | ERROR-TOLERANT ENCODER FOR CONVERTING A THERMOMETER CODE INTO A BINARY CODE. | |
| DE69202724T2 (en) | Capacitor measurement setup and method. | |
| DE68926734T2 (en) | Analog-to-digital conversion device working with gradual approximation | |
| DE3643161C2 (en) | Method and device for offset voltage correction in an analog / digital converter | |
| DE2434517C2 (en) | ||
| DE4003758A1 (en) | A=D converter with several capacitors - has two switches, each coupled to one capacitor group, and switch matrix coupled to switches and capacitors | |
| DE3120669C2 (en) | A/D and D/A converters | |
| DE112018004698B4 (en) | METHOD AND APPARATUS FOR SUPPORTING WIDE INPUT COMMON MODE RANGE IN SAR ADCS WITHOUT ADDITIONAL ACTIVE CIRCUIT | |
| DE4430977A1 (en) | Artificial neuron circuit device | |
| DE3149494C2 (en) | ||
| DE69029592T2 (en) | Pulse generator | |
| EP1504531B1 (en) | Digital-to-analog converter comprising an integrated test circuit | |
| DE2856955C2 (en) | Method and device for digital-to-analog and analog-to-digital conversion | |
| DE2054007A1 (en) | Analog to digital converter | |
| DE4109490C1 (en) | A=D conversion method - using successive approximation and separate threshold switch for each bit place | |
| DE102005001126A1 (en) | Bounding box Signal Detector | |
| DE69924013T2 (en) | CAPACITIVE PARALLEL ANALOG DIGITAL TRANSFORMER | |
| DE69228444T2 (en) | Analog-digital converter | |
| DE3308608A1 (en) | ANALOG / DIGITAL CONVERTER | |
| DE69805120T2 (en) | Circuit for processing pulse width modulated signals | |
| DE69029508T2 (en) | Exponential gain control for non-linear analog-digital converters | |
| DE2114814A1 (en) | ||
| DE102019009175B4 (en) | Analog-digital converter and sensor arrangement containing it | |
| DE102019105823B4 (en) | Analog-digital converter and sensor arrangement containing it |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8100 | Publication of the examined application without publication of unexamined application | ||
| D1 | Grant (no unexamined application published) patent law 81 | ||
| 8364 | No opposition during term of opposition | ||
| 8327 | Change in the person/name/address of the patent owner |
Owner name: TEMIC TELEFUNKEN MICROELECTRONIC GMBH, 7100 HEILBR |
|
| 8320 | Willingness to grant licenses declared (paragraph 23) | ||
| 8327 | Change in the person/name/address of the patent owner |
Owner name: TEMIC SEMICONDUCTOR GMBH, 74072 HEILBRONN, DE |
|
| 8327 | Change in the person/name/address of the patent owner |
Owner name: ATMEL GERMANY GMBH, 74072 HEILBRONN, DE |
|
| 8327 | Change in the person/name/address of the patent owner |
Owner name: ATMEL AUTOMOTIVE GMBH, 74072 HEILBRONN, DE |
|
| 8339 | Ceased/non-payment of the annual fee |