DE2849368C2 - - Google Patents

Description

Die Erfindung bezieht sich auf eine Anordnung zum Integrieren einer Folge von elektrischen Signalen nach dem Oberbegriff des Patentanspruchs 1. Eine solche Anordnung eignet sich besonders für die Anwendung bei elektronischen Schaltungen zum Lesen von Informationen, die auf magnetischen Aufzeichnungsträgern, beispielsweise auf Magnetbändern, gespeichert sind.

Der Einfachheit halber wird die Erfindung bei ihrer Anwendung in einer Anordnung beschrieben, mit deren Hilfe Informationen, die auf Magnetbändern eines Magnetbandgeräts gespeichert sind, gelesen werden können, doch gilt die Beschreibung natürlich auch für alle anderen Anordnungen zum Lesen von Informationen, die ihr in Form elektrischer Signale zugeführt werden.

In den derzeit eingesetzten Informationsverarbeitungssystemen werden Magnetbandgeräte häufig wegen ihrer großen Speicherkapazität und wegen der relativ kurzen Zeitdauer angewendet, die die Schreib-Lese-Magnetköpfe für den Zugriff auf eine an einem beliebigen Punkt der magnetischen Aufzeichnungsbänder enthaltenen Information im Anschluß an den Zeitpunkt benötigen, an dem diese Magnetköpfe vom Informationsverarbeitungssystem den Befehl zum Zugriff auf diese Information empfangen.

Bekanntlich enthalten die Magnetbänder die Informationen in codierter Form in parallelen Aufzeichnungsspuren, deren Breite einige Zehntel Millimeter nicht übersteigt. Die am häufigsten verwendeten Codierungsformen sind binäre Codierungen. Üblicherweise sind neun Spuren vorhanden.

In der Praxis enthalten die Magnetbandgeräte nur ein auswechselbares Magnetband, das durch ein anderes ersetzt wird, nachdem die dieses Magnetband betreffenden Lese- und/oder Schreibvorgänge beendet sind.

Jeder Lesespur eines Bandes ist ein Lese-Schreib-Kopf zugeordnet, der in einem sehr kleinen Abstand, praktisch im Abstand Null von diesem Band, angebracht ist. Das Band läuft in nichtkontinuierlicher Weise vor der Gruppe der Magnetköpfe vorbei, die jedem der Aufzeichnungsspuren zugeordnet sind. Diese Vorbeibewegung stellt sich zeitlich gesehen als eine Folge von Elementarabläufen dar, die jeweils folgende Bewegungsphasen enthalten:

• a) eine Anlaufphase, in der das Band mit starker Beschleunigung auf die Bandgeschwindigkeit gebracht wird;
• b) eine Laufphase, in der sich das Band mit der im wesentlichen konstanten Geschwindigkeit V₀ bewegt;
• c) eine Bremsphase, in der das Band bis zum vollständigen Stillstand stark verzögert wird.

In der Praxis werden die Informationen während jedes Elementarablaufs am Ende der Anlaufphase im Verlauf der Laufphase mit der konstanten Geschwindigkeit V₀ gelesen.

Als langsame Bandgeschwindigkeitsschwankungen werden die Schwankungen um die Geschwindigkeit V₀ bezeichnet, die während des Lesens der Informationen stattfinden. Diese Schwankungen können gewöhnlich ± 25% der Geschwindigkeit V₀ und sogar manchmal bis zu 50% erreichen. Ihre Dauer beträgt einige Bruchteile von Millisekunden. Andererseits werden Momentanschwankungen der Bandgeschwindigkeit diejenigen Geschwindigkeitsschwankungen genannt, deren Dauer ungefähr 100 bis 1000mal kleiner als die Dauer der oben definierten langsamen Schwankungen ist.

Es sei daran erinnert, daß das englische Wort "bit" gleichzeitig eine Binärziffer "1" oder "0" und eine physikalische Darstellung dieser Ziffer etwa in Form einer magnetischen Aufzeichnung oder in Form eines digitalen elektrischen Signals bezeichnet; ein solches elektrisches Signal kann nur zwei Werte annehmen, nämlich den Digitalwert "0" und den Digitalwert "1", wobei der Digitalwert "0" üblicherweise einer Spannung mit dem Wert 0 entspricht, während der Digitalwert "1" einer Spannung +V mit dem Wert 5 V entspricht.

Gleichzeitig sei daran erinnert, daß ein elektrisches Analogsignal als ein Signal definiert ist, dessen Spannungswert sich kontinuierlich zwischen den Spannungswerten an einer positiven und an einer negativen Spannungsklemme ändern kann.

Die auf dem Magnetband in binär codierter Form aufgezeichneten Informationen werden als "Informationsbits" bezeichnet.

Wenn diese Informationsbits vor der Gruppe der Schreib/Lese-Magnetköpfe vorbeilaufen, von denen jeweils einer jeder Aufzeichnungsspur zugeordnet ist, gibt jeder dieser Köpfe eine Folge von elektrischen Analogsignalen ab, die von Signalformerschaltungen in eine Folge von elektrischen Rechteckimpulsen umgeformt werden. Die Spannung dieser Impulse ändert sich zwischen einem Minimumwert V _min und einem Maximumwert V _max . Zur Vereinfachung der Erläuterung werden nur die von einem einzigen Magnetkopf gelieferten Signale betrachtet; die gleichen Überlegungen gelten jedoch auch für die von den anderen Magnetköpfen gelieferten Signale. Als ansteigende Flanke eines elektrischen Impulses wird der Abschnitt des Impulses bezeichnet, bei dem die Spannung vom Wert V _min auf den Wert V _max übergeht. Als abfallende Flanke wird der Abschnitt eines Impulses bezeichnet, bei dem die Spannung vom Wert V _max auf den Wert V _min übergeht.

Beim Schreiben von Informationen auf Magnetbändern werden am häufigsten solche Binärcodes verwendet, bei denen nach dem Lesen und Formen der Signale ein Bit mit dem Wert "1" der ansteigenden Flanke eines Impulses entspricht, während ein Bit mit dem Wert "0" der abfallenden Flanke eines Impulses entspricht.

Die Folge aus elektrischen Rechteckimpulsen bildet ein im wesentlichen periodisches Signal DE mit der mittleren Nennfrequenz F₀ und der Periode T₀, wobei diese Folge als eine Folge aus Elementarsignalen definiert wird, die mit "Bitzellen" der Dauer T₀ bezeichnet wird. In den nachfolgenden Ausführungen wird die Periodendauer T₀ als "Periodendauer einer Bitzelle" bezeichnet. Die Frequenz F₀ ist natürlich der Bandlaufgeschwindigkeit proportional. Je größer die Laufgeschwindigkeit ist, desto größer ist die Anzahl der vom Magnetkopf während der Zeiteinheit gelesenen Informationen. Die Frequenz F₀ entspricht der Geschwindigkeit V₀. Jeder Geschwindigkeitsänderung des Magnetbandes entspricht eine ebensolche Frequenzänderung. Das bedeutet, daß einer langsamen Geschwindigkeitsschwankung eine langsame Frequenzschwankung entspricht und daß einer momentanen Geschwindigkeitsschwankung eine momentane Frequenzschwankung entspricht.

Wenn t₀ der Zeitpunkt ist, an dem eine gegebene Bitzelle beginnt, dann wird der Zeitpunkt (t₀ + T₀/2) als "Bitzellenmitte" bezeichnet, und der Zeitpunkt (t₀ + T₀) wird "Bitzellenende" genannt. Jede Zelle enthält eine ansteigende Impulsflanke oder eine abfallende Impulsflanke in der Mitte der Zelle und gegebenenfalls eine ansteigende oder abfallende Impulsflanke am Zellenende. Nur ansteigende oder abfallende Flanken in der Mitte der Bitzellen werden als Flanken betrachtet, die Bits entsprechen.

Das Signal DE wird zur Anordnung zum Lesen der auf dem Magnetband des Bandgeräts gespeicherten Informationen übertragen. Mit Hilfe einer solchen Anordnung soll der Wert jedes auf dem Magnetband aufgezeichneten Informationsbits bestimmt werden.

Der Betrieb dieser Anordnung findet gemäß den drei folgenden Phasen statt:

Ablauffolge 1

Erkennen derjenigen ansteigenden oder abfallenden Impulsflanken des Signals DE, die Informationsbits entsprechen, d. h. derjenigen Flanken, die in der Mitte der Bitzellen liegen;

Ablauffolge 2

Umwandeln jeder dieser zu einer gegebenen Bitzelle gehörigen Impulsflanken in ein Signal, dessen Amplitude während der Periodendauer T₀ dieser Zelle konstant bleibt, wobei eine ansteigende Flanke in ein Signal mit konstanter positiver Amplitude umgewandelt wird, die als "hoher Pegel" bezeichnet wird, während eine abfallende Flanke in ein Signal mit konstanter negativer Amplitude umgewandelt wird, die als "niedriger Pegel" bezeichnet wird; die Gruppe der Signale mit konstanter positiver oder negativer Amplitude wird als Signal DEI bezeichnet.

Ablauffolge 3

Bestimmen des Werts des Bits entsprechend jeder Zelle im Signal DEI während jeder Periodendauer T₀ einer Bitzelle, wobei ein hoher Pegel einem Bit mit dem Wert "1" entspricht, während ein niedriger Pegel einem Bit mit dem Wert "0" entspricht.

Unvollkommenheiten des Magnetbandes und der Lese-Magnetköpfe sowie langsame oder momentane Geschwindigkeitsschwankungen des Bandes ergeben in dem vom Kopf gelesenen Signalen sowohl hinsichtlich der Amplitude als auch hinsichtlich der Phase eine Verzerrung, was bedeutet daß die Amplitude dieser Signale abgeschwächt wird und daß die Phase verschoben wird. Diese Verzerrung wird von den elektronischen Signalformerschaltungen und von der Informationsleseanordnung noch gesteigert. Es zeigt sich außerdem, daß diese Verzerrung um so größer ist, je dichter die Informationen auf dem Magnetband aufgezeichnet sind, also je größer die pro Längeneinheit des Magnetbandes aufgezeichnete Anzahl von Informationen ist.

Diese Phasen- und Amplitudenverzerrung der Signale DE und DEI kann relativ groß sein.

Es sind einfache und wirksame Informationsleseanordnungen für Magnetbandgeräte bekannt, mit deren Hilfe die Informationsbits mit großer Präzision trotz einer großen Phasen- und Amplitudenverzerrung des Signals DEI gelesen werden können. Eine solche Anordnung ist insbesondere in der französischen Patentschrift 21 38 029 beschrieben. In einer solchen Anordnung erfolgt die Bestimmung des Werts der Bits (Ablauffolge 3) mit Hilfe einer Integrationsanordnung, die jeden hohen und niedrigen Pegel des Signals DEI im Verlauf der Periodendauer T₀ der entsprechenden Bitzelle integriert. Die Periodendauer T₀ wird auch als Integrationsperiode bezeichnet. Es wird auch angegeben, daß die Integrationsanordnung während jeder Integrationsperiode T₀ einen Integrationsvorgang durchführt.

Im Verlauf dieses Vorgangs muß am Ende jeder Periodendauer T₀ einer Bitzelle nur das Vorzeichen des mit DEINT bezeichneten integrierten Signals bestimmt werden, damit der Wert des entsprechenden Bits erkannt wird. Wenn das Signal DEINT positiv ist, hat das Bit den Wert "1". Wenn es negativ ist, hat das Bit den Wert "0". Die Integrationsanordnung muß natürlich nach jedem Integrationsvorgang wieder in einen Anfangsruhezustand zurückgeführt werden, der zeitlich gleichbleibt, damit das Vorzeichen des integrierten Signals DEINT bezüglich eines konstanten Bezugspegels genau bestimmt werden kann. Sprachlich unrichtig wird gesagt, daß die Integrationsanordnung auf Null zurückgestellt wird. Wenn sie nicht auf Null zurückgestellt worden ist, könnte dies zu Fehlern bei der Bestimmung des Vorzeichens und folglich zu Fehlern bei der Bestimmung des Werts der Informationsbits führen.

Die in der erwähnten französischen Patentschrift 21 38 029 beschriebene Integrationsanordnung enthält einen Integrator, der ein kapazitives Integrationselement C enthält, dessen Ladestrom von einem Generator geliefert wird, der einen von der Frequenz F₀ des zu integrierenden Signals DEI abhängigen konstanten Strom liefert, eine Integrationssteuervorrichtung, die das Signal DEI empfängt und die Richtung und die Zeit des Ladestromflusses im kapazitiven Integrationselement C so steuert, daß die Zeit gleich der Periodendauer T₀ ist und daß das Vorzeichen des an seinen Klemmen am Ende der Integrationsperiode T₀ abgenommenen integrierten Signals DEINT mit dem Vorzeichen des Signals DEI übereinstimmt, und eine Integratornullstellschaltung, die den Integrator am Ende jedes Integrationsvorgangs auf Null stellt.

Da die an den Klemmen des kapazitiven Integrationselements C gemessene Spannung V des Signals DEINT bei konstantem Ladestrom eine lineare Zeitabhängigkeit hat, ergibt sich am Ende jeder Integrationsperiode T₀:

darin gilt; k = I/C, I = konstanter Ladestrom.

Daraus folgt, daß sich diese Spannung V _C in Abhängigkeit von der Frequenz F₀ der Signale DE und DEI und somit in Abhängigkeit von den langsamen oder momentanen Geschwindigkeitsänderungen des Magnetbandes des Bandgeräts ändert. Die Auswirkungen dieser Änderungen auf die Spannung V _C verringern zusammen mit den Auswirkungen der bereits erwähnten Phasen- und Amplitudenverzerrung die Genauigkeit der Integration und folglich die Genauigkeit der Bestimmung des Werts der Informationsbits.

Der Erfindung liegt die Aufgabe zugrunde, die bei der Auswertung von Lesesignalen eines Magnetbandes oder ähnlichen Informationsträgers durch Schwankungen der Laufgeschwindigkeit hervorgerufenen Abweichungen auszugleichen.

Diese Aufgabe wird bei der gattungsgemäßen Integrationsanordnung durch die im Kennzeichen des Patentanspruchs 1 angegebene Maßnahme gelöst.

Mit Hilfe der Erfindung können die Auswirkungen langsamer Schwankungen der Nennfrequenz F₀ auf die Spannung V _C dadurch kompensiert werden, daß dem Integrationselement C ein dieser Frequenz F₀ proportionaler Ladestrom zugeführt wird. Auf diese Weise bleibt die Spannung V _C unabhängig von langsamen Schwankungen der Frequenz F₀ und somit von Schwankungen der Bandgeschwindigkeit konstant, wobei sie bei den momentanen Frequenzschwankungen eine ausreichende Amplitude beibehält, damit das Vorzeichen des integrierten Signals DEINT mit ausreichender Genauigkeit bestimmt werden kann.

Bevorzugte Ausführungsformen der Erfindung sind in den Unteransprüchen angegeben.

Eine bei der bevorzugten Ausführungsform vorgesehene Integrationsanordnung, die einen gemeinsamen Stromgenerator für die beiden Integratoren enthält, ist genauer, zuverlässiger und kostengünstiger als bekannte Integrationsanordnungen, insbesondere als die in der erwähnten französischen Patentschrift 21 38 029 beschriebenen Anordnungen.

Die Erfindung wird nun an Hand der Zeichnung beispielshalber erläutert. Es zeigen:

Fig. 1 ein Schaltbild zur Erläuterung des Arbeitsprinzips einer Informationsleseanordnung mit einer Integrationsanordnung,

Fig. 2 ein Zeitdiagramm verschiedener Signale, die an verschiedenen Stellen der Informationsleseanordnung abgegriffen werden,

Fig. 3 ein Diagramm zur Veranschaulichung der Eingangs- und Ausgangssignale einer Integrationsanordnung, wenn das Eingangssignal Phasenverzerrungen aufweist,

Fig. 4 ein Prinzipblockschaltbild einer bevorzugten Ausführungsform der erfindungsgemäßen Integrationsanordnung,

Fig. 5 ein genaues Schaltbild eines Abschnitts der in Fig. 4 dargestellten Ausführungsform der erfindungsgemäßen Integrationsanordnung,

Fig. 6 ein genaues Schaltbild der Nullstellschaltung der Ausführungsform der erfindungsgemäßen Integrationsanordnung und

Fig. 7A, 7B und 7C Diagramme zur Erläuterung der Arbeitsweise der in Fig. 6 dargestellten Nullstellschaltung.

Zum besseren Verständnis des Arbeitsprinzips und des Aufbaus der erfindungsgemäßen Integrationsanordnung sei zunächst an Hand der Fig. 1, 2 und 3 an das Aufbau- und Arbeitsprinzip einer Anordnung zum Lesen von Informationen erinnert, die beispielsweise auf einem Magnetband eines Bandgeräts oder auf irgendeinem anderen magnetischen Aufzeichnungsträger eines Magnetspeichers (insbesondere auf Magnetplatten) aufgezeichnet sind, der einem Informationsverarbeitungssystem angehört.

Die verschiedenen wesentlichen Baueinheiten einer solchen Schaltungsanordnung sind in Fig. 1 dargestellt. Diese Baueinheiten sind:

• - der frequenzveränderliche Oszillator VFO;
• - die Umsetzerschaltung TRANSNIV, die das Eingangssignal DE, das von den Signalformerschaltungen für die von den Magnetköpfen des Bandgeräts gelesenen Signale kommt, umsetzt und das Signal DEI liefert;
• - die Integrationsanordnung DISINTEG für das Signal DEI, die das Signal DEINT liefert;
• - die Entscheidungsschaltung DECID, die das Vorzeichen des integrierten Signals DEINT und folglich den Wert der Informationsbits bestimmt.

Der frequenzveränderliche Oszillator VFO empfängt nach Fig. 2 an seinem Eingang das Eingangssignal DE, das von den Signalformerschaltungen abgegeben wird, die die Folge der von den Schreib/Lese-Magnetköpfen des in Fig. 1 nicht dargestellten Bandgeräts gelieferten Signale formen. Das aus einer Folge digitaler Impulse bestehende Signal DE ist hier mit einer Codierung im Binärcode "PE" (Richtungstaktschrift) dargestellt, einem Code, der häufig in Magnetspeichern angewendet wird. Das Signal DE enthält eine Folge von Bitzellen CB₁, CB₂, CB₃, CB _i , CB _i+1, CB _n mit der Periodendauer T₀; die Bitzelle CB₁ liegt zwischen den Zeitpunkten t₀ und t₁, die Bitzelle CB₂ liegt zwischen den Zeitpunkten t₁ und t₂, die Bitzelle CB _i liegt zwischen den Zeitpunkten t _i-1 und t _i usw. Jede Bitzelle CB _i enthält ein Informationsbit, dessen Wert von der Art der in der Mitte der Zelle CB _i liegenden Impulsflanke abhängt, also von der Flanke im Zeitpunkt (t₀+t₁)/2 für die Zelle CB₁ (t₁+t₂)/2 für die Zelle CB₂ (t _i-1+t _i )/2 für die Zelle CB _i usw. Wenn diese Flanke eine abfallende Flanke ist, dann hat das entsprechende Bit den Wert "0". Wenn die Flanke eine ansteigende Flanke ist hat das entsprechende Bit den Wert "1".

In Fig. 2 ist zu erkennen, daß in den Bitzellen CB₁, CB₂, CB₄, CB _i+2 das entsprechende Informationsbit den Wert "0" hat. Für die Zellen CB₃, CB _i , CB _i+1 hat das Informationsbit den Wert "1".

Der frequenzveränderliche Oszillator VFO enthält bekanntlich einen Phasenkomparator C ψ und einen spannungsgesteuerten Oszillator VCO, und liefert ein Abtasttaktsignal H, dessen Frequenz F _H im wesentlichen den Wert 1/T₀ hat.

Mit anderen Worten bedeutet dies, daß die Frequenz des Signals H der Nennfrequenz F₀ des Eingangssignals DE entspricht, wobei jede Periode des Signals H der Periode T₀ einer Bitzelle entspricht.

Der Oszillator VFO arbeitet folgendermaßen:

Der Phasenkomparator, der an seinen zwei Eingängen die Signale H und DE empfängt, vergleicht die Frequenz dieser Signale und liefert ein Spannungssignal e = kF₀, das der Frequenz F₀ proportional ist; dieses Signal wird an den Eingang des spannungsgesteuerten Oszillators VCO angelegt. Dieser Oszillator liefert das Signal H, dessen Frequenz der Spannung e proportional ist. Wenn die Frequenz F₀ des Signals H größer als die Nennfrequenz F₀ des Signals DE ist, ist die Spannung e verringert, so daß aus diesem Grund die Frequenz F _H des Signals H so verändert wird, daß sich schließlich ergibt: F₀ ≃ F _H . Mit F₀ werden daher von nun an die Frequenz des Eingangssignals DE und die Frequenz des Taktsignals H bezeichnet.

Die Pegelumsetzungsschaltung TRANSNIV, die zwei Multipliziereinheiten M₁ und M₂ enthält, setzt das Eingangssignal DE in ein Signal DEI um, das für die Integration durch die Integrationsanordnung DISINTEC bestimmt ist. Wie aus Fig. 2 zu erkennen ist, ist der Pegel des Signals DEI während der gesamten Periodendauer T₀ einer Bitzelle konstant (außer dann, wenn das Signal DE während der Periodendauer T₀ einer Bitzelle eine Phasenverzerrung aufweist, wie unten noch genauer zu erkennen sein wird), und es ist entweder positiv oder negativ; ein negativer Pegel entspricht einem Bit mit dem Wert "0", während ein positiver Pegel einem Bit mit dem Wert "1" entspricht.

Mit anderen Worten heißt dies, daß die Pegelumsetzerschaltung TRANSNIV für jede Bitzelle ein Signal DE, bei dem der Wert des Bits durch eine ansteigende oder eine abfallende Impulsflanke angezeigt wird, in ein Signal DEI umsetzt, bei dem der Wert des Bits vom Vorzeichen dieses Signals abhängt. Es ist natürlich viel einfacher, den Wert des Bits mittels des Signals DEI als mittels des Signals DE festzustellen.

Die Pegelumsetzerschaltung TRANSNIV arbeitet folgendermaßen:
Die Multipliziereinheit M₁ empfängt das Signal DE und setzt es in ein Signal M _K mit der Maximalamplitude und der Minimalamplitude um; A ist dabei eine beliebige Konstante.

Die Multipliziereinheit M₂ empfängt an ihren Eingängen einerseits das Signal M _K und andererseits das Signal ψ (t), das dem Signal H proportional ist und die Maximalamplitude und die Minimalamplitude - aufweist. Am Ausgang der Multipliziereinheit M₂ wird das Signal DEI = M _K × ψ (t) abgenommen.

Die Integrationsanordnung DISINTEC integriert das Signal DEI während jeder Periodendauer T₀ der Bitzellen CB _i , und sie liefert das Signal

Die Entscheidungseinheit DECID empfängt das Signal DEINT; und sie bestimmt das Vorzeichen dieses Signals am Ende jeder Integrationsperiode T₀ einer Bitzelle CB _i , d. h. im wesentlichen im Zeitpunkt t _i . Sie liefert das Digitalsignal SB, das den Wert des dieser Zelle entsprechenden Informationsbits während jeder dieser Perioden angibt, also während der Zeitpunkte t₀ und t₁, t₁ und t₂, t₂ und t₃, usw.

Wenn das Vorzeichen des Signals DEINT positiv ist, hat das Digitalsignal SB den Wert "1". Wenn das Vorzeichen des Signals DEINT negativ ist, hat das Digitalsignal SB den Wert "0".

Da das Vorzeichen des Signals DEINT am Ende der Integrationsperiode der Bitzelle CB _i bestimmt wird, gibt das Signal SB den entsprechenden Bitwert nur während der Periode der folgenden Bitzelle CB _i+1 an, also während der Zeitpunkte t _i und t _i+1 (siehe Fig. 2).

Es sei nun in den Fig. 2 und 3 die Bitzelle CB _i+1 betrachtet; Fig. 3 stellt eine Ausschnittvergrößerung von Fig. 2 dar. Es sei angenommen, daß die Bitzelle CB _i+1 zwei Phasenverzerrungen oder Phasenfehler mit der Dauer Δ t₁ und Δ t₂ aufweist. Die Signale DE, m _e , ψ (t), DEI, DEINT sind mit unterbrochenen Linien dargestellt, während die ideale Bitzelle CB _i+1, die keine Phasenverzerrungen aufweist mit durchgehenden Linien ebenso wie die anderen Zellen CB₁, CB₂, CB₃, CB₄, CB _i , CB _i+1, usw. dargestellt ist. Es ist zu erkennen, daß zwischen den Zeitpunkten t _i und (t _i +Δ t₁), t′ _i und (t′ _i +Δ t₂) die Amplitude des Signals DEI plötzlich von A/T₀ auf -A/T₀ übergeht. Daraus ergibt sich, daß zwischen diesen gleichen Zeitpunkten das integrierte Signal DEINT eine negative Steigung hat. Am Ende der Integrationsperiode T₀ (im Zeitpunkt t _i+1) hat die Amplitude des Signals DEINT daher den Wert A′, der kleiner als der Wert A ist, den die Amplitude des Signals DEINT erreicht, wenn die Bitzelle CB _i+1 des Signals DE keinen Phasenfehler aufweist. In der üblichen Praxis reicht die Amplitude A′ jedoch aus, damit die Entscheidungseinheit DECID das Vorzeichen des Signals DEINT und somit den Wert des Informationsbits der Zelle CB _i+1 bestimmen kann.

Jeder Phasenfehler des Signals DE, der einer momentanen Frequenzschwankung dieses Signals entspricht, wird vom Integrator in eine Amplitudenschwankung des Signals DEINT umgewandelt. Da sich das Signal DEINT in Abhängigkeit von der Zeit linear ändert, kann der gesamte Phasenfehler ( Δ t₁+Δ t₂) und somit die Frequenzschwankung des Signals DE bestimmt werden, indem die Amplitudenschwankung (t₁+t₂) und somit die Frequenzschwankung des Signals DE bestimmt werden, indem die Amplitudenschwankung (A- A′) gemessen wird.

Nach Fig. 4 enthält das bevorzugte Ausführungsbeispiel der erfindungsgemäßen Integrationsanordnung folgende wesentlichen Baueinheiten:

• - den Generator GCP, der einen der Frequenz F₀ proportionalen positiven Strom liefert;
• - zwei Integratoren INTEC₁ und INTEC₂, die vorzugsweise gleich aufgebaut sind und jeweils gleiche kapazitive Integrationselemente C₁ bzw. C₂ enthalten;
• - eine Verteilervorrichtung AIG, die durch Vereinigung von zwei gleichen Steuereinheiten COM₁ und COM₂ gebildet ist, die jeweils die zwei Integratoren INTEC₁ bzw. INTEC₂ steuern; die Verteilervorrichtung AIG ist vorzugsweise ein aus zwei Schaltergruppen (I₁₁-I₂₁), (I₁₂-I₂₂) gebildeter Multiplexer, die jeweils die Steuereinheiten COM₁ und COM₂ bilden;
• - eine Nullstellvorrichtung DISRAZ, die aus zwei vorzugsweise gleichen Nullstellschaltungen CIRCRAZ₁ und CIRCRAZ₂ zum Nullstellen der Integratoren INTEC₁ bzw. INTEC₂ zusammengesetzt ist.

Der einen positiven Strom liefernde Generator, der vom Komparator C ψ über den Verstärker AMP eine der Frequenz F₀ des Signals DE proportionale Steuerspannung e empfängt, liefert einen dieser Frequenz proportionalen Strom i _e = k₁ F₀.

Dieser Strom wird an die Verteilervorrichtung AIG angelegt, die auch das zu integrierende Signal DEI empfängt. Die Verteilervorrichtung AIG überträgt diesen Strom über die Steuereinheit COM₁ für die ungeradzahligen Bitzellen CB₁, CB₃, CB₅, CB _k (mit k = 2n+1, k ganzzahlig) zum kapazitiven Integrationselement C₁ des Integrators INTEC₁ und über die Steuereinheit COM₂ für die geradzahligen Bitzellen CB₂, CB₄, CB₆, usw. zum kapazitiven Integrationselement C₂ des Integrators INTEC₂ in der Weise, daß die Ladeströme i _c und i′ _c der von Kondensatoren gebildeten Integrationselemente C₁ und C₂ dem Absolutwert nach praktisch gleich dem Strom i _e sind. Das vom Integrator INTEC₁ gelieferte und von den Klemmen des kapazitiven Integrationselements C₁ abgenommene Signal ist das Signal DEINT₁ (siehe Fig. 2), während das vom Integrator INTEC₂ gelieferte und an den Klemmen des kapazitiven Integrationselements C₂ abgenommene Signal das Signal DEINT₂ ist. Das von der Integrationsanordnung DISINTEC gelieferte Signal DEINT ist daher ein Signal, für das während der Perioden der ungeradzahligen Bitzellen gilt: DEINT = DEINT₁, und für das während der Perioden der geradzahligen Bitzellen gilt: DEINT = DEINT₂. Der Integrator INTEC₂ wird von der Nullstellschaltung CIRCRAZ₂ auf Null gestellt, während der Integrator INTEC₁ eine Integrationsoperation (mit den ungeradzahligen Bitzellen) durchführt; der Integrator INTEC₁ wird von der Nullstellschaltung CIRCRAZ₁ auf Null gestellt, während der Integrator INTEC₂ eine Integrationsoperation (mit den geradzahligen Bitzellen) durchführt. Aus Fig. 2 ist deutlich zu erkennen, daß die Dauer der Nullstellung [(t′₁-t₁), (t′₃-t₃), usw.] jedes der Integratoren kleiner als die Periodendauer T₀ ist. Daraus ergibt sich, daß jeder Integrator vollständig auf Null gestellt wird, bevor irgendeine seiner Integrationsoperationen beginnt.

Für die Ladeströme i _c in jedem der Kondensatoren C₁ und C₂ gilt:

i _c ^≃ k₁ F₀;
i′ _c

für die Spannung V _c des Signals DEINT an den Klemmen der Kondensatoren C₁ und C₂ am Ende jeder Integrationsperiode T₀ gilt:

wobei gilt: C ≃ C₁ ≃ C₂.

Es ist somit zu erkennen, daß die Spannung des an den Ausgangsklemmen der Integratoren INTEC₁ und INTEC₂ abgenommenen Signals unabhängig von den langsamen Schwankungen der Frequenz F₀ und somit unabhängig von der Laufgeschwindigkeit des Magnetbandes des Bandgeräts konstant bleibt, was für die momentanen Frequenzschwankungen nicht mehr gilt, wie oben unter Bezugnahme auf die Fig. 2 und 3 erläutert wurde. Die erfindungsgemäße Integrationsanordnung ermöglicht also ein sehr genaues Lesen der Informationsbits.

Wie aus den Fig. 4 und 5 hervorgeht, besteht die Integrationsanordnung aus dem Generator GCP und zwei gleichen Baueinheiten (COM₁ - INTEC₁ - CIRCRAZ₁) und (COM₂ - INTEC₂ - CIRCRAZ₂), wobei der Generator GCP den beiden Baueinheiten gemeinsam angehört, was zu einer weiteren Verbesserung der Genauigkeit der Anordnung beiträgt.

Für den Fall, daß einerseits Signale mit weniger hohen Frequenzen als die Frequenzen der in Bandgeräten oder anderen Magnetspeichern gelesenen Signale durch Integration festgestellt werden sollen und andererseits die auf die Nullstellung der Integratoren der Integrationsanordnung zurückzuführenden Zeitverluste die Genauigkeit des Lesens nicht nachteilig beeinflussen, kann natürlich eine Integrationsanordnung verwendet werden, die nur den Stromgenerator GCP und eine der beiden zuvor genannten Baueinheiten, beispielsweise die Baueinheit (COM₁ - INTEC₁ - CIRCRAZ₁) enthält.

Es werden nun der Aufbau und die Wirkungsweise der Integrationsanordnung DISINTEC erläutert, indem auf Fig. 5 Bezug genommen wird, die Einzelheiten des einen positiven Strom liefernden Generators GCP, die Verteilervorrichtung AIG und die Integratoren INTEC₁ und INTEC₂ zeigt und indem auf die Fig. 6 und 7 Bezug genommen wird, die die Nullstellvorrichtung DISRAZ und deren Arbeitsweise zeigen.

Nach Fig. 5 enthält der Stromgenerator GCP zwei vorzugsweise gleiche Transistoren T₁ und T₂. Der Transistor T₁ weist einen Kollektorwiderstand R₁ auf, und der Transistor T₂ weist einen Emitterwiderstand R₂ auf. Die Emitter der Transistoren T₁ und T₂ sind mit einer positiven Vorspannungsquelle verbunden, die zur Vereinfachung der Darstellung in Fig. 5 nicht gezeigt ist und die eine Spannung VAL₁ an den Emitter des Transistors T₁ direkt und an den Emitter des Transistors T₂ über den Widerstand R₂ anlegt. Der Transistor T₁ wird als thermische Kompensationsdiode für den Transistor T₂ verwendet, wobei sein Kollektor mit seiner Basis verbunden ist.

Die der Frequenz F₀ des Eingangssignals DE proportionale Steuerspannung E wird an die Basis des Transistors T₂ angelegt. Der Ausgangsstrom i _e wird vom Kollektor dieses Transistors T₂ abgenommen.

Der Strom i _e wird an einen ersten Eingang der Verteilervorrichtung AIG angelegt, die an den zweiten Eingang das Signal DEI, an ihrem dritten Eingang das Signal H und an ihrem vierten Eingang das Signal H/2 empfängt; das Signal H/2 wird durch Teilung der Frequenz des Signals H mit Hilfe des Frequenzteilers DIV erhalten.

Die Schalter I₁₁, I₂₁ der Steuereinheit COM₁ und die Schalter I₁₂-I₂₂ der Steuereinheit COM₂ sind vorzugsweise Transistorschalter.

Jeder dieser Schalter wird von den Signalen H, H/2 und DEI gesteuert.

Die Verteilervorrichtung AIG arbeitet folgendermaßen (wobei auch auf Fig. 2 Bezug zu nehmen ist):
Wenn das Signal H/2 den Wert "0" hat, was zwischen den Zeitpunkten t₀ und t₁, t₂ und t₃, usw. der Fall ist, (wobei auch gesagt wird, daß der Pegel des Signals H/2 niedrig ist) steuert die Steuereinheit COM₁ den Integrationsvorgang des Integrators INTEC₁, während die Nullstellschaltung CIRCRAZ₂ den Integrator INTEC₂ auf Null stellt. Wenn das Signal H/2 den Wert "1" hat, was zwischen den Zeitpunkten t₁ und t₂, t₃ und t₄, usw. der Fall ist, (wobei der Pegel des Signals H/2 hoch ist), steuert die Steuereinheit COM₂ den Integrationsvorgang des Integrators INTEC₂, während die Nullstellschaltung CIRCRAZ₁ den Integrator INTEC₁ auf Null stellt.

Es ist zu erkennen, daß das Integrieren und das Nullstellen der Integratoren INTEC₁ und INTEC₂ vom Signal HH₂ abhängig von dessen Zustand gesteuert wird. Das Signal H bestimmt die Anschlußklemmen und die Dauer der Integration des Signals DEI durch die Integratoren INTEC₁ und INTEC₂. Bei niedrigem Pegel des Signals H/2 beginnt bzw. beendet der Integrator INTEC₁ die Integration des Signals DEI an den Zeitpunkten, an denen das Signal H vom Wert "1" auf den Wert "0" übergeht, d. h. mit den abfallenden Flanken der Impulse des Taktsignals H, was bedeutet, daß an den Zeitpunkten t₀, t₂, t₄ usw. mit der Integration begonnen wird, während an den Zeitpunkten t₁, t₃, t₅ die Integration beendet wird. Die gleichen Überlegungen gelten auch für den Integrator INTEC₂.

Das Signal DEI steuert das Vorzeichen der von den Integratoren INTEC₁ und INTEC₂ gelieferten integrierten Signale DEINT₁ und DEINT₂, indem es das Öffnen und das Schließen der Transistorschalter I₁₁ und I₂₁ der Steuereinheit COM₁ einerseits und der Transistorschalter I₁₂ und I₂₂ der Steuereinheit COM₂ andererseits steuert. Während der Nullstellung jedes der Integratoren INTEC₁ und INTEC₂ sind die Schalter der zugehörigen Steuereinheit COM₁ und COM₂ geöffnet.

Wenn der Integrator INTEC₁ eine Integration durchführt (bei niedrigem Pegel des Signals H/2 und wenn das Signal DEI positiv ist, ist der Schalter I₁₁ also geschlossen, und der Schalter I₂₁ ist geöffnet, beispielsweise zwischen den Zeitpunkten t₂ und t₃), während die Schalter I₁₂ und I₂₂ offen sind. Das integrierte Signal DEINT₁ ist daher positiv.

Wenn das Signal DEI negativ ist, ist der Schalter I₁₁ offen, und der Schalter I₂₁ geschlossen (bei geöffneten Schaltern I₁₂ und I₂₂), so daß das Signal DEINT₁ negativ ist.

Die gleichen Überlegungen gelten auch für den Integrator INTEC₂.

Der Integrator INTEC₁ besteht aus einem Negativstromgenerator GCN₁ und dem Kondensator C₁, und der Integrator INTEC₂ besteht aus einem Negativstromgenerator GCN₂ und dem Kondensator C₂ (siehe Fig. 5).

Der Stromgenerator GCN₁ enthält zwei vorzugsweise gleiche Transistoren T₃₁ und T₄₁, deren Emitter an eine (nicht dargestellte) Quelle der negativen Spannung VAL₂ über vorzugsweise gleiche Widerstände R₃₁ und R₄₁ angeschlossen sind. Der ebenso wie der Stromgenerator GCN₁ aufgebaute Negativstromgenerator GCN₂ enthält ebenfalls Transistoren T₃₂ und T₄₂ mit den zugehörigen Emitterwiderständen R₃₂ und R₄₂.

Die Transistoren T₃₁ und T₃₂ werden als thermische Kompensationsdioden für die Transistoren T₄₁ und T₄₂ benutzt. Vorzugsweise haben die Transistoren T₄₁ und T₄₂ eine große Stromverstärkung.

Die Klemmen B₁₁ und B₁₂ des kapazitiven Elements C₁ sind mit dem Kollektor des Transistors T₄₁ bzw. mit einer nicht dargestellten Quelle einer Bezugsspannung REF verbunden.

In der gleichen Weise sind die Klemmen B₂₁ und B₂₂ des kapazitiven Elements C₂ mit dem Kollektor des Transistors T₄₂ bzw. mit der Quelle der Spannung REF verbunden.

Es wird nun die genaue Arbeitsweise des Integrators INTEC₁ beschrieben; die Arbeitsweise des Integrators INTEC₂ stimmt damit überein.

Es sei angenommen, daß das Signal DEI positiv ist (beispielsweise zwischen den Zeitpunkten t₂ und t₃), und daß das Signal H/2 einen niedrigen Pegel hat. Dabei steuert die Steuereinheit COM₁ den Integrationsvorgang durch den Integrator INTEC₁, der Schalter I₁₁ ist geschlossen und der Schalter I₂₁ ist offen. Der Ladestrom i _c des Kondensators C₁ ist daher positiv; er wird mit i _{c +} bezeichnet. Dieser Strom fließt von der Klemme B₁₁ zur Klemme B₁₂. Der Integrator INTEC₁ führt dabei eine positive Integration durch.

Wenn das Signal DEI negativ ist, beispielsweise zwischen den Zeitpunkten t₀ und t₁, und das Signal H/2 den niedrigen Pegel beibehält, ist der Schalter I₁₁ offen und der Schalter I₂₁ ist geschlossen. Der Ladestrom i _c des Kondensators C₁ ist negativ; er wird mit i _c- bezeichnet. Der Integrator INTEC₁ führt eine negative Integration durch.

Es gilt also:

i _c = i _{c +}, wenn DEI positiv ist und
i _c = i _c- , wenn DEI negativ ist.

Wenn i _b der Basisstrom der Transistoren T₃ und T₄ ist, gilt unabhängig von der Richtung des Stroms i _c :

β ist dabei der Stromverstärkungsfaktor des Transistors T₄. Wenn β größer als 100 ist, ergibt sich, daß gilt: |i _c |≃i _e und daß der Ladestrom des Kondensators der Frequenz F₀ ziemlich genau proportional ist.

Die nachfolgende Tabelle faßt die Arbeitsweise der Verteilervorrichtung AIG mit ihren vier Schaltern I₁₁, I₂₁, I₁₂, I₂₂ und die Arbeitsweise der Integratoren INTEC₁ und INTEC₂ zusammen; dabei soll mit 1 der geschlossene Zustand der Schalter und mit 0 der offene Zustand der Schalter bezeichnet werden. Gleichzeitig sei daran erinnert, daß das Verhältnis i _c /i _e für eine positive Integration den Wert 1 und für eine negative Integration den Wert -1 hat. Mit i′ _c wird der Ladestrom des Integrators INTEC₂ bezeichnet.

Die Nullstellschaltung DISRAZ, die in Fig. 6 dargestellt ist, enthält folgende Baueinheiten:

• - eine erste Diodenbrücke P₁, die die Nullstellschaltung CIRCRAZ₁ des Integrators INTEC₁ bildet;
• - eine zweite Diodenbrücke P₂, die vorzugsweise ebenso aufgebaut ist, wie die Diodenbrücke P₁ und die die Nullstellschaltung des Integrators INTEC₂ bildet;
• - eine Diode DIOD₁;
• - eine Diode DIOD₂;
• - Transistorschalter Q₁ und Q₂, die eine Steuerschaltung für die Diodenbrücken P₁ und P₂ bilden.

Die erste Diodenbrücke P₁ enthält im geschilderten Ausführungsbeispiel vier Schottky-Dioden P₁₁, P₁₂, P₁₃, P₁₄; beispielsweise sind diese Dioden des Typs HP-50 82- 2013 der Firma Hewlett-Packard. Der Eckpunkt P₁S₂ der Diodenbrücke P₁ ist mit der Klemme P₁₁ des kapazitiven Elements C₁ verbunden. Der Eckpunkt P₁S₁ ist über einen Widerstand R₆₁ mit der Diode DIOD₁ und über den Schalter Q₁ mit einer Quelle einer positiven Spannung V _P von beispielsweise +5 V verbunden. Der Eckpunkt P₁S₄ ist mit einer Quelle einer negativen Spannung V _R von beispielsweise -5 V verbunden. Der Eckpunkt P₁S₃ ist über einen Widerstand R₅₁ an die Diode DIOD₂ und über den Schalter Q₂ an die Quelle der positiven Spannung V _P = +5 V angeschlossen.

Die Diodenbrücke P₂ enthält ebenfalls vier Schottky-Dioden P₂₁ bis P₂₄. Der Eckpunkt P₂S₂ ist an die Klemme B₂₁ des kapazitiven Elements C₂ angeschlossen, und der Eckpunkt P₂S₂ ist an die Quelle der negativen Spannung V _r = -5 V angeschlossen. Der Eckpunkt P₂S₁ ist über einen Widerstand R₅₂ an die Diode DIOD₂ und über den Schalter Q₂ an die Quelle der Spannung V _P angeschlossen. Der Eckpunkt P₂S₃ ist über einen Widerstand R₆₂ an die Diode DIOD₁ und über den Schalter Q₁ an die Quelle der Spannung V _P angeschlossen.

Die Anoden der Dioden DIOD₁ und DIOD₂ sind an eine Quelle einer negativen Spannung V _n = -9 V angeschlossen.

Die Widerstände R₅₁ und R₅₂ haben vorzugsweise den gleichen Wert; dies gilt auch für die Widerstände R₆₁ und R₆₂.

Die Beschreibung der Arbeitsweise an Hand der Fig. 7A, 7B und 7C ist auf die die Nullstellung des Integrators INTEC₁ steuernde Diodenbrücke P₁ beschränkt; die Arbeitsweise der Diodenbrücke P₂ stimmt mit der der Brücke P₁ überein.

In dem hier beschriebenen Ausführungsbeispiel der Integrationsanordnung wird als Rückkehr des Kondensators C₁ in seinen Anfangszustand (mit entladenem Kondensator) angesehen, wenn die Spannung V _{B 11} den Wert V _R hat, d. h. den Wert -5 V hat, wobei die Klemme B₁₂ an der Spannung REF mit dem Wert +5 V liegt.

Es sei angenommen, daß eine positive oder negative Ladung des Kondensators C₁ einer Änderung Δ V _{B 11} der Spannung V _{B 11} von +2 V bzw. -2 V entspricht.

Nach einer positiven Integration ergibt sich also:

V _{B 11} = -5 + Δ V _{R 11} = (-5 + 2) = -3 V.

Nach einer negativen Integration ergibt sich:

V _{B 11} = (-5-2) V = -7 V.

Es sei zunächst der in Fig. 7A dargestellte Fall der Rückkehr des Kondensators C₁ in seinen Anfangszustand nach einer positiven Integration betrachtet. Der Schalter Q₁ ist geschlossen, und der Schalter Q₂ ist offen. Die Spannung V _H hat den Wert +5 V, während die Spannung V _BAS den Wert -9 V hat. Die Spannung V _{B 11} beträgt -3 V. Unter diesen Bedingungen, also bei V _H < V _R und V _{B 11} < V _BAS sind die Dioden P₁₁ und P₁₃ leitend. Der Spannungsabfall an den Klemmen der Schottky-Dioden liegt in der Größenordnung von 0,4 V, so daß V _{P 1S 3} ungefähr -3,4 V und V _{P 1S1}, ungefähr -4,6 V beträgt. Die Diode P₁₄ ist gesperrt, da ihre Anodenspannung V _R kleiner als ihre Katodenspannung V _{P 1S 3} ist. Auch die Diode P₁₂ ist gesperrt, da ihre Anodenspannung V _{P 1S 1} kleiner als ihre Katodenspannung V _{B 11} ist.

Der Kondensator C₁ lädt sich daher über die Diode P₁₃ und den Widerstand R₅₁ auf.

Am Ende der Aufladung des Kondensators C₁ liegt der Wert der Spannung V _{B 11} nach Fig. 7B sehr nahe bei -5 V, wobei die Dioden P₁₁ und P₁₃ weiterhin leitend bleiben, da ihre Anodenspannungen größer als ihre Katodenspannungen sind. Die Dioden P₁₄ und P₁₂ sind leitend, da die Katodenspannung V _{P 1S 3} der Diode P₁₄ den Wert -5,4 V hat und folglich kleiner als ihre Anodenspannung V _R von -5 V ist, und da die Katodenspannung V _{B 11} der Diode P₁₂ niedriger als die Anodenspannung V _{P 1S 1} von -4,6 V ist.

Wenn die Aufladung des Kondensators C₁ beendet ist, ist das Brückengleichgewicht mit V _{B 11} = V _R erreicht.

Es wird nun der in Fig. 7C dargestellte Fall der Nullstellung des Kondensators C₁ nach einer negativen Integration betrachtet. Es gilt nach wie vor: V _H = +5 V und V _BAS = -9 V. Es ergibt sich: V _{B 11} = -5-2 = -7 V.

Unter diesen Bedingungen ist die Diode P₁₂ leitend, und ihre Anodenspannung V _{B 11} hat einen solchen Wert, daß gilt: V _{P 1S 1}-V _{B 11} = 0,4 V, woraus sich ergibt: V _{P 1S 1} = -6,6 V. Die Diode B₁₁ ist also gesperrt, da ihre Katodenspannung V _R von -5 V größer als die Spannung V _{P 1S 1} ist. Die Diode P₁₄ ist leitend, da ihre Anodenspannung V _R von -5 V sehr viel größer als die Spannung V _BAS von -9 V ist, wobei die Spannung V _{P 1S 3} also -5,4 V beträgt und folglich größer als V _{B 11} ist. Als Folge davon ist die Diode P₁₃ gesperrt.

Der Kondensator C₁ lädt sich über die Diode P₁₂ und den Widerstand R₆₁ auf.

Am Ende der Aufladung ist der Abgleichzustand der Diodenbrücke P₁ wieder erreicht (Fig. 7B). Die Zeitkonstante der Entladeschaltung des Kondensators C 1 ist sowohl für den Fall einer positiven Integration (über den Stromkreis C₁-P₁₃-R₅₁) als auch für den Fall einer negativen Integration (über den Stromkreis C₁-P₁₂-R₆₁) so bemessen, daß die Nullstellung des Kondensators C₁ an den Zeitpunkten t′₁, t′₃, t′₅ usw. beendet ist, die zwischen den Zeitpunkten t₁ und t₂, t₃ und t₄, t₅ und t₆, usw. liegen so daß sich nach Fig. 2 ergibt: t′₁ < t₂, t′₃ < t₄, t′₅ < t₆, usw.

Claims (5)

1. Anordnung zum Integrieren einer Folge von elektrischen Signalen der Nennfrequenz F₀, mit wenigstens:

• - einem Integrator (INTEG₁, INTEG₂), der ein kapazitives Integrationselement (C₁, C₂) enthält,
• - einer Integrationssteuervorrichtung (COM₁, COM₂), die die Folge von elektrischen Signalen empfängt und das Vorzeichen des in dem kapazitiven Element (C₁, C₂) fließenden Ladestroms sowie die Zeitdauer steuert, in der der Strom in Abhängigkeit von der Richtung und der Dauer jedes Signals der Folge in dem kapazitiven Element (C₁, C₂) fließt,
• - und einer Nullstellschaltung (CIRCRAZ₁, CIRCRAZ₂) für den Integrator (INTEG₁, INTEG₂), die diesen am Ende des Integrationsvorgangs jedes Signals auf Null zurückstellt; gekennzeichnet durch einen Generator (GCP), der an das kapazitive Integrationselement (C₁, C₂) einen Ladestrom (i _c ) liefert, der der Nennfrequenz F₀ der Folge von elektrischen Signalen proportional ist.

2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß ein erster Integrator (INTEG₁) und ein zweiter Integrator (INTEG₂) vorgesehen sind, daß zwischen den Ausgang des Stromgenerators (GCP) und die Eingänge der beiden Integratoren eine Verteilereinheit (AIG) eingefügt ist, die eine erste zwischen dem Ausgang des Stromgenerators (GCP) und dem Eingang des ersten Integrators (INTEG₁) angeordnete Steuervorrichtung (COM₁) für diesen ersten Integrator sowie eine zweite zwischen dem Ausgang des Stromgenerators (GCP) und dem Eingang des zweiten Integrators (INTEG₂) angeordnete Steuervorrichtung (COM₂) für diesen zweiten Integrator enthält, daß eine Nullstellschaltung (CIRCRAZ₁) für den ersten Integrator und eine Nullstellschaltung (CIRCRAZ₂) für den zweiten Integrator vorgesehen sind, und daß die erste Steuervorrichtung (COM₁) den vom Stromgenerator (GCP) gelieferten Strom zu dem kapazitiven Element (C₁) des ersten Integrators (INTEG₁) während der geradzahligen Bits und die zweite Steuervorrichtung (COM₂) diesen Strom während der geradzahligen Bits des Signals zu dem kapazitiven Element (C₂) des zweiten Integrators (INTEG₂) durchschaltet, so daß der erste Integrator (INTEG₁) in Betrieb ist, während der zweite Integrator (INTEG₂) von seiner Nullstellschaltung (CIRCRAZ₂) auf Null gestellt ist und umgekehrt.

3. Anordnung nach den Ansprüchen 1 oder 2, dadurch gekennzeichnet, daß jede Nullstellschaltung (CIRCRAZ₁, CIRCRAZ₂) eines Integrators (INTEG₁, INTEG₂) eine Diodenbrücke (P₁, P₂) enthält, daß der erste Eckpunkt (P₁S₂, P₂S₂) dieser Diodenbrücke (P₁, P₂) mit einer Klemme des kapazitiven Integrationselements (C₁, C₂) des Integrators verbunden ist, an dessen andere Klemme eine konstante Bezugsspannung (REF) angelegt ist, daß der dem ersten Eckpunkt gegenüberliegende zweite Eckpunkt (P₁S₄, P₂S₄) der Diodenbrücke an eine zweite Bezugsspannung (V _R ) angelegt ist, und daß die zwei anderen, einander gegenüberliegenden Eckpunkte (P₁S₁, P₂S₂, P₁S₃, P₂S₃) der Diodenbrücke an andere konstante Spannungen angelegt sind, die von einer Brückensteuervorrichtung geliefert werden.

4. Anordnung nach den Ansprüchen 1, 2 oder 3, dadurch gekennzeichnet, daß jede Integrationssteuervorrichtung (COM₁, COM₂) einen ersten (I₂₁, I₁₂) und einen zweiten (I₁₁, I₂₂) Schalter enthält, von denen der eine geschlossen ist, während der andere geöffnet ist, wobei das Schließen des ersten Schalters eine positive Integration steuert, während das Schließen des zweiten Schalters die negative Integration steuert.

5. Anordnung nach den Ansprüchen 1, 2, 3 oder 4, dadurch gekennzeichnet, daß jeder Integrator (INTEG₁, INTEG₂) durch Vereinigung eines Negativstromgenerators (GNC₁, GNC₂) mit einem kapazitiven Integrationselement (C₁, C₂) gebildet ist.