DE4410721A1 - Schaltung zur Erzeugung einer modulierten Oszillatorfrequenz - Google Patents
Schaltung zur Erzeugung einer modulierten OszillatorfrequenzInfo
- Publication number
- DE4410721A1 DE4410721A1 DE4410721A DE4410721A DE4410721A1 DE 4410721 A1 DE4410721 A1 DE 4410721A1 DE 4410721 A DE4410721 A DE 4410721A DE 4410721 A DE4410721 A DE 4410721A DE 4410721 A1 DE4410721 A1 DE 4410721A1
- Authority
- DE
- Germany
- Prior art keywords
- evaluation
- frequency
- frequency divider
- signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
- H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
- H03C3/095—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation to the loop in front of the voltage controlled oscillator
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
- H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
- H03C3/0916—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop
- H03C3/0925—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop applying frequency modulation at the divider in the feedback loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
- H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
- H03C3/0916—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop
- H03C3/0933—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop using fractional frequency division in the feedback loop of the phase locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
- H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
- H03C3/0941—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation at more than one point in the loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
- H04L27/12—Modulator circuits; Transmitter circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C2200/00—Indexing scheme relating to details of modulators or modulation methods covered by H03C
- H03C2200/0004—Circuit elements of modulators
- H03C2200/0029—Memory circuits, e.g. ROMs, RAMs, EPROMs, latches, shift registers
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
Die Erfindung geht aus von einer Schaltung zur Erzeugung
einer modulierten Oszillatorfrequenz nach der Gattung des
Hauptanspruchs. Aus der DE-OS 29 14 814 ist bereits ein
Frequenzmodulator bekannt, bei dem eine von einem in einer
PLL-Schaltung vorgesehenen, spannungsgesteuerten Oszillator
gelieferte Trägerfrequenz sowohl über die direkte
Aufschaltung eines gefilterten Modulationssignals auf den
Oszillator als auch über die Ansteuerung eines in der PLL-
Schaltung vorgesehenen Frequenzteilers moduliert wird. Mit
dieser Schaltung wird bei Modulationssignalen mit niedriger
Änderungsrate durch die Ansteuerung des Frequenzteilers eine
Modulation der Trägerfrequenz über den Mechanismus der
Phasenverkopplung erreicht, während bei Modulationssignalen
mit hoher Änderungsrate die Modulation durch die direkte
Aufschaltung erfolgt. Diese Schaltung hat bedingt bei einem
sich mit hoher Rate ändernden Modulationssignal eine
entsprechend ebenso häufig wechselnde Umschaltung des
Frequenzteilers. Die Regelschleife kann aufgrund ihrer
Einschwingdauer auf keine stabile Frequenz einschwingen.
Durch die ständige Umschaltung des Frequenzteilers ist die
von der Regelschleife gelieferte Trägerfrequenz somit in
ihrer Stabilität gestört.
Die erfindungsgemäße Schaltung mit den kennzeichnenden
Merkmalen des Hauptanspruchs hat demgegenüber den Vorteil,
daß eine Umschaltung des Frequenzteilerverhältnisses erst
nach einer Auswertung mehrerer, zeitlich
aufeinanderfolgender Datensymbole erfolgt, wodurch sich
kurzfristige Änderungen der Datenwerte der Datensymbole
weniger dominant auf das Frequenzteilerverhältnis und damit
auf die Trägerfrequenz auswirken. Insbesondere bei
Modulationssignalen mit hoher Datenrate mit mehreren,
zeitlich aufeinanderfolgenden, Datensymbolen mit
unterschiedlichen Datenwerten erfolgt daher keine ständige
Umschaltung des Frequenzteilers, wodurch die Stabilität der
von der Regelschleife gelieferten Trägerfrequenz erhalten
bleibt. Daher ist die erfindungsgemäße Schaltung,
insbesondere für Modulationssignale geeignet, die sowohl
niedrige als auch hohe Frequenzanteile aufweisen.
Durch die in den untergeordneten Ansprüchen aufgeführten
Maßnahmen sind vorteilhafte Weiterbildungen und
Verbesserungen der im Hauptanspruch angegebenen Schaltung
möglich.
Die Verwendung des Kriteriums der Häufigkeitsverteilung der
Datenwerte für die Umschaltung des
Frequenzteilerverhältnisses stellt eine einfach in Hardware
zu realisierende Auswahlvorschrift dar, die insbesondere bei
vereinzelt auftretenden Änderungen der Datenwerte eine
Unterdrückung des störenden Umschaltens des Frequenzteilers
bewirkt.
Es gereicht ebenso zu einem Vorteil, die Datenwerte zu einem
Mittelwert zu verrechnen und diesen auf einen
nächstliegenden Datenwert zu runden, da so vor allem bei
Mehrlagen-FSK mit hoher Änderungsrate, d. h. mit in zeitlich
kurzer Folge ankommenden Datensymbolen mit unterschiedlichen
Datenwerten, eine sehr geringe Abweichung der Trägerfrequenz
von der durch das Modulationssignal gegebenen Sollfrequenz
resultiert.
Besonders vorteilhaft ist es, die Auswerteschaltung für das
Modulationssignal aus einer Reihenschaltung eines
Seriell/Parallel-Umsetzers, eines Auswertemittels und eines
Speichers auszuführen, da diese Anordnung eine aufwandsarme,
schnelle Hardwarelösung einer Auswerteschaltung mit nur
einem Speicher darstellt.
Durch die Ausgestaltung des Seriell/Parallel-Umsetzers zur
Aufnahme von mehreren zeitlich seriell aufeinanderfolgen
Datensymbolen des Modulationssignals und deren parallele
Bereitstellung zur Auswertung entsteht der Vorteil, daß
keine zusätzliche Speicherschaltung zur Speicherung der
Datenwerte der zeitlichen Vorgängerdatensymbole der
Datensymbole des Modulationssignals notwendig ist.
Die Einhaltung der Zeitbedingung, daß die Verzögerungszeit
der
Auswerteschaltung kleiner ist als die Regelzeitkonstante der
Regelschleife, bewirkt in vorteilhafter Weise, daß bei einem
stationären Modulationssignal die Modulation der
Oszillatorfrequenz über den Mechanismus der Umschaltung des
Frequenzteilers so schnell erfolgt, daß der Effekt der
Ausregelung der Modulation der Oszillatorfrequenz über den
Pfad der direkten Aufschaltung auf den spannungsgesteuerten
Oszillator über Tiefpaßfilter und Addierer durch den
Regelmechanismus der Regelschleife dadurch rechtzeitig
kompensiert wird.
Die weitere Zeitbedingung, daß die Wertedauer der
Datensymbole des Modulationssignals größer ist als die
Zeitdauer eines Zählzyklusses des Zählers im Frequenzteiler
dient in vorteilhafter Weise dazu, daß bereits eine
Umprogrammierung des Frequenzteilers erfolgen kann, bevor
das nächste Datensymbol des Modulationssignals an der
Auswerteschaltung eintrifft und so durch die schnelle
Umprogrammierung kein Datensymbol in seiner modulierenden
Wirkung auf die Oszillatorfrequenz vernachlässigt wird.
Die Ausgestaltung des Seriell/Parallel-Wandlers als
Schieberegister, dessen Überlaufausgang als modulierender
Eingang für den Addierer dient, ergibt eine Verbesserung der
Genauigkeit der Modulation, aufgrund geringerer
Zeitverschiebung zwischen den beiden Modulationspfaden, was
einen Vorteil darstellt.
Weiter vorteilhaft ist es, das Frequenzteilerverhältnis
aufgrund einer Tabelle einzustellen, in der zu jeder
möglichen Kombination von Datenwerten mehrerer zeitlich
aufeinanderfolgender Datensymbole ein bestimmtes
Frequenzteilerverhältnis abgelegt ist, da dadurch eine jeden
in der Realität möglichen Fall abdeckende,
schaltungsspezifische Auswahl des
Frequenzteilerverhältnisses festlegbar ist.
Die Umschaltung des Frequenzteilers frühestens nach
Beendigung eines gestarteten Zählzyklusses des Zählers im
Frequenzteiler bringt den Vorteil mit sich, daß nicht
inmitten eines bereits gestarteten Zählvorganges eine
Umprogrammierung erfolgt. Dadurch wird ein Fehlverhalten der
Regelschleife in bezug auf die Trägerfrequenz verhindert.
Ausführungsbeispiele der Erfindung sind in der Zeichnung
dargestellt und in der nachfolgenden Beschreibung näher
erläutert.
Es zeigen:
Fig. 1 ein erstes Ausführungsbeispiel für eine Schaltung
zur Erzeugung einer modulierten Oszillatorfrequenz für ein
digitales Modulationssignal,
Fig. 2 ein zweites Ausführungsbeispiel für eine Schaltung
zur Erzeugung einer modulierten Oszillatorfrequenz für ein
digitales Modulationssignal,
Fig. 3 ein drittes Ausführungsbeispiel für eine Schaltung
zur Erzeugung einer modulierten Oszillatorfrequenz für ein
digitales Modulationssignal.
In Fig. 1 ist eine Schaltung zur Erzeugung einer
modulierten Oszillatorfrequenz fOsz für ein digitales
Modulationssignal sM dargestellt. Das Modulationssignal sM
liegt am Eingang eines Digital/Analog-Wandlers 11, der einem
Tiefpaßfilter 6 vorgeschaltet ist. Eine stabile
Referenzfrequenz fRef liegt an einem ersten Eingang eines
Phasenkomparators 2, an dessen Ausgang ein Komparatorsignal
sK abgegriffen und einem Schleifenfilter 5 zugeführt wird.
Der Ausgang des Schleifenfilters 5 und der Ausgang des
Tiefpaßfilters 6 sind auf einen Addierer 4 geschaltet,
dessen Ausgang am Steuereingang eines spannungsgesteuerten
Oszillators 1 liegt. Der spannungsgesteuerte Oszillator 1
weist einen Ausgang 14 auf, und die an diesem Ausgang 14
entnehmbare Oszillatorfrequenz fOsz wird über einen
Frequenzteiler 3 geteilt. Die dabei entstehende
Teilerfrequenz fT wird einem zweiten Eingang des
Phasenkomparators 2 zugeleitet. Das Modulationssignal sM
liegt außerdem am Eingang eines Seriell/Parallel-Umsetzers
8, dessen Parallelausgänge ein paralleles Datensignal sD
einem Auswertemittel 9 zuführen. Am Ausgang des
Auswertemittels 9 wird ein Auswertesignal sV abgegriffen und
einem Eingang eines Speichers 10 zugeführt. An einem
Steuereingang des Frequenzteilers 3 ist der Ausgang des
Speichers 10 angeschlossen, wodurch dem Frequenzteiler 3 ein
Umschaltsignal sU zugeführt ist.
Phasenkomparator 2, Schleifenfilter 5, Addierer 4,
spannungsgesteuerter Oszillator 1 und Frequenzteiler 3
bilden eine Frequenzregelschleife 13. Seriell/Parallel-
Umsetzer 8, Auswertemittel 9 und Speicher 10 bilden zusammen
eine Auswerteschaltung 7.
Die Frequenzregelschleife 13 liefert mit dem auf ein
vorgegebenes Teilerverhältnis eingestellten Frequenzteiler 3
eine Schwingfrequenz, die als Trägerfrequenz für die
modulierte Oszillatorfrequenz fOsz am Ausgang 14 dient. Das
Modulationssignal sM gelangt über den Digital/Analog-Wandler
11 in Form eines Signals mit an den Eingang des
spannungsgesteuerten Oszillators 1 angepaßtem,
amplitudendiskretem Pegel und tiefpaßgefiltert zum Addierer
4 und von dort direkt an den spannungsgesteuerten Oszillator
1. Dadurch erfolgt eine direkte Modulation der
Eingangsspannung des spannungsgesteuerten Oszillators 1
durch das Modulationssignal sM. Die von der
Frequenzregelschleife 13 mittels des Prinzips der
Phasenverriegelung stabilisierte Trägerfrequenz wird somit
moduliert und steht als modulierte Oszillatorfrequenz fOsz
am Ausgang 14 des spannungsgesteuerten Oszillators 1 zur
Verfügung. Für ein stationäres Modulationssignal sM erfolgt
nach einem gewissen Andauern der Stationarität ein Ausregeln
des Modulationssignals sM über den Regelmechanismus der
Frequenzregelschleife 13 in Richtung auf die durch
Referenzfrequenz FRef und das eingestellte Teilerverhältnis
festgelegte Schwingfrequenz.
Das Modulationssignal sM gelangt außerdem an den
Seriell/Parallel-Umsetzer 8, wo z. B. fünf
aufeinanderfolgende Datensymbole des Modulationssignals sM
in ein fünf Datensymbole breites Datenwort als Datensignal
sD umgewandelt werden, woraufhin diese fünf Datensymbole auf
ihre Datenwerte im nachfolgenden Auswertemittel 9
ausgewertet werden. Beispielsweise wird eine Vierlagen-FSK-
Modulation angenommen, die als digitales Modulationssignal
auftritt. Somit besitzt jedes Datensymbol eine Breite von
zwei Bit und das parallele Datensignal sD eine Breite von 10
Bit. Ebenfalls beispielhaft ist die Auswertung der
Datenwerte der Datensymbole nach ihrer Häufigkeit zu sehen.
Das Auswertemittel 9 erkennt dabei das Datensymbol, dessen
Datenwert im Datensignal sD am häufigsten auftritt,
woraufhin dieser Datenwert als Auswertesignal sV dem
Speicher 10 zugeführt wird, wo eine Zuordnung des
Auswertesignals sV zu einem bestimmten, vorgegebenen
Frequenzteilerverhältnis erfolgt.
Das zugeordnete, bestimmte, vorgegebene
Frequenzteilerverhältnis wird dann als Umschaltsignal sU an
den Frequenzteiler 3 geführt.
Die Frequenzregelschleife 13 schwingt daraufhin auf die
durch den Datenwert des Auswertesignals sV repräsentierte
Schwingfrequenz ein. Der Seriell/Parallel-Wandler 8 ist
beispielsweise in Form eines Schieberegisters ausgebildet,
wobei jeweils das zeitlich älteste Datensymbol aus dem
Seriell/Parallel-Wandler 8 herausgeschoben und gleichzeitig
ein neues, zeitlich nach den bereits im Seriell/Parallel-
Wandler 8 zur Auswertung herangezogenen Datensymbolen
ankommendes, Datensymbol in den Seriell/Parallel-Wandler 8
übernommen wird. Für eine sinnvolle Auswahl eines geeigneten
Datenwerts zur Festlegung des einzustellenden
Teilerverhältnisses sind vorzugsweise auch komplexere
Auswahlalgorithmen vorgesehen, wie eine Mittelwertbildung
der einzelnen Datenwerte des Datensignals sD mit
nachfolgender Rundung auf einen der dem Mittelwert
nächstliegenden Datenwert. Dieser Algorithmus ist
insbesondere für Modulationssignale sM geeignet, bei denen
häufige Wechsel zwischen zwei benachbarten Datenwerten
vorkommen, was häufig eine Gleichverteilung beider
Datenwerte mit sich bringt, wodurch eine Auswahl des
bestimmten Datenwerts für das Datensignal sD nach der
Häufigkeit nur bedingt sinnvoll ist, während der Mittelwert
immer eine sinnvolle Auswahl darstellt. Weiter ist die
Zuordnung vom Datensignal sD zum auszuwählenden Datenwert im
Auswertemittel 9 durchführbar, indem anhand einer fest darin
abgelegten Tabelle, die für jede mögliche Kombination von
Datenwerten innerhalb des digitalen Datensignals sD den
zugehörigen Datenwert beinhaltet, der auszuwählende
Datenwert bestimmt wird.
Durch die Einstellung des Teilerverhältnisses des
Frequenzteilers 3 mittels der Auswerteschaltung 7 wird das
Ausregeln des Modulationssignals sM über den
Regelmechanismus der Frequenzregelschleife 13 kompensiert,
ohne eine Instabilität in der Trägerfrequenz zu erzeugen.
Die Umschaltung des Frequenzteilers 3 erfolgt
zweckmäßigerweise synchron zum Ablauf des Zählzyklusses des
im Frequenzteiler 3 enthaltenen Zählers, damit keine
Störimpulse entstehen, die das Regelverhalten der
Frequenzregelschleife 13 negativ beeinflussen.
Die Wahl der Anzahl der miteinander zu vergleichenden
Datensymbole des Modulationssignals sM in Form des
Datensignals sD sollte so dimensioniert werden, daß die
Verzögerungszeit, die sich durch die Seriell/Parallel-
Wandlung und Auswertung ergibt, nicht größer ist als die
Regelzeitkonstante der Frequenzregelschleife 13. Dadurch ist
gewährleistet, daß die Auswertung unter Miteinbezug eines
Datensymbols und deren modulierende Wirkung auf die
Trägerfrequenz mittels der Umschaltung des Frequenzteilers 3
so rechtzeitig erfolgt, daß der Effekt der Ausregelung der
Modulation desselben Datensymbols, die über die direkte
Aufschaltung des Modulationssignals sM auf den
spannungsgesteuerten Oszillator 1 erfolgt, über den
Regelmechanismus der Frequenzregelschleife 13, durch die
Umschaltung des Frequenzteilers 3 kompensiert wird und damit
eine korrekte Modulation der Oszillatorfrequenz fOsz
erfolgt.
Des weiteren sollte der Zähltakt des Frequenzteilers 3 so
hoch gewählt werden, daß die Zeitdauer eines Zählzyklusses
kleiner ist als die Wertedauer eines Datensymbols des
Modulationssignals sM, so daß eine synchrone
Umprogrammierung des Frequenzteilers 3 erfolgen kann, bevor
das nächste Datensymbol im Auswertemittel 9 ausgewertet wird
und daß damit kein Datensymbol in seiner Auswirkung auf die
Modulation der Trägerfrequenz vernachlässigt wird.
In der Fig. 2 ist ein weiteres Ausführungsbeispiel für eine
Schaltung zur Erzeugung einer modulierten Oszillatorfrequenz
fOsz dargestellt. Die hier dargestellte Schaltung
unterscheidet sich von der in Fig. 1 dargestellten
Schaltung dadurch, daß die Zuordnung vom Datensignal sD zum
bestimmten, vorgegebenen Frequenzteilerverhältnis im
Auswertemittel 9 anhand einer fest darin abgespeicherten
Tabelle erfolgt. Dabei ist die Funktion des Speichers 10 aus
Fig. 1 bereits in das Auswertemittel 9 integriert, indem in
der Tabelle eine direkte Zuordnung des Datensignals sD zum
jeweiligen bestimmten, vorgegebenen Frequenzteilerverhältnis
erfolgt. Somit gelangt das Umschaltsignal sU direkt vom
Auswertemittel 9 zum Frequenzteiler 3. Mit dieser Schaltung
ist eine beliebige Zuordnung von Datenwertkombinationen des
Datensignals sD zu einem gewünschten einzustellenden
Frequenzteilerverhältnis möglich. Insbesondere nichtlinearen
Vorschriften gehorchende Zuordnungen oder verschiedenen
Kriterien gehorchende Zuordnungen sind somit besonders
einfach realisierbar. Als Realisierungsform für die Tabelle
ist ebenso eine Hardwarerealisierung in Form einer
festverdrahteten Tabellenschaltung vorgesehen.
Fig. 3 zeigt ein weiteres Ausführungsbeispiel unter
Beibehaltung der Numerierungen und Bezeichnungen aus den
Fig. 1 und 2. Das Modulationssignal sM ist dem als
Schieberegister ausgebildeten Seriell/Parallel-Wandler 8
zugeführt. Dessen parallele Ausgänge führen zum
Auswertemittel 9, dessen Ausgang wiederum dem Speicher 10
zugeführt ist. Der Ausgang des Speichers 10 liegt am
Steuereingang des Frequenzteilers 3. Der Überlaufausgang des
Schieberegisters 8 ist dem Addierer 4 zugeführt, dessen
weiterem Eingang das Schleifenfilter 5 vorgeschaltet ist.
Zwischen dem Ausgang des Frequenzteilers 3 und dem Eingang
des Schleifenfilters 5 liegt der Phasenkomparator 2, dem
außerdem noch die Referenzfrequenz fRef zugeführt ist. Der
Ausgang des Addierers 4 ist dem Steuereingang des
spannungsgesteuerten Oszillators 1 vorgeschaltet. Die am
Ausgang des spannungsgesteuerten Oszillators 1 anliegende
Oszillatorfrequenz fOsz ist dem Frequenzteiler 3 zugeführt.
Phasenkomparator 2, Schleifenfilter 5, Addierer 4,
spannungsgesteuerter Oszillator 1 und Frequenzteiler 3
bilden die Frequenzregelschleife 13. Seriell/Parallel-
Umsetzer 8, Auswertemittel 9 und Speicher 10 bilden zusammen
die Auswerteschaltung 7.
Die Datensymbole des Modulationssignals sM werden durch
einen Schiebevorgang durch das Schieberegister 8 geschoben,
wo sie weiter über den Addierer 4 an den
spannungsgesteuerten Oszillator 1 gelangen und dort der
Modulation der von der Regelschleife 13 gelieferten
Trägerfrequenz dienen. Das Schieberegister 8 und/oder der
Addierer 4 sind dabei so dimensioniert, daß das am
spannungsgesteuerten Oszillator 1 anliegende, zeitlich
verzögerte Modulationssignal sM einen an den Spannungspegel
des Steuereingangs des spannungsgesteuerten Oszillators 1
angepaßten Signalpegel aufweist. Bei einem zweiwertigen
Modulationssignal, wovon hier beispielhaft ausgegangen wird,
erübrigt sich eine Wandlung in ein pseudoanaloges Signal,
wie sie in den Fig. 1 und 2 mittels des Digital/Analog-
Wandlers 11 geschieht. Die Funktionsweise dieser Schaltung
ist genauso, wie die Funktionsweise der Schaltungen aus
Fig. 1. Das Modulationssignal sM wird dabei in seiner
Wirkung auf die Eingangsspannung des spannungsgesteuerten
Oszillators 1 über den Addierer 4 lediglich zusätzlich um
die Zeit verzögert, die das Schieberegister 8 benötigt, um
einen Datenwert durchzuschieben. Die gleiche Verzögerung
erfährt das Modulationssignal sM beim Durchlaufen der
Auswerteschaltung 7 für den Pfad der Modulation über den
Frequenzteiler 3.
Claims (10)
1. Schaltung zur Erzeugung einer modulierten
Oszillatorfrequenz, mit einem Phasenkomparator, dessen aus
einem Vergleich einer Referenzfrequenz mit der mittels eines
Frequenzteilers geteilten Oszillatorfrequenz eines
spannungsgesteuerten Oszillators resultierendes
Komparatorsignal über ein Schleifenfilter zusammen mit einem
digitalen, tiefpaßgefilterten Modulationssignal einem
Addierer zugeführt ist, dessen Ausgang am Steuereingang des
spannungsgesteuerten Oszillators liegt, wobei das
Modulationssignal gleichzeitig zur Ansteuerung des
Teilerverhältnisses des Frequenzteilers dient, dadurch
gekennzeichnet, daß dem Frequenzteiler (3) eine
Auswerteschaltung (7) vorgeschaltet ist, in der eine
Auswertung von mehreren, zeitlich aufeinanderfolgenden
Datensymbolen des Modulationssignals (sM) bezüglich ihres
Datenwerts erfolgt und daß die Auswerteschaltung (7)
aufgrund des Ergebnisses der Auswertung jeweils ein
bestimmtes, vorgegebenes Teilerverhältnis einstellt und an
den Frequenzteiler (3) weiterleitet.
2. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß
die Auswerteschaltung (7) jeweils das bestimmte, vorgegebene
Teilerverhältnis einstellt, dessen zugehöriger Datenwert bei
der Auswertung am häufigsten auftritt.
3. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß in
der Auswerteschaltung (7) aus den Datenwerten der
Datensymbole ein Mittelwert gebildet wird und daß die
Auswerteschaltung (7) jeweils das bestimmte, vorgegebene
Teilerverhältnis einstellt, dessen zugehöriger Datenwert
nahezu gleich dem Mittelwert ist.
4. Schaltung nach einem der Ansprüche 1 bis 3, dadurch
gekennzeichnet, daß die Auswerteschaltung (7) einen
Seriell/Parallel-Umsetzer (8) umfaßt, dessen Ausgänge einem
Auswertemittel (9) zugeführt sind, das einem Speicher (10)
vorgeschaltet ist, daß im Auswertemittel (9) eine Auswertung
der an den Ausgängen des Seriell/Parallel-Umsetzers (8)
anliegenden Datensymbole des Modulationssignals (sM) erfolgt
und daß ein dem Ergebnis der Auswertung entsprechendes
Auswertesignal (sV) an den Speicher (10) gelangt, wo dieses
Auswertesignal (sV) einem abgespeicherten Teilerverhältnis
zugeordnet wird, welches als Umschaltsignal (sU) für den
Frequenzteiler (3) dient.
5. Schaltung nach Anspruch 4, dadurch gekennzeichnet, daß
der Seriell/Parallel-Umsetzer (8) eine bestimmte Anzahl (k)
von zeitlich seriell aufeinanderfolgenden Datensymbolen des
Modulationssignals (sM) in ein paralleles Datensignal (sD)
mit der Breite der bestimmten Anzahl (k) von Datensymbolen
umwandelt, wodurch am Auswertemittel (9) ein Datensymbol des
Modulationssignals (sM) mit der um Eins verminderten Anzahl
(k) von seinen zeitlichen Vorgängerdatensymbolen zusammen
ausgewertet wird.
6. Schaltung nach Anspruch 5, dadurch gekennzeichnet, daß
die zeitlich seriell aufeinanderfolgenden Datensymbole
jeweils eine bestimmte Wertedauer (tWert) aufweisen, wodurch
die Ansteuerung des Frequenzteilers (3) durch die
Auswerteschaltung (7) aufgrund des Modulationssignals (sM)
um eine Verzögerungszeit (tV) mit dem Wert tV = k × tWert
verzögert wird, und daß die bestimmte Anzahl (k) maximal so
groß ist, daß die Verzögerungszeit (tV) kleiner ist als die
Regelzeitkonstante der aus spannungsgesteuertem Oszillator
(1), Frequenzteiler (3), Phasenkomparator (2),
Schleifenfilter (5) und Addierer (4) gebildeten
Frequenzregelschleife (13).
7. Schaltung nach Anspruch 6, dadurch gekennzeichnet, daß
die bestimmte Wertedauer (tWert) der Datensymbole des
Modulationssignals (sM) größer ist als die Zeitdauer eines
Zählzyklusses des im Frequenzteiler (3) enthaltenen Zählers.
8. Schaltung nach einem der Ansprüche 4 bis 7, dadurch
gekennzeichnet, daß der Seriell/Parallel-Wandler (8) ein
Schieberegister umfaßt, dessen Überlaufausgang dem Addierer
(4) zugeführt ist.
9. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß in
der Auswerteschaltung (7) eine Zuordnung nach einer Tabelle
erfolgt, in der zu jeder möglichen Kombination von
Datenwerten der zur Auswertung dienenden, zeitlich
aufeinanderfolgenden Datensymbole das zugehörige bestimmte,
vorgegebene Teilerverhältnis abgelegt ist.
10. Schaltung nach einem der Ansprüche 1 bis 9, dadurch
gekennzeichnet, daß die Umschaltung des Frequenzteilers (3)
frühestens nach Ablauf des zum Zeitpunkt des Auftretens des
Umschaltsignals (sU) bereits gestarteten Zählzyklusses eines
im Frequenzteiler (3) enthaltenen Zählers erfolgt.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE4410721A DE4410721B4 (de) | 1994-03-28 | 1994-03-28 | Schaltung zur Erzeugung einer modulierten Oszillatorfrequenz |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE4410721A DE4410721B4 (de) | 1994-03-28 | 1994-03-28 | Schaltung zur Erzeugung einer modulierten Oszillatorfrequenz |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4410721A1 true DE4410721A1 (de) | 1995-10-05 |
DE4410721B4 DE4410721B4 (de) | 2004-02-19 |
Family
ID=6514055
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4410721A Expired - Fee Related DE4410721B4 (de) | 1994-03-28 | 1994-03-28 | Schaltung zur Erzeugung einer modulierten Oszillatorfrequenz |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE4410721B4 (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0889619A1 (de) * | 1997-07-01 | 1999-01-07 | Koninklijke Philips Electronics N.V. | FSK-Modulator mit Phasenregelschleife |
EP0961412A1 (de) * | 1998-05-29 | 1999-12-01 | Motorola Semiconducteurs S.A. | Frequenzsynthetisierer |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4810997A (en) * | 1986-03-20 | 1989-03-07 | Kabushiki Kaisha Sankyo Seiki Seisakusho | Small sound generating device |
DE69026151T2 (de) * | 1989-07-08 | 1996-08-22 | Plessey Semiconductors Ltd | Frequenzsynthesizer |
US5150082A (en) * | 1992-02-21 | 1992-09-22 | Hewlett-Packard Company | Center frequency calibration for DC coupled frequency modulation in a phase-locked loop |
-
1994
- 1994-03-28 DE DE4410721A patent/DE4410721B4/de not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0889619A1 (de) * | 1997-07-01 | 1999-01-07 | Koninklijke Philips Electronics N.V. | FSK-Modulator mit Phasenregelschleife |
EP0961412A1 (de) * | 1998-05-29 | 1999-12-01 | Motorola Semiconducteurs S.A. | Frequenzsynthetisierer |
Also Published As
Publication number | Publication date |
---|---|
DE4410721B4 (de) | 2004-02-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69202531T2 (de) | Phasenregelschleife. | |
DE69018023T2 (de) | Phasenverriegelschleife mit variabler Bandbreite. | |
EP0406469B1 (de) | Digitale Steuerschaltung für Abstimmsysteme | |
DE2515969C3 (de) | Mehrkanalgenerator mit einer Frequenzsyntheseanordnung | |
DE2459751C3 (de) | Schaltungsanordnung zum Erzeugen von Signalen mit zunehmender Frequenz und von Signalen mit abnehmender Frequenz | |
DE3027653C2 (de) | Frequenz-Synthesizer | |
DE2836723A1 (de) | Zeitsteuerschaltung | |
EP0520590A1 (de) | Schaltungsanordnung zur Frequenzsynthese | |
DE3046486C2 (de) | Verfahren zum Vermindern des Rauschens eines digital einstellbaren Frequenzerzeugers und danach arbeitender Frequenzerzeuger | |
DE4320691A1 (de) | Digital/Analog-Wandler | |
DE69128509T2 (de) | Zeitgeber | |
EP0166749B1 (de) | Phasenregelkreis | |
DE60125764T2 (de) | Lineare digitale phasendetektion ohne toten bereich | |
EP0873588A1 (de) | Verfahren und anordnung zur frequenzmodulation eines hochfrequenten signals | |
EP0692878A2 (de) | Übertragungssystem | |
DE4410721B4 (de) | Schaltung zur Erzeugung einer modulierten Oszillatorfrequenz | |
DE3113800A1 (de) | Frequenzmodulator | |
DE2616398B1 (de) | Schaltungsanordnung zur regelung der impulsfolgefrequenz eines signals | |
DE2853617C2 (de) | ||
DE3130126C2 (de) | ||
DE2534518C3 (de) | Schaltungsanordnung zur Wiedergewinnung numerischer Informationen aus binär phasenmodulierten empfangenen Signalen | |
DE3314973C1 (de) | Schaltungsanordnung zur Erzeugung einer stabilen festen Frequenz | |
DE2608268B1 (de) | Verfahren zum erzeugen einer veraenderbaren folge von impulsen und schaltungsanordnung zur durchfuehrung des verfahrens | |
DE2926587C2 (de) | Frequenzsynthese-Anordnung | |
DE2535424A1 (de) | Kompensierter taktgeber |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8125 | Change of the main classification |
Ipc: H04L 2712 |
|
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |