DE2854039C2 - Verfahren und Phasenregelkreis zum Synchronisieren eines Ausgangssignals mit einem Eingangssignal unregelmäßiger und/oder stark ausgedünnter Flankendichte - Google Patents
Verfahren und Phasenregelkreis zum Synchronisieren eines Ausgangssignals mit einem Eingangssignal unregelmäßiger und/oder stark ausgedünnter FlankendichteInfo
- Publication number
- DE2854039C2 DE2854039C2 DE19782854039 DE2854039A DE2854039C2 DE 2854039 C2 DE2854039 C2 DE 2854039C2 DE 19782854039 DE19782854039 DE 19782854039 DE 2854039 A DE2854039 A DE 2854039A DE 2854039 C2 DE2854039 C2 DE 2854039C2
- Authority
- DE
- Germany
- Prior art keywords
- phase
- output signal
- signal
- locked loop
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000001788 irregular Effects 0.000 title claims description 8
- 238000000034 method Methods 0.000 title claims description 7
- 238000005070 sampling Methods 0.000 claims description 12
- 239000003990 capacitor Substances 0.000 claims description 3
- 238000011084 recovery Methods 0.000 claims description 3
- 230000000630 rising effect Effects 0.000 claims description 2
- 238000011144 upstream manufacturing Methods 0.000 claims description 2
- 238000007493 shaping process Methods 0.000 claims 1
- 238000005259 measurement Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 230000035945 sensitivity Effects 0.000 description 3
- 230000000737 periodic effect Effects 0.000 description 2
- 238000001228 spectrum Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000009897 systematic effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0334—Processing of samples having at least three levels, e.g. soft decisions
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
Die erfindungsgemäße Sicherheits-Skibindung besitzt eine elektronische Schaltung, die die auf das Bein des Skiläufers einwirkenden Kräfte und/oder Momente durch mindestens einen Wandler erfaßt und bei Erreichen eines vorgegebenen Schwellenwertes einen Elektromagneten erregt oder entregt, dessen Anker die Verriegelung des Sohlenhalters löst. Der Sohlenhalter ist von mindestens einer Feder in Richtung seiner geöffneten Stellung belastet und durch die Verriegelungseinrichtung in seiner geschlossenen Stellung gehalten. Zum Lösen der Verriegelung ist in der Verriegelungseinrichtung ein Auslöseteil vorgesehen und die Kraft mindestens einer Feder gespeichert, die ein Vielfaches der vom Anker aufgebrachten Kraft ausmacht. Ein einfacher mechanischer Aufbau und eine gute Bedienungsmöglichkeit der Sicherheits-Skibindung sind dadurch gegeben, daß dem Sohlenhalter (4) ein Schließpedal (5) zugeordnet ist und daß das Schließpedal (5) das Anfangsglied einer kinematischen Kette ist, die ein Spannstück (37) umfaßt, über das mit der Schließbewegung des Sohlenhalters (4) ein Spannen der entspannten, das Endglied der Kette bildenden Feder oder Federn der Verriegelungseinrichtung erfolgt.
Description
50
Die Erfindung bezieht sich auf ein Verfahren und auf einen Phasenregelkreis zum Synchronisieren eines von
einem steuerbaren Oszillator abgegebenen Ausgangssignals mit einem Eingangssignal unregelmäßiger und/
oder stark ausgedünnter Flankendichte, wobei in einem Phasenregelkreis von einem Phasendetektor ein den
Abweichungen der Frequenzen und Phascnlagcn zwischen
Eingangs- und Ausgangssignal entsprechendes w) Detektorsignal erzeugt und dem regelbaren Oszillator
über ein Filter als Stellgröße zugeführt wird, sowie auf die Verwendung eines solchen Phasenregclkreises für
die Rückgewinnung des Bittaktes aus einem binaren Eingangssignal, bei dem Zeichenwcchscl unregelmäßig br>
und/oder selten auftreten.
Bei der digitalen Übertragung von Nachrichten werden für einen einwandfreien Betricbsablauf Regel- und
Steuerkritcrien benötigt, die bei drahtloser aber auch bei leitungsgebundener Übertragung im Bitstrom des
Nachrichtenflusses enthalten sind und für den Zugriff auf ein solches Nachrichtenübertragungssystem aus den
empfangenen Daten abgeleitet werden müssen. Hierzu gehört insbesondere der Bittakt, mit dem ankommende
und abzusetzende Nachrichtensignale phasenriditig abgefragt bzw. eingefügt werden.
Ein dazu geeignetes Regelsystem ist ein mit PLL (Phase-lccked-Loop) bezeichneter Regelkreis, in dessen
synchronisiertem Zustand ein Sollwert der Phasenverschiebung zwischen Eingangssignal und Oszillator-Ausgangssignal
erreicht oder wenigstens nahezu erreicht wird. Sobald eine Abweichung von diesem Sollwert auftritt,
wird der Oszillator so lange nachgeregelt, bis die Abweichung null oder minimal wird (s. z. B. »Der Elektroniker«
Nr. 6/1975, Seiten EL 9 ff). Die Empfindlichkeit des Phasendetektors in einer PLL ist dabei abhängig
von der Flankendichte des Eingangssignals und führt damit zu einem seitlich nicht konstanten Konversionsfaktor. Treten also im Eingangssignal ζ. Β. vereinzelt
oder gar häufiger und länger Folgen von Nullen auf, ergibt sich eine »Modulation«, der die Eigenschaften
einer eingerasteten PLL beschreibenden Loop-Parameter, insbesondere der Eigenfrequenz und der Dämpfung,
durch die Signaldichtc, was zu Problemen hinsichtlich der optimalen Loop-Dimensionierung führt und eine
wesentliche Quelle des systematischen Jitters darstellt.
Aus der DE-OS 23 19 638 ist es bekannt, zur Beseitigung der Abhängigkeit der Phasenmessung von der momentanen
Struktur des Eingangssignals die Phasenmessung nur in einem dazu bestimmten, sich periodisch wiederholenden
Zeitintervall innerhalb des gesamten ankommenden Nachrichtenstromes vorzunehmen und die
während dieses Zeitintervalls oder eines Teiles desselben entstehende Änderung der Phasendifferenz zwischen
Eingangssignal und Taktsignal zeitlich gespreizt zu messen und das Ergebnis der Messung in Form einer
Regelspannung zur Steuerung des Taktoszillators zu verwenden. Innerhalb dieses zur Phasenmessung dienenden
Zcitintervalls ist dazu ein eigenes Impulsmustcr auszusenden, bei dem darüber iiinaus die Bittaktfrequenz
dieses Impulsmusters von der sonst für den Nachrichtenstrom geltenden Bittaktfrequenz abweichen soll.
Digitale Funktionseinheiten, z. B. Register, werden für die Speicherung des empfangenen Phasenmessungs-Impulsmustcrs
sowie zu dessen Invertierung und zur Verknüpfung abgeleiteter Signale eingesetzt, um die Regelspannung
für den Taktoszillalor zu erzeugen.
Mit der Erfindung wird eine Lösung angegeben, für die entsprechend der Struktur und Eigenart des Nachrichtensignals
mit unregelmäßiger Flankendichte, z. B. im NRZ-Modus (non-return-to-zero), auch dann eine
Bitphase gemessen oder ein Bittakt extrahiert werden kann, wenn Bitraten in der Größenordnung von 1
Gbit/s, insbesondere 1.12 CJbit/s. verarbeitet werden
sollen und im Nachrichtenstrom dafür keine besonderen Bitmuster übertragen werden. Gemäß der Erfindung
werden dazu aus dem Eingangssignal zu dort auftretenden Flankcnwechseln gehörige Abtast-Impulse abgeleitet
und mit diesen Abtast-Impulscn im l'hasendcieklor einer PIA. die jeweiligen Augenblicksweric der Amplitude
des Ausgangssignals abgetastet, die ihrerseils in
jedem Augenblick in einem fest vorgegebenen Zusammenhang /,ur Phasenlage des Ausgangssignals stehen
und als für die Abweichungen /wischen Hingangs- und Ausgangssignal dienendes Maß zur Bildung der dem
Oszillator zuzuführenden Stellgröße verwendet wer-
Bei der erfindungsgemäßen Lösung handelt es sich im wesentlichen also um eine Vertauschung der Rollen von
Abtast-Taktsignal und Referenzsignal gegenüber üblichen Abtast- und Halte-Schaltungen. In Phasenregelkreisen
wie auch allgemein in der Regelungstechnik ist näsnlich an sich das Eingangssignal eine konstante Größe
und damit die Referenzgröße, auf die die veränderliche Größe geregelt werden soll. Bei unregelmäßiger
und/oder stark ausgedünnter Fiankendichte des L.ingangssignals
ist dieses aber als Referenzgröße nicht besonders gut geeignet. Der besondere Vorteil der Erfindung
entsteht demnach dadurch, daß bei einem periodischen Ausgangssignal, das der steuerbare Oszillator liefert,
durch dessen Kurvenform definierte feste Zusammenhänge zwischen Signalamplitude und Signalphase
herrschen und eine Probennahme von diesem periodischen Signal eindeutige Zusammenhänge zwischen dem
Ai'genblickswert der Amplitude und der zugehörigen Phasenlage dieses Signals im selben Augenblick liefert.
Die Kennlinie eines derart betriebenen Phasendetektors entspricht damit der Kurvenform der vom steuerbaren
Oszillator abgegebenen Ausgangsspannung, jst also unabhängig von der Amplitude, Kurvenform und
Flankendichte des Eingangssignals. Damit ergibt sich ein konstanter Konversionsfaktor, so daß keinerlei
Schwierigkeiten bei der Dimensionierung und beim Betrieb des Phasenregelkreises auftreten. Bevorzugte
Ausgangssignale sind deshalb z. B. sinusförmig, dreieckförmig oder sägezahnförmig mit schwach ansteigenden
und stark abfallenden Flanken.
Voraussetzung für ein einwandfreies Arbeiten des Phasendetektors in einem Phasenregelkreis gemäß der
Erfindung ist eine dem Steuereingang des Phasendetektors vorgeschaltete, das Eingangssignal auswertende
Abtast-lmpuls-Formerstufe. Aus den Flanken des Eingangssignals werden die Abtast-Inipulse so abgeleitet,
daß sie möglichst genau zu Vielfachen der Bitfolgezeit auftreten. Das ist bei rechteckförmigen Eingangssignalen
ohne Schwierigkeiten möglich. Bei hohen Frequenzen erscheinen dagegen Eingangsimpulsformen, die aus
der Überlagerung von Gaußimpulsen zusammengesetzt sind. Aus Augendiagrammen derartiger Impulsformen
kann jedoch ein optimaler Wert der Amplitude des Eingangssignals entnommen werden, der sich zum Auslösen
des Abtast-Impulses im Hinblick auf möglichst geringe Wirkung des durch Impulsüberlagerung entstehenden
Impulsnebensprechens am besten eignet. Es ist empfehlenswert, nur eine Flanke, z. B. die ansteigende,
zum Auslösen des Sample-Impulses zu verwenden.
Bei einer vorteilhaften Ausführungsform eines Phasenregelkreises nach der Erfindung ist ein Speicher-Kondensator
vorgesehen, der erst durch mehrere Impulse auf seinen Sollwert aufgeladen wird. Dadurch
wird die Empfindlichkeit des Phasenregelkreises gegen Störungen verringert.
Weitere Einzelheiten und vorteilhafte Eigenschaften der Erfindung gehen aus der nachfolgenden Erläuterung
der in der Zeichnung schematisch als Blockschaltbild dargestellten Ausführungsform hervor. Dabei zeigt
F i g. 1 den Phasenregelkreis als Blockschaltbild,
F i g. 2 den Phasendetektor in Prinzipdarstellung.
Der Phasenregelkreis gemäß Fig. 1 enthält, die drei
grundsätzlichen Funktionsblöcke: spannungsgesteuerter Oszillator VCO, Phasendetektor PD und Schleifenfilter
LF. Die Schaltung unterscheidet sich von konventionellen Phasenregelkreisen insofern, als beim Phasendetektor
PD ά'κ Eingange iur Referenzsignal und Abtast-
ι aktsignal vertauscht sind, d. h. es werden nicht, wie
konventionell, vom Abtasl-Taktsignal gesteuert Proben des Eingangssignals, sondern vom Eingangssigna! (fern)
abgeleitete Sample-Impulse (fo) zur Probennahme vom Ausgangssignal (f\) verwendet. Hierzu dient ein Abtastlmpu!s-Former
SF, der also auf den Steuereingang des Phasendetektors PD arbeitet. Auf diese Weise erhält
man eine von der Amplitude, Kurvenform und Flankendichte des Eingangssignals unabhängige Kennlinie des
ίο Phasendetektors PD, bzw. einen konstanten Konversionsfaktor
A.
Im Spektrum einer statistisch ablaufenden NRZ-Datenfolge
gibt es keine Spektrallinie der Bitfolgefrequenz, auf die einer zur Taktrückgewinnung eingesetzte
PLL einrasten könnte. Aus diesem Grunde kann man solche Signale zunächst differenzieren und sie dann
gleichrichten. Die hierbei jeweils beim Auftreten von Signalflanken entstehenden Impulse folgen einander in
Vielfachen der Bitfolgezeit: damit ist im Spektrum des auf diese Weise aufbereiteten Signals die Bitfolgefrequenz
als Linie enthalten. Der bei Ausführungsformen der Erfindung vorgesehene Einsatz eines Abtast- und
Halte-Phasendetektors macht eine derartige Aufarbeitung überflüssig und stellt lediglich auf den Zeitpunkt
auftretender Flankenwechsel ab.
Bei der hier angegebenen Lösung ist die Empfindlichkeit des Phasendetektors PD unabhängig von der Flankendichte
des Eingangssignals. Damit arbeitet die gesamte Schaltung unabhängig von der Signaldichte und
eignet sich deshalb in besonderer Weise zum Rückgewinnen des Bittaktes aus einem binären Nachrichtenstrom
mit unregelmäßiger und/oder stark ausgedünnter Flankendichte.
Wie die F i g. 2 zeigt, ist der Aufwand für einen Sample-Hold-Phasenmesser sehr gering. Der Augenblickswert des vom steuerbaren Oszillator des Phasenregelkreises abgegebenen Signals f\ wird durch einen Abtast-lmpuls fo, der aus dem eintreffenden binären Nachrichtenstrom abgeleitet ist, über einen Feldeffektiransistör FET dem Speicher-Kondensator C zugeführt, dessen Spannung u<p als Maß für die der Abweichungen zwischen Eingangs- und Ausgangssignal dient und zur Erzeugung des Filtersignals für den Steuereingang des Oszillators verwendet wird.
Wie die F i g. 2 zeigt, ist der Aufwand für einen Sample-Hold-Phasenmesser sehr gering. Der Augenblickswert des vom steuerbaren Oszillator des Phasenregelkreises abgegebenen Signals f\ wird durch einen Abtast-lmpuls fo, der aus dem eintreffenden binären Nachrichtenstrom abgeleitet ist, über einen Feldeffektiransistör FET dem Speicher-Kondensator C zugeführt, dessen Spannung u<p als Maß für die der Abweichungen zwischen Eingangs- und Ausgangssignal dient und zur Erzeugung des Filtersignals für den Steuereingang des Oszillators verwendet wird.
Hierzu 1 Blatt Zeichnungen
Claims (7)
1. Verfahren zum Synchronisieren eines von einem steuerbaren Oszillator abgegebenen Ausgangs- s
signals mit einem Eingangssignal unregelmäßiger und/oder stark ausgedünnter Flankendichte, wobei
in einem Phasenregelkreis von einem Phasendetektor ein den Abweichungen der Frequenzen und Phasenlagen
zwischen Eingangs- und Ausgangssignal entsprechendes Detektorsignal erzeugt und dem
steuerbaren Oszillator über ein Filter als Stellgröße zugeführt wird, dadurch gekennzeichnet,
daß aus dem Eingangssignal zu dort auftretenden Flankenwechseln gehörige Abtast-lmpulse abgeleitet
und mit diesen Abtast-lmpulsen im Phasendetektor die jeweiligen Augenblickswerte der Amplitude
des Ausgangssignals abgetastet werden, die ihrerseits in jedem Augenblick in einem fest vorgegebenen
Zusammenhang zur Phasenlage des Ausgangssignals stehen und als für die Abweichungen zwischen
Eingangs- und Ausgangssignal dienendes Maß zur Bildung der dem Oszillator zuzuführenden Stellgröße
verwendet werden.
2. Verfahren nach Anspruch 1, gekennzeichnet durch ein sinusförmiges Ausgangssignal.
3. Verfahren nach Anspruch t, gekennzeichnet durch ein dreieckförmiges Ausgangssignal.
4. Verfahren nach Anspruch 1, gekennzeichnet durch ein sägezahnförmiges Ausgangssignal mit
schwach ansteigenden und stark abfallenden Flanken.
5. Phasenregelkreis mit regelbarem Oszillator, Phasendetektor und Schleifenfilter zur Durchführung
des Verfahrens nach einem der Ansprüche 1 bis κ 4, gekennzeichnet durch eine dem Steuereingang
(fo) des Phasendetektors (PD) vorgeschaltete, das Eingangssignal auswertende Abtast-Impuls-Formerstufe
(SF).
6. Phasenregelkreis nach Anspruch 5, gekennzeichnet durch einen Speicher-Kondensator (C), der
erst durch mehrere abgetastete Augenblickswerte der Amplitude des Ausgangssignals auf seinen Sollwert aufgeladen wird.
7. Verwendung eines Phasenregelkreises nach Anspruch 5 oder 6 für die Rückgewinnung des Bittaktes
aus einem digitalen Eingangssignal unregelmäßiger und/oder stark ausgedünnter Flankendichte.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19782854039 DE2854039C2 (de) | 1978-12-12 | 1978-12-12 | Verfahren und Phasenregelkreis zum Synchronisieren eines Ausgangssignals mit einem Eingangssignal unregelmäßiger und/oder stark ausgedünnter Flankendichte |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19782854039 DE2854039C2 (de) | 1978-12-12 | 1978-12-12 | Verfahren und Phasenregelkreis zum Synchronisieren eines Ausgangssignals mit einem Eingangssignal unregelmäßiger und/oder stark ausgedünnter Flankendichte |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2854039A1 DE2854039A1 (de) | 1980-07-03 |
DE2854039C2 true DE2854039C2 (de) | 1984-07-12 |
Family
ID=6057209
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19782854039 Expired DE2854039C2 (de) | 1978-12-12 | 1978-12-12 | Verfahren und Phasenregelkreis zum Synchronisieren eines Ausgangssignals mit einem Eingangssignal unregelmäßiger und/oder stark ausgedünnter Flankendichte |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE2854039C2 (de) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3130126A1 (de) * | 1981-07-30 | 1983-02-17 | Siemens AG, 1000 Berlin und 8000 München | Phasenregelschleife hoher einstellgenauigkeit |
US4455665A (en) * | 1981-09-21 | 1984-06-19 | Racal Data Communications Inc. | Data modem clock extraction circuit |
GB8701573D0 (en) * | 1987-01-24 | 1987-02-25 | Emi Plc Thorn | Phase-locked loops |
US5455540A (en) * | 1994-10-26 | 1995-10-03 | Cypress Semiconductor Corp. | Modified bang-bang phase detector with ternary output |
JPH08330950A (ja) * | 1995-05-31 | 1996-12-13 | Nec Corp | クロック再生回路 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2319638A1 (de) * | 1973-04-18 | 1974-11-14 | Licentia Gmbh | Verfahren zur rueckgewinnung des bittaktes aus einem binaeren nachrichtensignal |
-
1978
- 1978-12-12 DE DE19782854039 patent/DE2854039C2/de not_active Expired
Also Published As
Publication number | Publication date |
---|---|
DE2854039A1 (de) | 1980-07-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2648976C3 (de) | Zeitsteuerungsschaltung in Kombination mit einem Demodulator in einer differentiell kohärenten PSK-Datenfibertragnngsanlage | |
DE3308903C2 (de) | ||
DE2645638C2 (de) | Phasendetektor in einer phasenstarren Schleife | |
DE2543539A1 (de) | Schaltungsanordnung zur rekonstruktion eines digitalen eingangssignals | |
DE3226642C2 (de) | ||
DE2854039C2 (de) | Verfahren und Phasenregelkreis zum Synchronisieren eines Ausgangssignals mit einem Eingangssignal unregelmäßiger und/oder stark ausgedünnter Flankendichte | |
DE2702047A1 (de) | Phasenstarrer oszillator | |
EP0137948B1 (de) | Schaltungsanordnung zum Überprüfen des zeitlichen Abstands von Rechtecksignalen | |
DE3240731A1 (de) | Phasenregelkreis und diesen verwendender miller-decodierer | |
DE3026715C2 (de) | ||
DE2933403C3 (de) | Bit-Synchronisiersystem für Impulssignalübertragung | |
DE3115057C2 (de) | Phasenregelkreis mit einem digitalen Phasendiskriminator | |
DE2420831A1 (de) | Digitalfilter mit phasenentzerrung | |
EP0264035B1 (de) | Phasendiskriminator, insbesondere für eine PLL-Schaltung | |
DE69934162T2 (de) | Verfahren zur Taktrückgewinnung bei der Abtastung von digitalen Signalen | |
DE3523787A1 (de) | Digitaler phasen/frequenz-detektor | |
DE1299309B (de) | Datenempfangsanlage | |
DE2812377C2 (de) | Phasengeregelter Oszillator | |
DE19715274A1 (de) | Gerät zum Lesen und/oder Beschreiben optischer Aufzeichnungsträger | |
DE60206150T2 (de) | Eingangsschaltung für einen Multiplexer mit einem DLL Phasendetektor | |
DE3118618C2 (de) | Verfahren und Schaltung zur Messung des Zeitintervalls zwischen ersten und zweiten insbesondere aperiodischen Signalen | |
DE2632165A1 (de) | Schaltungsanordnung zum regeln der folgefrequenz von taktimpulsen | |
DE2937896A1 (de) | Schaltungsanordnung zur erzeugung von abtastimpulsen insbesondere fuer die empfangsstelle eines datenuebertragungssystems | |
WO2000018059A1 (de) | Vorrichtung und verfahren zur regelung des abtasttaktes in einem datenübertragungssystem | |
EP0149803A2 (de) | 1 Bit/1 Bit-Digitalkorrelator |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8363 | Opposition against the patent | ||
8339 | Ceased/non-payment of the annual fee |