DE2854039A1 - Verfahren und phasenregelkreis zum synchronisieren eines referenzsignals mit einem eingangssignal unregelmaessiger und/oder stark ausgeduennter flankendichte - Google Patents

Description

• Verfahren und Phasenregelkreis zum Synchronisieren eines
• Referenzsignals mit einem Eingangssignal unregelmäßiger und/oder stark ausgedünnter Flankendichte.
• Die Erfindung bezieht sich auf ein Verfahren und auf einen Phasenregelkreis zum Synchronisieren eines von einem regelbaren Oszillator abgegebenen Referenzsignals mit einem Eingangssignal unregelmäßiger und/oder stark ausgedünnter Flankendichte, wobei in einem Phasenregelkres von einem Phasendetektor ein den Abweichungen der Schwingungszahlen und Phasen lagen zwischen Eingangs- und Referenz signal entsprechendes Steuersignal erzeugt und dem regelbaren Oszillator als Stellgröße zugeführt wird, sowie auf die Verwendung eines solchen Phasenregelkreises für die Rückgewinnung des Bittaktes aus einem binären Eingangssignal, bei dem Zeichenwechsel unregelmäßig und/oder selten auftreten.
• Bei der digitalen Übertragung von Nachrichten werden für einen einwandfreien Betriebsablauf Regel- und Steuerkriterien benötigt, die bei drahEloser aber auch bei leitungsgebundener Übertragung im Bitstrom des Nachrichtenflusses enthalten sind und für den Zugriff auf ein solche s Nachrichtenübertragungs system aus den empfangenen Daten abgeleitet werden müssen. Hierzu gehört insbesondere der Bittakt, mit dem ankommende und abzusetzenueZ Nachrichtensignale phasenrichtig abgefragt bzw. eingefügt werden.
• Ein dazu geeignetes Regelsystem ist ein mit PLL (Phaselocked-Loop) bezeichneter Regelkreis, in dessen synchronisiertem Zustand ein Sollwert der Phasenverschiebung zwischen Eingangssignal und Oszillatorsignal erreicht oder wenigstens nahezu erreicht wird. Sobald eine Abweichung von diesem Sollwert auftritt, wird der Oszillator so Iange nachgeregelt, bis die Abweichung null oder minj.-mal wird Cs.z.B. "Der E1ektroniker'F Nr. 6/1975 Seiten EL 9 ff> Die EmpfIndlichkeit des Phasendetektors in einer PLL ist dabei abhängig von der Flankendichte des Eingangssignals un-führt damit zu einem zeitlich nicht konstanten Konversionsfaktor. Treten also im Eingangssignal z.B.
• verein-zelt oder gar häufiger und länger Folgen von Nullen auf, ergibt sich eine "Modulation" der die Eigenschaften einer eingerasteten PLL beschreibenden Loop-Parameter, insbesondere der Eigenfrequenz und der Dämpfung, durch die Signaldichte, was zu Problemen hinsichtlich der optimalen Loop-Dimensionierung führt und eine wesentliche Quelle des systematischen Jitters darstellt.
• Aus der DE-OS 23 19 638 ist es bekannt, zur Beseitigung der Abhängigkeit der Phasenmessung von der momentanen Struktur des Eingangssignals die Phasenmessung nur in einem dazu bestimmten, sich periodisch wiederholenden Zeitintervall innerhalb des gesamten ankommenden Nachrichtenstromes vorzunehmen und die während dieses Zeitintervalls oder eines Teiles desselben entstehende Änderung der Phasendifferenz zwischen Eingangs signal und Taktsignal zeitlich gespreizt zu messen und das Ergebnis der Messung in Form einer Regelspannung zur Steuerung des Taktoszillators zu verwenden. Innerhalb dieses zur Phasenmessung dienenden Zeitintervalls ist dazu ein eigenes Impulsmuster auszusenden, bei dem darüberhinaus dle Bittaktfrequenz dieses Impulsmusters von der sonst für den Nachrichtenstrom geltenden Bittaktfrequenz abweichen soll. Digitale Funktionseinheiten, z.B. Register, werden für die Speicherung des empfangenen Phasenmessungs-Impulsmusters sowie zu dessen Invertierung und zur Verknüpfung abgeleiteter Signale eingesetzt, um die Regelspannung für den Taktoszillator zu erzeugen.
• Mit der Erfindung wird eine Lösung angegeben, für die entsprechend der Struktur und Eigenart des Nachrichtensignals mit unregelmäßiger Flankendichte, z.B. im NRZ-Modus (onreturn - to - zero), auch dann eine Bitphase gemessen oder ein Bittakt extrahiert werden kann, wenn Bitraten in der Größenordnung von 1 Gbit/s, insbesondere 1,12 Gbit,/s, verarbeitet werden sollen und im Wachrichtenstrom dafür keine besonderen Bitmuster übertragen werden. Gemaß der Erfindung werden dazu aus dem Eingangs signal zu auftretend-7 Flankenwechseln gehörige Sample-lmpulse abgeleitet und mit diesen im Phasendetektor ciner PLL die jeweiligen Augenblickswerte der amplitude des Referenzsignals abgetastet, die ihrerseits in jedem Augenblick in einem fest vorgegebenen ZusarLmcnhailg zur Phasenlage des Referenzsignals stehen und als für die Abweichungen zwischen Eingangs- und Referenzsignal dienendes Maß zur Bildung der dem Oszillator, der das Pferenzsignal abgibt, zuzuführenden Stellc3röße verwendet werden. Hierbei handelt es sich im wesentlichen also um eine Vertauschung der Rollen von Eingangs- und Referenzsignal gegenüber üblichen S2lnplc-Hold-Phasendetektoren. Der besondere Vorteil der Erfindung entsteht demnach dadurch, daß bei einem periodischen ReferenzsiiJnal durch dessen Kurvenform definierte feste Zusammenhänge zwischen Signalamplitude und Signalphase herrschen und eine Probennahme von diesem periodischen Signal eindeutige Zusammenhänge zwischen dem Augenblickswert der Amplitude und der zugehörigen Phasenlage dieses Signals im selben Augenblick liefert. Die Kennlinie eines derart betriebenen Phasendetektors entspricht damit der Kurvenform der vom regelbaren Oszillator abgegebenen Ausgangsspannung, ist also unabhängig von der Amplitude, Kurvenform und Flankendichte des Eingangssignals. Damit ergibt sich ein-konstanter Konversionsfaktor, so daß keinerlei Schwierigkeiten bei der Dimensionierung und beim Betrieb des Phasenregelkreises auftreten. Bevorzugte Referenzsignale sind deshalb z.B. sinusförmig, dreieckförmig oder sägezahnförmig mit schwach ansteigenden und stark abfallenden Flanken.
• Voraussetzung für ein eirlwandfreies ArbeiteIl des Phasendetektors in einem Phasenregelkreis gemäß der Erfindung ist eine dem Steuereingang des Phasendetektors vorgeschaltete, das Eingangssignal auswertende Sample-Impuls-Formerstufe. Aus den Flanken des Eingangssignals werden die Sample-Impulse so abgeleitet, daß sie möglichst genau zu Vielfacllen der Bitfolgezeit auftreten. Das ist bei rechteckförmigen Eingangssignalen ohne Schwierigkeiten möglich.
• Bei hohen frequenzen erscheinen dagegen Eingangsimpulsformen, die aus der Derlagerung von Gaußimpulsen zusammengesetzt sind. Aus Augendiagrammen derartiger Impulsformen kann jedoch ein optimaler Wert der Amplitude des Eingangssignals entnommen werden, der sich zum Auslösen des Sample-Impulses im EIinblick auf möglichst geringe Wirkung des durch Impulsüberlagerng entstehenden Impusnebensprechens am besten eignet. ps ist empfehlenswert, nur eine Flanke, z.B. die ansteigende, zum Auslösen des Sampleimpulses zu verwenden.
• Bei einer vorteilhaften Ausführungsform eines Phasenregeikreises nach der Erfindung ist ein Hold-Kondensator vorgesehen, der erst durch mehrere Impulse auf seinen Sollwert aufgeladen wird. Dadurch wird die Empfindlichkeit des Phasenregelkreises gegen Störungen verringert.
• Weitere Einzelheiten und vorteilhafte Eigenschaften der Erfindung gehen aus der nachfolgenden Erläuterung der in der Zeichnung schematisch als Blockschaltbild dargestellten Ausführungsform hervor. Dabei zeigen: Fig. 1: den Phasenregelkreis als Blockschaltbild Fig. 2. den Phasendetektor in Prinzipdarstellung.
• Der Phasenregelkreis gemäß Fig. 1 enthält die drei grundsätzlichen Funktionsblöcke: spannungsgesteuerter Oszillae tor (VCOY, Phasendetektor (P9) und Schleifenfilter (LF).
• Die Schaltung unterscheidet sich von konventionellen Phasenregelkreisen insofern, als die Eingänge für Referenzsignal (f 1) und Eingangssignal (o) hier vertauscht sind, d.h.
• es werden nicht, wie konventionell, vom Referenzsignal gesteuert Proben des Eingangssignals, sondern vom Eingangssignal (f- ein) abgeleitete Sample-Impulse (fo) zur Probennahme vom Referenzsignal (f 1) verwendet. Hierzu dient ein Sample-Impuls-Former (SF), der also auf den Steuereingang des Phasendetektors (PD) arbeitet. Auf diese Weise erhält man eine von der Amplitude, Kurvenform und Flankendichte des Eingangssignals unabhängige Kennlinie des Phasendetektors (PD), bzw, einen konstanten Konversionsfaktor A.
• Im Spektrum einer statistisch ablaufenden NRZ-Datenfolge gibt es keine Spektrallinie der Bitfolgefrequenz, auf die einer zur Taktrückgewinnung eingesetzte PLL einrasten konnte Aus diesem Grunde kann man solche SxgnaTe zunãchst differenzieren und sie dann gleichrichten. Die hierbei jeweils beim Auftreten von Signalflanken entstehenden Impulse folgen einander in Vielfachen, der Bitfolgezeit; damit ist im Spektrum des auf diese Weise aufbereiteten Signal die Ditfolgefrequenz als Linie enthalten. Der vorgesehene Einsatz eines Sample-Hold-Phasendetektors macht eine derartige Aufarbeitung überflüssig und stellt lediglich auf den Zeitpunkt auftretender Flankenwechsel ab.
• Bei der hier angegebenen Lösung ist die Empfindlichkeit des Phasendetektors (PD) unabhängig von der Flankendichte des Eingangssignals. Damit arbeitet die gesamte Schaltung unabhängig von der Signaldichte und eignet sich deshalb in besonderer Preise zum Rückgewinnen des Bittaktes aus einem binären Nachrichtenstrom mit unregelmäßiger und/oder stark ausgedünnte@ Flankendichte.
• Wie die Fig. 2 zeigt, ist der Aufwand für einen Sample-Hold-Phasenmesser sehr gering. Der Auyenblickswert des vom regelbaren Oszillator des Phasenregelkreises abgegebenen Signals (f 1) wird durch einen Sample-Impuls (fo), der aus dem eintreffenden binären Nachrichtenstrom abgeleitet ist, über einen Feldeffekttransistor (FET) dem Hold-Kondensator (C) zugeführt, dessen Spannung u f als Maß für die Abweichungen zwischen Eingangs- und Referenzsignal dient und als Stellgröße für den regelbaren Oszillator verwendet wird.
• Leerseite

Claims (7)

1. Patentansprüche 1. Verfahren zum Synchronisieren eines von einem regelbaren Oszillator abgegebenen Referenzsignals mit einem Eingangssignal unregelmäßiger und/oder stark ausgedünnter Flankendichte, wobei in einem Phasenregelkreis von einem Phasendetektor ein den Abweichungen der Schwingungszahlen und Phasen lagen zwischen Eingangs- und Referenzsignal entsprechendes Steuersignal erzeugt und dem regelbaren Oszillator als Stellgröße zugeführt wird, d a d u r c h g e k e n n z e i c h n e t, daß aus dem Eingangssignal zu auftretenden Flankenwechseln gehörige Sample-Impulse abgeleitet und mit diesen im Phasendetektor die jeweiligen Augenblickswerte der Amplitude des Referenzsignals abgetastet werden, die ihrerseits in jedem Augenblick in einem fest vorgegebenen Zusammenhang zur Phasenlage des Referenzsignals stehen und als für die Bbweichungen zwischen Eingangs- und Referenzsignal dienendes Maß zur Bildung der'dem Oszillator zuzuführenden Stellgröße verwendet werden.
2. 2. Verfahren nach Anspruch 1, gekennzeichnet durch ein sinusförmiges Referenzsignal.
3. 3. Verfahren nach Anspruch 1, gekennzeichnet durch ein dreieckförmiges Referenzsignal.
4. 4. Verfahren nach Anspruch 1, gekennzeichnet durch ein -sägezahnförmiges Referenzsignal mit schwach ansteigenden und stark abfallenden Flanken.
5. 5. Phasenregelkreis mit regelbarem Oszillator, Phasendetektor und Schleifenfilter zur Durchführung des Verfahrens nach einem der Ansprüche 1 bis 4, gekennzeichnet durch eine dem Steuereingang (fo) des Phasendetektors (PD) vorgeschaltete, das Eingangssignal auswertende Sample-Impuls-Formerstufe (SF).
6. 6. Phasenregelkreis nach Anspruch 5, gekennzeichnet durch einen Hold-Kondensator (C), der erst durch mehrere abgetastet Augenblickswerte der Amplitude des Referenzsignals auf seinen Sollwert aufgeladen wird.
7. 7. Verwendung eines Phasenregelkreises nach Anspruch 5 oder 6 für die Rückgewinnung des Bittaktes aus einem digitalen Eingangs signal unregelmäßiger und/oder stark ausgedünnter Flankendichte.