DE4313960C1 - Schaltung zur Erkennung von Synchronisierungsfolgen - Google Patents

Description

Die Erfindung betrifft eine Schaltung zur Erkennung von in Impulstelegrammen enthaltenen Synchronisierungsfolgen, insbe­ sondere zum Zweck der Datentaktrückgewinnung aus empfangenen Impulstelegrammen, unter Verwendung eines Schieberegisters mit zwischen seinen Bitspeichern eingeschalteten Umkehrglie­ dern, das die serielle, aus alternierenden "0"- und "1"-Bits bestehende Synchronisierungsfolge in parallele, aus den Bit­ speichern auslesbare, ausschließlich aus "0"- oder "1"-Bits bestehende Bitfolgen umsetzt.

Bei der Zeitmultiplex-Übertragungstechnik ist in den Emp­ fangsstationen eine Rückgewinnung des Datentaktes aus den Impulstelegrammen erforderlich, um den Impulsrahmen korrekt rekonstruieren zu können. Hierzu sind in den Impulstelegrammen Synchronisierungsfolgen enthalten, die aus kurzen periodi­ schen Impulsserien, also aus alternierenden "0"- und "1"-Bit bestehen.

Zur Erkennung dieser Synchronisierungsfolgen ist es aus der Druckschrift: "Taschenbuch der Hochfrequenztechnik - Grundla­ gen (Band 1), Komponenten (Band 2) und Systeme (Band 3) - "; Verfasser: Meinke; Gundlach; Springer-Verlag, Berlin, Heidel­ berg, New York, Tokio, 1986; 4. Auflage; Seiten 01 bis 064, insbesondere Seiten 038 bis 040 bekannt, an jeder Empfangsstation ein von den Impulstelegrammen durchlaufenes Schieberegister mit zwischen seinen Bitspeichern eingeschal­ teten Umkehrgliedern vorzusehen, das die serielle "0"-"1"- Bitfolge in parallel auslesbare, ausschließlich aus "0"- oder "1"-Bits bestehende Bitserien umsetzt.

Ergänzend dazu ist aus der DE-A1-34 20 169 eine Synchronsi­ gnal-Detektorschaltung in einem Digitalsignalübertragungssy­ stem bekannt, bei dem unter Verwendung eines Schieberegisters eine serielle Synchronisierungsfolge in parallele Bit-Folgen umgesetzt wird.

Der prinzipielle Aufbau eines solchen Schieberegisters ist in Fig. 1 dargestellt und dessen Wirkungsweise wird anhand der Fig. 2 der Zeichnung erläutert.

Die Impulsserie läuft über die Eingangsklemme E in das Schie­ beregister ein, das im einzelnen aus den Bitspeichern B1 bis B4 besteht, zwischen die die Umkehrglieder U1, U2 und U3 ge­ schaltet sind. Ein vor den Ausgang A des Schiebe­ registers geschaltetes Umkehrglied U4 stellt die Impulsse­ rie in ihrer ursprunglichen Polarität wieder her. Damit kann jedes Impulstelegramm nach Durchlaufen des Schiebere­ gisters einer weiteren Auswertung unterzogen werden. Die jeweils in den Bitspeichern B1 bis B4 gespeicherten Bits werden in zugeordneten Zwischenspeichern S1 bis S4 zwi­ schengespeichert und diese geben ihre Speicherwerte an vier Eingänge eines UND-Gatters G weiter, das dann ein Ausgangssignal liefert, wenn in allen Zwischenspeichern S1 bis S4 der Informationswert "1" vorliegt.

In der Tabelle der Fig. 2 ist der Durchgang einer aus den Bits "1-0-1-0-1" bestehenden Synchronisierungsfolge durch das Schieberegister S1 . . . S4 in zehn aufeinanderfolgenden Schritten dargestellt, die in den Zeilen der Tabelle mit den römischen Ziffern I-X bezeichnet sind. In den mit S1 bis S4 bezeichneten Spalten der Tabelle sind jeweils über­ einander einerseits oben die Bits der (von keiner Umkehr betroffen) Synchronisierungsfolge und anderseits darunter die zufolge der Umkehrungen mittels der Umkehrglieder U1, U2 und U3 zustande gekommenen Bits eingetragen. Während die Bits in den Speichern S1 und S3 mit denen der Impuls­ folge übereinstimmen (im Speicher S3 als Folge einer zwei­ maligen Umkehr), stehen in den Spalten S2 und S in jeder Zeile jeweils zwei ungleichnamige Bits übereinander, be­ dingt durch ein- bzw. dreimalige Umkehr.

Aus der Tabelle der Fig. 2 ergibt sich, daß beim Schritt V in allen Speichern S1 bis S4 die Information "0" und beim Schritt VI in allen Speichern die Information "1" steht. Der letztgenannte Zustand markiert den Synchroni­ sierungszeitpunkt, welcher durch das Ansprechen des UND- Gatters C signalisiert wird. Wenn ein Bit der Synchroni­ sierungsfolge durch eine Störung verlorengeht, dann kommt einerseits die Koinzidenz beim Gatter G und anderseits in der Folge auch die Signalisierung des Synchronisierungs­ zeitpunktes nicht zustande. Dadurch ist ein einwandfreier Betrieb bei Schaltungen mit dem in Fig. 1 gezeigten Auf­ bau nicht gewährleistet.

Die Erfindung hat sich daher die Aufgabe gestellt, eine gegen Störungen unempfindlichere Schaltung zur Erkennung von Synchronisierungsfolgen zu schaffen und erzielt dies dadurch, daß das Schieberegister mit einer ein ganzzahli­ ges Vielfaches (Überabtastfaktor) der Datentaktfrequenz betragenden Abtastfrequenz betrieben wird, wobei jeder Bitspeicher eine dem Überabtastfaktor gleiche Anzahl von Schiebespeicherzellen aufweist, von denen jede mit je ei­ nem Zähleingang eines die Gesamtsumme über alle Zählein­ gangssignale bildenden Zählers verbunden ist und daß wei­ ters an den Ausgang des Zählers einerseits eine erste Ver­ gleichschaltung zur Gewinnung einer ersten, vom Vorzeichen der Größendifferenz zweier aufeinanderfolgender Zählwerte abhängigen Signales, sowie anderseits eine zweite Ver­ gleichschaltung zur Gewinnung eines zweiten, vom Vorzei­ chen der Differenz zwischen dem jeweiligen Zählwert und einem vorgegebenen Schwellwert abhängigen Signales ange­ schlossen sind und daß schließlich eine vom ersten und vom zweiten Signal angesteuerte Koinzidenzschaltung vorgesehen ist, deren Ausgangssignal zur Auslösung eines Synchroni­ siersignales, insbesondere eines Datentaktsignales dient.

Gemäß einem weiteren Merkmal der Erfindung besteht die er­ ste Vergleichschaltung aus einem Komparator und zwei Zähl­ wertspeichern, von denen der eine unmittelbar und der an­ dere über einen um einen Abtasttakt verzögernden Zwischen­ speicher an den Ausgang des Zählers angeschlossen ist, wo­ bei der Komparator das vom Vorzeichen der Größendifferenz der beiden in den Zählwertspeichern gespeicherten Zählwer­ te abhängige Signal liefert.

Eine zweckmäßige Ausführung ergibt sich dann, wenn an den letzten Bitspeicher des Schieberegisters über ein weiteres Umkehrglied ein Ausgangs-Bitspeicher angeschlossen ist, dessen Speicherinhalt von einem Prüfzähler überwacht wird, wobei der Prüfzähler ein für die Mehrheit der in den Schiebespeicherzellen des letzten Bitspeichers gespeicher­ ten Abtast-Bits charakteristisches Datensignal als rückge­ wonnenen Telegrammimpuls abgibt.

Ein Ausführungsbeispiel der Erfindung ist in Fig. 3 dar­ gestellt. Fig. 4 zeigt ein Diagramm zur Erläuterung der Schaltfunktionen bei der Ermittlung des Synchronisierungs­ zeitpunktes.

Das Schieberegister der erfindungsgemäßen Schaltung weist prinzipiell den gleichen Aufbau auf wie die bekannte Schaltung der Fig. 1. Auch hier sind mit B1 bis B4 vier Bitspeicher bezeichnet, die über drei Umkehrglieder U1, U2 und U3 miteinander verbunden sind. Der wesentliche Unter­ schied gegenüber der bekannten Schaltung, deren Schiebere­ gister mit der Datentaktfrequenz betrieben wird, besteht darin, daß die erfindungsgemaße Schaltung mit einer ein ganzzahliges Vielfaches (Überabtastfaktor) der Datentakt­ frequenz betragenden Abtastfrequenz betrieben wird, die von einem Taktgenerator TG erzeugt wird. Im vorliegenden Beispiel wird davon ausgegangen, daß die Abtastfrequenz das achtfache der Datentaktfrequenz beträgt und der Über­ abtastfaktor gleich acht ist. Dadurch wird jedes Datenbit in acht Abtastimpulse zerlegt, von denen jeder einzeln ge­ speichert und im Schieberegister weitergegeben wird. Dem­ gemäß weist auch jeder der Bitspeicher B1 . . . B4 je acht Schiebespeicherzellen für die Speicherung je eines Abtast­ impulses auf.

Jede Schiebespeicherzelle ist mit einem Ausgang versehen, der an einen Zähler ZÄ angeschlossen ist. In der Fig. 3 sind die Verbindungen der Schiebespeicher mit dem Zähler ZÄ nicht einzeln, sondern gruppenweise, für jeden der Bit­ speicher B1 . . . B4 separat, durch eine stark ausgezogene Verbindungslinie zum Zähler ZÄ dargestellt. Der Zähler ZÄ summiert sämtliche "1"-Bits, die jeweils in allen Schiebe­ speichern gespeichert sind und schreibt deren jeweilige Anzahl binär codiert in einen Datenbus DB ein, der den je­ weiligen im Zähler ZÄ enthaltenen Wert einerseits einem ersten Zählwertspeicher ZW1 unmittelbar und anderseits ei­ nem zweiten Zählwertspeicher ZW2 über einen um einen Ab­ tasttakt verzögernden Zwischenspeicher ZS zuführt. An die beiden Zählwertspeicher ZW1 und ZW2 ist ein Komparator KO angeschlossen, der zusammen mit diesen eine erste Ver­ gleichsschaltung V1 bildet und ein von dem Vorzeichen der Größendifferenz der beiden in den beiden Zählwertspeichern ZW1, ZW2 gespeicherten Zählwerte abhängiges, erstes Signal liefert. Weiters ist der Datenbus DB an eine zweite Ver­ gleichsschaltung V2 angeschlossen, die ein zweites Signal liefert, das aussagt, ob der jeweilige Zählwert zw größer oder kleiner ist als ein vorgegebener Schwellwert s. Ein UND-Gatter UG wird vom ersten und vom zweiten Signal ange­ steuert und liefert bei Vorhandensein dieser beiden Signa­ le einen Rückstellimpuls an einen Datentaktgenerator DG, der durch diese Rückstellimpulse synchronisiert wird.

Zur Erläuterung der Wirkungsweise der bisher beschriebenen Schaltung dient das Diagramm der Fig. 4, das den Zähler­ stand zw des Zählers ZÄ in Abhängigkeit von der Zeit t vor und nach dem Durchlaufen eines Maximums m (mit unterdrück­ tem Nullpunkt) zeigt. Bei ungestörtem Betrieb steigt die Anzahl der in den Schiebespeichern enthaltenen "1"-Bits und damit der Zählerstand zw in Form einer Treppenkurve bis zum Maximalwert in linear mit der Zeit t an, sobald die Synchronisierungsfolge zur Gänze in das Schieberegister eingeschrieben ist. Da danach andere als alternierende Im­ pulsfolgen der Synchronisierungsfolge nachfolgen, geht der Zählerstand zw wieder zurück, was in Fig. 4 durch die ab­ steigende Treppenkurve dargestellt ist.

Wenn der Empfang der Synchronisierungsfolge mit Störungen behaftet ist, dann wird zufolge des Fehlens von "1"-Bits im Schieberegister nicht der volle Maximalwert in des Zäh­ lerstandes zw erreicht, da der Rückgang schon früher be­ ginnt, was in Fig. 4 durch die zweite schon früher ein­ setzende absteigende Treppenkurve dargestellt ist. Weiters ist in Fig. 4 eine strichlierte Linie eingezeichnet, die einen Schwellwert s für den Zählerstand zw andeutet, un­ terhalb dessen kein Synchronisierungssignal zustande kommt, weil in diesem Fall das Ausmaß an Störungen für ei­ ne zuverlässige Identifizierung der Synchronisierungsfolge zu hoch ist. Alle unterhalb des Schwellwertes s verlaufen­ den Zählerstandsverläufe werden als Mittel zur Identifi­ zierung ausgeschlossen.

Würde die Identifizierung ausschließlich aufgrund einer Überschreitung des Schwellwertes vorgenommen werden, so wäre dafür kein diskreter Zeitpunkt feststellbar, da sich dieser Zustand im allgemeinen über mehrere Abtasttakte er­ streckt. Es wird daher die Identifizierung an die zusätz­ liche Bedingung gebunden, daß sie unmittelbar nach dem Auftreten des Zählerstandsmaximums stattfindet. Zur Erken­ nung des Maximums aus dem Ablauf des Zählerstandes wird erfindungsgemäß der erstmalige Rückgang des Zählerstandes nach dem Auftreten eines über dem Schwellwert s gelegenen Maximums herangezogen. Dieser Rückgang wird mit Hilfe der ersten Vergleichsschaltung V1 dadurch erkannt, daß der im Zählwertspeicher ZW1 enthaltene aktuelle Zählwert mit dem im Zählwertseicher ZW2 enthaltenen, zufolge der Verzöge­ rung durch den Zwischenspeicher ZS um einen Abtasttakt zu­ rückliegenden Zählwert mittels des Komparators KO vergli­ chen wird. Nur in diesem Fall, daß der spätere Zählwert geringer ist als der vorangehende, liefert der Komparator KO ein Signal an das UND-Gatter UG. Wenn zugleich die zweite Vergleichsschaltung V2 eine Überschreitung des Schwellwertes s meldet, gibt das UND-Gatter UG einen Im­ puls an den Datentaktgenerator DG. Der letztere ist als Frequenzteiler ausgebildet, der die zugeführte Abtastfre­ quenz im Verhältnis 1 : 8 teilt, d. h. daß nach acht Abtast­ impulsen ein Ausgangsimpuls geliefert wird, was dem ur­ sprünglichen Datentakt entspricht. Der vom UND-Gatter UG gelieferte Rückstellimpuls wirkt somit als Synchronisie­ rungsimpuls für den Datentaktgenerator DG. Mit DT ist der Ausgang der Schaltung bezeichnet, an dem der synchroni­ sierte Datentakt zur Verfügung steht.

Dem Bitspeicher B4 ist ein weiteres Umkehrglied U4 nachge­ schaltet, das den Telegrammimpulsen nach vorhergehender dreimaliger Umkehr durch die Umkehrglieder U1, U2 und U3 wieder die richtige Polung verleiht. An das Umkehrglied U4 ist ein Ausgangs-Bitspeicher BA angeschlossen, der die solcherart richtig gepolten Telegramm-Bits speichert. Dem Bitspeicher BA ist ein Prüfzähler PZ nachgeschaltet, der die innerhalb eines Datentaktes in den Bitspeicher BA ein­ laufenden "1"-Abtastimpulse zählt, um die Qualität der auslaufenden Telegrammimpulse zu prüfen. Normalerweise soll ein "1"-Telegramm-Bit durch acht "1"-Abtastimpulse repräsentiert werden. Um allenfalls durch Störungen defor­ mierte Telegrammimpulse, die durch weniger Abtastimpulse repräsentiert werden, erkennen zu können, liefert der Prüfzähler FZ bei Erhalt von mehr als vier "1"-Abtastim­ pulsen das Signal "1", andernfalls das Signal "0". Diese vom Prüfzähler PZ gelieferten Bitsignale werden mit dem vom Datentaktgeber DG rückgewonnenen Datentakt mittels einer Taktschaltung TS synchronisiert.

Claims (3)

1. Schaltung zur Erkennung von in Impulstelegrammen ent­ haltenen Synchronisierungsfolgen, insbesondere zum Zweck der Datentaktrückgewinnung aus empfangenen Impulstelegram­ men, unter Verwendung eines Schieberegisters mit zwischen seinen Bitspeichern eingeschalteten Umkehrgliedern, das die serielle, aus alternierenden "0"- und "1"-Bits beste­ hende Synchronisierungsfolge in parallele, aus den Bit­ speichern auslesbare, ausschließlich aus "0"- oder "1"- Bits bestehende Bitfolgen umsetzt, dadurch ge­ kennzeichnet, daß das Schieberegister mit einer ein ganzzahliges Vielfaches (Überabtastfaktor) der Datentaktfrequenz betragenden Abtastfrequenz betrieben wird, wobei jeder Bitspeicher (B1 . . . B4) eine dem Überab­ tastfaktor gleiche Anzahl von Schiebespeicherzellen auf­ weist, von denen jede mit je einem Zähleingang eines die Gesamtsumme über alle Zähleingangssignale bildenden Zäh­ lers (ZÄ) verbunden ist und daß weiters an den Ausgang des Zählers (ZÄ) einerseits eine erste Vergleichschaltung (V1) zur Gewinnung eines ersten, vom Vorzeichen der Größendif­ ferenz zweier aufeinanderfolgender Zählwerte abhängigen Signales, sowie anderseits eine zweite Vergleichschaltung (V2) zur Gewinnung eines zweiten, vom Vorzeichen der Dif­ ferenz zwischen dem jeweiligen Zählwert und einem vorgege­ benen Schwellwert abhängigen Signales angeschlossen sind und daß schließlich eine vom ersten und vom zweiten Signal angesteuerte Koinzidenzschaltung (UG) vorgesehen ist, de­ ren Ausgangssignal zur Auslösung eines Synchronisiersigna­ les, insbesondere eines Datentaktsignales dient.

2. Schaltung nach Anspruch 1, dadurch ge­ kennzeichnet, daß die erste Vergleichschal­ tung (V1) aus einem Komparator (KO) und zwei Zählwertspei­ chern besteht, von denen der eine (ZW1) unmittelbar und der andere (ZW2) über einen um einen Abtasttakt verzögern­ den Zwischenspeicher (ZS) an den Ausgang des Zählers (ZÄ) angeschlossen ist, wobei der Komparator (KO) das vom Vor­ zeichen der Größendifferenz der beiden in den Zählwert­ speichern gespeicherten Zählwerte abhängige Signal lie­ fert.

3. Schaltung nach Anspruch 1, dadurch ge­ kennzeichnet, daß an den letzten Bitspeicher (B4) des Schieberegisters über ein weiteres Umkehrglied (U4) ein Ausgangs-Bitspeicher (BA) angeschlossen ist, des­ sen Speicherinhalt von einem Prüfzähler (PZ) überwacht wird und daß der Prüfzähler (PZ) ein für die Mehrheit der in den Schiebespeicherzellen des letzten Bitspeichers (B4) gespeicherten Abtast-Bits charakteristisches Datensignal als rückgewonnenen Telegramm-Impuls abgibt.