DE3207245A1 - Verfahren und schaltungsanordnung zur phasenrichtigen takterzeugung in digitalen kommunikationssystemen, z.b. fernsprechvermittlungsanlagen - Google Patents

Description

• Der Erfindung liegt die Aufgabe zugrunde, eine Anordnung zur
• Takterzeugung für alle benötigten PCM-Takte einer digitalen Fernsprechvermittlungsanlage zu schaffen, der ein Grundtakt vorgegeben ist, unter Berücksichtigung der vorgenannten Synchronisierung der Steuertakte.
• Diese Aufgabe ist durch die Anordnung gemäß dem Kennzeichnun teil des ersten Patentanspruches gelöst.
• Der Vorteil dieser Anordnung ist in ihrem einfachen Aufbau mit einer geringen Anzahl verschiedener Bauelemente zu sehen die außerdem in einem Baustein integrierbar ist.
• Die Erfindung wird anhand einer Zeichnung näher erläutert, die aus zwei Figuren besteht. Darin zeigen die Fig. 1 die Schaltungsanordnung und die Fig. 2 das Daktdiagrnmm zur Schaltungsanordnung der Erfindung.
• Die Schaltungsanordnung ist im wesentlichen aus Verknüpfungsgliedern, Kippstufen und binären Zählern zusammengesetzt, die in einen Baustein, beispielsweise in MOS-Technik, integrierba sind. Die in einem solchen Baustein integrierten Teile der An ordnung sind durch die strichpunktierte Linie in der Figur 1 umschlossen. - Die offenen,Enden der Kippstufenund der Zähler sind über einen Widerstand an die positive Betriebsspannung gelegt, der der besseren Ubersicht wegen nicht dargestellt is wie auch die zusätzliche Anschaltung der negativen Betriebsspannung an einige der Zähler. Ferner sind nicht näher bezeic] nete digitale Trennstufen überall dort vorgesehen, wo Schnittstellen zwischen Kippstufe und Zählern einerseits und andererseits kommende bzw. gehende Signale von bzw. zu weiteren 3austeinen angelegt werden. - Als Binärzähler werden vorzugsweise positiv flankengesteuerte 4bit-Binärzähler verwendet.
• Die Grundfrequenz wird über einen externen gakteingang TE lanze liegt. Wird ein externer Takt über den Takteingang TE einge- speist, sind zur Synchronisierung des Amtstaktes die Zahler J1 bis J5 bei 3eginn zurückzusetzen. Dieser Vorgang wird über den Rücksetzeingang R gesteuert. Die Grundfrequenz beträgt beispielsweise 2,048 MHz. Uber eine digitale Trennstufe, eine UND- und eine ODER-Verknüpfung wird die Grundfrequenz an einet ersten Binärzähler J1 und einen Nengator N1 geführt. Die Zeile de wird. 2 veranschaulicht den Signalverlauf am Eingang zum ei sten Binärzähler J1 und Negator N1.
• Parallel zum externen Takteingang TE ist ein quarzgesteuerter Gszillator OS geschaltet, der mit einer Frequenz von z. 3.
• 4,096 MHz. schwingt. De Oszillator OS ist eine positiv flanken| gesteuerte kippstufe K1 nachgeordnet, die die Oszillatorfrequenz in eine interne Grundfrequenz umwandelt. Diese Grundfrequenz wird über eine UiTD-Verknüpfung der ODER-Verknüpfung am ersten Binärzähler J1 zugeführt.
• Den Ausgang der digitalen Trennstufe des Takteinganges TE ist eine nachtriggerbare monostabile Kippstufe K2 zugeordnet, die der Überwachung der externen Grundfrequenz dient. Fällt die Grundfrequenz am Takteingang TE aus, so nimmt die monostabile Kippstufe K2 ihre Ausgangslage ein, snerrt das der digitalen Trennstufe nachgeschaltete UND-Glied und leitet über den Negator N2 der UND-Verknüpfung der ersten bistabilen Kippstufe K1 die interne Grundfrequenz dem Binärzähler J1 zu.
• Der Negator N1, der der ODER-Verknüpfung nachgeschaltet ist, wandelt die Grundfrequenz in ein Signal gemäß Zeile b der Fig. 2 und ein nachgeschaltetes NAND-Glied bewirkt die Umwandlung dieses Signales in den PCH-Sende- und Empfangstakt CL.
• Dieser Takt entspricht der internen oder externen Grundfreauen unter Berücksichtigung der Laufzeiten der zwischengeschalteten logischen Verknüpfungsglieder. Mit geringfügiger Taktflankenverschiebung gleicht er dem Signal gemäß Zeile a der Fig. 2.
• durch den ersten Binärzähler J1 wird die Grundfrequenz ein weiteres Nal umgesetzt, so daß im genannten Beispiel am Ausgang QA des ersten Binärzählers J1 ein Zwischentakt mit der Frequenz 1,024 MHz. liegt, der im Taktdiagramm in Zeile c dargestellt ist. Aus -diesem Zwischentakt wird durch die weiteren Binärzähler J2 und-J3 eine Sunme der Signale für die Erupfangs und Sendeseite gebildet. Es entsteht somit das Signal gemäß Zeile d des Taktdiagramms, im vorliegenden Beispiel nach åeweils 125µs ein Signal der doppelten Länge des Zwischentaktee Die Ausblendung der Summe der Signale für die Empfangs- und Sendeseite in einzelne Signale wird mittels logischer UND-Verknüpfung und einem Negator N3 durch Zusammenführen des Zwische taktes und des Summensignals vorgenommen. Für das Synchronisierungssignal der Sendeseite wird ein Signal gemäß Zeile e ur für das der Empfangsseite ein Signal gemäß Zeile f gebildet.
• Zur Erzielung einer phasenrichtigen Zuordnung der Synchronisie takte FX, FR zu dem PCM-Sende- und Empfangstakt CL dienen zwei bistabile Kippstufen E3, K4 mit nur je einem Signaleingang. Al Steuertakt dient die am Ausgang des Negators N1 stehende Grund frequenz, die die bistabilen Kippstufen K3, K4 mit ihrer positiven Flanke zur Übernahme der anstehenden Signale aktiviert.
• Am Ausgang der Kippstufen kr3, 4 liegen dann phasenrichtig die Synchronisiersignale FX und FR, im Taktdiagramm in den Zeilen g und h dargestellt, die durch Je eine NAND-Verknüpfung mit einer externen Takt sperre SI in den Sende- bzw. Empfangstakt FX und FR umgesetzt werden. Die entsprechenden Signalfolgen sind im Taktdiagramm in den Zeilen i und k gezeigt, wobei die Versetzung um ein Intervall gegenüber dem Sende- und Empfangstat CL in der Zeile a ersichtlich ist.
• Der Vorteil dieser Anordnung der zeitlichen Korrektur der Synchronisiersignale durch die Grundfrequenz besteht darin, daß ein zyklisches Rücksetzen der Anordnung zur Synchronisierung nicht erforderlich ist.
• Das Synchronisiersignal FX für den Sendetakt vird außerdem einem Zähler J4 zugeführt, der aus dem 125 µs langen Zwischentakt nach jeweils 8 Ansteuerungen einen Impuls absetzt. Am Ausgang 1@ liegt somit das Zeitsignal von einer Millisekunde.- Das Ausgangssignal des Zählers J4 wird ferner an den Eingang eines weiteren Zählers J5 gelegt, der den Ausgang 10M mit dem Zeitsignal von zehn Millisekunden beaufschlagt.

Claims (5)

1. Patentansprüche: Verfahren und Schaltungsanordnung zur phasenrichtigen Takterzeugung in digitalen Kommunikationssystemen, z. B.

   Fernsprech-Vermittlungsanlagen, bei denen die St euert akte zur Synchronisierung des Empfangs- und Senderahmens um ein Taktintervall zum Ausgleich von Laufzeiten in den Bauelementen untereinander und gegenüber dem Grundtakt verschoben sind, dadurch gekennzeichnet, daß die extern zugeführte oder intern erzeugte Grundfrequenz einerseits uber logische Verknüpfungsglieder an einen Ausgang (CL) der Anordnung als Sende- und Empfangstakt gelegt ist und andererseits einem ersten Binärzähler (J1) zugeführt ist, daß die Grundfrequenz durch den ersten Binärzähler (J1) in einen Zwischentakt der nalben Frequenz des Grundtaktes umgesetzt und dieser Zwischentakt über einen zweiten Binärzähler (J2) einem dritten Binärzähler (J3) zugeführt wird, die ein Summensignal der halben Frequenz des Zwischentaktes in definierten zeitlichen Abständen bilden, daß das Summensignal mit dem Zwischentakt zur Gewinnung von Synchronisiersignalen verknüpft wird und diese Synchronisiersignale von der Grundfrequenz gesteuert über bistabile Kippstufen (3, K4) in phasenrichtige Synchronisiersignale des Sende- und Empfangstaktes umgesetzt werden.
2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Synchronisiersignal für den Sendetakt einem vierten Binärzähler (J4) und dessen Ausgangssignal einem fünften Binärzähler (J5) zur Bildung zweier Zeitsignale zugeführt werden.

   Verfahren und Schaltungsanordnung zur phasenrichtigen Takterzeugung in digitalen Kommunikationssystemen, z. B. Fernsprechvermittlungsanlagen Die Erfindung bezieht sich auf ein Verfahren und eine Schaltungsanordnung gemäß dem Oberbegriff des ersten Patentanspruches.

   Für den transport von Pulscode-Modulations-Daten wird der PC Grundtakt in einen Sende- und Empfangstakt, weitere Hilfstak und Synchronisierzeichen augeteilt, wobei praktisch die Gru frequenz in verschiedene Frequenzen unterteilt wird und unte schiedliche Phasenlagen erzeugt werden.

   Schaltungsanordnungen zur Takterzeugung sind bekannt. So ist z. B. in der EP-A1-0 0@4 945 eine Anordnung dargestellt, die zwei gleiche, lediglich begrenzte Phasendifferenzen aufweise Takte unter Verwendung eines höherfrequenten Zwischentaktes zenit. Sie zeigt keine weiteren Unterteilungen der gewonnene Takte f)xr weitere z. 3. in einer Fernsprechvermittlungsanlag notwendigen Steuertakte.

   In digitalen Vermittlungssystemen ergeben sich auf dem Weg zwischen sendenden und empfangenden Baugruppen unterschiedlic Laufzeitverzögerungen für den Signalfluß durch Laufzeiten in den Bauelementen, in Folge von Laufzeiten auf den Vielfachlei tungen und deren unterschiedlicher Belastung sowie Bauteiletoleranzen und Leitungslängen. Zur Berücksichtigung dieser L@ zeiten werden der Sene- und . Empfangstakt und die zugeordnetc Synchronisierzeichen um den für alle Verbindungen im Mittel gleichen Laufzeitanteil der verschiedenen Baugruppen und Bauelemente verschoben. Dabei wird außerdem der Steuertakt für die Synchronisierung der Empfangsseite um ein Taktintervall d Grundtaktes gegenüber dem Steuertakt der Synchronisierung der Sendeseite nacheilend verschoben, wobei die phasenstarre or nung der einzelnen Taktflanken zueinander gegeben sein muß.
3. 3. Schaltungsanordnung zum Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß eine monostabile Kippstufe (K2) dem externen Takteingang (TE) zugeordnet ist, deren Aussang über einen Negator (N2) mit einem UND-Glied an Ausgang einer bistabilen Kippstufe (K1) zur Erzeugung der Internen Grundfrequenz verbunden ist.
4. 4. Schaltungsanordnung zum Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Ausgang, des ersten Binärzahlers (J1) mit dem Singang des zweiten Binärzählers (J2) einem UND-Glied an Eingang der bistabilen Kippstufe (K3) zur Erzeugung des Synchronisiersignals des Sendetaktes und einem Negator (N3) im Ansteuerungszweig der bistabilen Kippstufe (K4) zur Erzeugung des Synchronisiersignals des Empfangstaktes verbunden ist.
5. 5. Schaltungsanordnung zum Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Ausgänge des zweiten und des dritten Binärzählers (J2, J3) über ein UND-Glied mit den logischen UND-Verknüpfungen an den Eingängen der bistabilen Kippstufen (K3, K4) zur Erzeugung der Synchronisiersignale für den Empfangs- und Sendetakt verbunden sind.