DE3207245C2

DE3207245C2 -

Info

Publication number: DE3207245C2
Application number: DE19823207245
Authority: DE
Inventors: Ralf Ing.(Grad.) 1000 Berlin De Skiba
Original assignee: DEUTSCHE TELEPHONWERKE und KABELINDUSTRIE AG 1000 BERLIN DE
Current assignee: DeTeWe Deutsche Telephonwerke AG and Co KG
Priority date: 1982-02-25
Filing date: 1982-02-25
Publication date: 1988-08-25
Also published as: DE3207245A1

Description

Die Erfindung bezieht sich auf ein Verfahren und eine Schal tungsanordnung gemäß dem Oberbegriff des ersten Patentan spruches.

Für den Transport von Pulscode-Modulations-Daten wird der PCM- Grundtakt in einen Sende- und Empfangstakt, weitere Hilfstakte und Synchronisierzeichen aufgeteilt, wobei praktisch die Grund frequenz in verschiedene Frequenzen unterteilt wird und unter schiedliche Phasenlagen erzeugt werden.

In digitalen Vermittlungssystemen ergeben sich auf dem Weg zwischen sendenden und empfangenden Baugruppen unterschiedliche Laufzeitverzögerungen für den Signalfluß durch Laufzeiten in den Bauelementen, in Folge von Laufzeiten auf den Vielfachlei tungen und deren unterschiedlicher Belastung sowie Bauteile toleranzen und Leitungslängen. Zur Berücksichtigung dieser Lauf zeiten werden der Sende- und Empfangstakt und die zugeordneten Synchronisierzeichen um den für alle Verbindungen im Mittel gleichen Laufzeitanteil der verschiedenen Baugruppen und Bau elemente verschoben. Dabei wird außerdem der Steuertakt für die Synchronisierung der Empfangsseite um ein Taktintervall des Grundtaktes gegenüber dem Steuertakt der Snychronisierung der Sendeseite nacheilend verschoben, wobei die phasenstarre Zuord nung der einzelnen Taktflanken zueinander gegeben sein muß.

Zur Synchronisierung von Takten ist bekannt, den Eingabetakt eines Pufferspeichers und dessen Ausgabetakt durch eine Phasenvergleichs einrichtung zu überwachen und bei einer bestimmten Phasendifferenz ein Binärelement als Ausgleich hinzuzufügen (DE-AS 26 16 380).

Zur Erzeugung von Steuertakten und zu deren phasenrichtigen Syn chronisierung für den Betrieb von Fernsprechvermittlungsanlagen ist eine solche Anordnung nicht geeignet.

Weiterhin ist bekannt, zur Takterzeugung in Fernmeldeanlagen Takt erzeuger doppelt vorzusehen und den Takt des einen mit dem des anderen Amtstakterzeugers auf Phasendifferenzen zu vergleichen und Differenzen bei Grenzwertüberschreitungen auszugleichen, indem über bistabile Kippstufen ein inverser Takt dem abweichenden Takt für eine Periodendauer zugeführt wird (DE-OS 29 07 608 bzw. EP 00 14 945 A1). Von dem so gewonnenen Grundtakt sind zur Steuerung von digitalen Kommu nikationssystemen eine Vielzahl von Takten und Signalen abzuleiten.

Der Erfindung lag die Aufgabe zugrunde, eine phasenstarre Takt erzeugung für alle benötigten Takte einer digital gesteuerten Fernsprechvermittlungsanlage zu schaffen, bei einem vorgegebenen Grundtakt unter Berücksichtigung einer vorgegebenen Synchroni sierung der Steuertakte, wobei ein externer Grundtakt verwendet oder bei dessen Ausfall ein interner Grundtakt zur Verfügung gestellt wird.

Diese Aufgabe ist durch die Anordnung gemäß dem Kennzeichnungs teil des ersten Patentanspruches gelöst.

Der Vorteil dieser Anordnung ist in ihrem einfachen Aufbau mit einer geringen Anzahl verschiedener Bauelemente zu sehen, die außerdem in einem Baustein integrierbar ist.

Die Erfindung wird anhand einer Zeichnung näher erläutert, die aus zwei Figuren besteht. Darin zeigt die

Fig. 1 die Schaltungsanordnung und die

Fig. 2 das Taktdiagramm zur Schaltungsanordnung der Erfindung.

Die Schaltungsanordnung ist im wesentlichen aus Verknüpfungs gliedern, Kippstufen und binären Zählern zusammengesetzt, die in einem Baustein, beispielsweise in MOS-Technik, integrierbar sind. Die in einem solchen Baustein integrierten Teile der An ordnung sind durch die strichpunktierte Linie in der Fig. 1 umschlossen. - Die offenen Enden der Kippstufen und der Zähler sind über einen Widerstand an die positive Betriebsspannung gelegt, der der besseren Übersicht wegen nicht dargestellt ist, wie auch die zusätzliche Anschaltung der negativen Betriebs spannung an einige der Zähler. Ferner sind nicht näher bezeich nete digitale Trennstufen überall dort vorgesehen, wo Schnitt stellen zwischen Kippstufe und Zählern einerseits und anderer seits kommende bzw. gehende Signale von bzw. zu weiteren Bau steinen angelegt werden. - Als Binärzähler werden vorzugsweise positiv flankengesteuerte 4-bit-Binärzähler verwendet.

Die Grundfrequenz wird über einen externen Takteingang TE ange legt. Wird ein externer Takt über den Takteingang TE einge speist, sind zur Synchronisierung des Amtstaktes die Zähler J 1 bis J 5 bei Beginn zurückzusetzen. Dieser Vorgang wird über den Rücksetzeingang gesteuert. Die Grundfrequenz beträgt beispielsweise 2,048 MHz. Über eine digitale Trennstufe, eine UND- und eine ODER-Verknüpfung wird die Grundfrequenz an einen ersten Binärzähler J 1 und einen Negator N 1 geführt. Die Zeile a der Fig. 2 veranschaulicht den Signalverlauf am Eingang zum er sten Binärzähler J 1 und Negator N 1.

Parallel zum externen Takteingang TE ist ein quarzgesteuerter Oszillator OS geschaltet, der mit einer Frequenz von z. B. 4,096 MHz schwingt. Dem Oszillator OS ist eine positiv flanken gesteuerte Kippstufe K 1 nachgeordnet, die die Oszillatorfre quenz in eine interne Grundfrequenz umwandelt. Diese Grundfre quenz wird über eine UND-Verknüpfung der ODER-Verknüpfung am ersten Binärzähler J 1 zugeführt.

Dem Ausgang der digitalen Trennstufe des Takteinganges TE ist eine nachtriggerbare monostabile Kippstufe K 2 zugeordnet, die der Überwachung der externen Grundfrequenz dient. Fällt die Grundfrequenz am Takteingang TE aus, so nimmt die monostabile Kippstufe K 2 ihre Ausgangslage ein, sperrt das der digitalen Trennstufe nachgeschaltet UND-Glied und leitet über den Nega tor N 2 der UND-Verknüpfung der ersten bistabilen Kippstufe K 1 die interne Grundfrequenz dem Binärzähler J 1 zu.

Der Negator N 1, der der ODER-Verknüpfung nachgeschaltet ist, wandelt die Grundfrequenz in ein Signal gemäß Zeile b der Fig. 2 und ein nachgeschaltetes NAND-Glied bewirkt die Umwand lung dieses Signales in den PCM-Sende- und -Empfangstakt . Dieser Takt entspricht der internen oder externen Grundfrequenz unter Berücksichtigung der Laufzeiten der zwischengeschalteten logischen Verknüpfungsglieder. Mit geringfügiger Taktflanken verschiebung gleicht er dem Signal gemäß Zeile a der Fig. 2.

Durch den ersten Binärzähler J 1 wird die Grundfrequenz ein weiteres Mal umgesetzt, so daß im genannten Beispiel am Aus gang QA des ersten Binärzählers J 1 ein Zwischentakt mit der Frequenz 1,024 MHz liegt, der im Taktdiagramm in Zeile c dar gestellt ist. Aus diesem Zwischentakt wird durch die weiteren Binärzähler J 2 und J 3 eine Summe der Signale für die Empfangs- und Sendeseite gebildet. Es entsteht somit das Signal gemäß Zeile d des Taktdiagramms, im vorliegenden Beispiel nach je weils 125 µs ein Signal der doppelten Länge des Zwischentaktes. Die Ausblendung der Summe der Signale für die Empfangs- u nd Sendeseite in einzelne Signale wird mittels logischer UND-Ver knüpfung und einem Negator N 3 durch Zusammenführen des Zwischen taktes und des Summensignals vorgenommen. Für das Synchroni sierungssignal der Sendeseite wird ein Signal gemäß Zeile e und für das der Empfangsseite ein Signal gemäß Zeile f gebildet.

Zur Erzielung einer phasenrichtigen Zuordnung der Synchronisier takte zu dem PCM-Sende- und -Empfangstakt dienen zwei bistabile Kippstufen K 3, K 4 mit nur je einem Signaleingang. Als Steuertakt dient die am Ausgang des Negators N 1 stehende Grund frequenz, die die bistabilen Kippstufen K 3, K 4 mit ihrer posi tiven Flanke zur Übernahme der anstehenden Signale aktiviert. Am Ausgang der Kippstufen K 3, K 4 liegen dann phasenrichtig die Synchronisiersignale FX und FR, im Taktdiagramm in den Zeilen g und h dargestellt, die durch je eine NAND-Verknüpfung mit ei ner externen Taktsperre in die Synchronisiertakte und umgesetzt werden. Die entsprechenden Signalfolgen sind im Taktdiagramm in den Zeilen i und k gezeigt, wobei die Ver setzung um ein Intervall gegenüber dem Sende- und Empfangs takt in der Zeile a ersichtlich ist.

Der Vorteil dieser Anordnung der zeitlichen Korrektur der Synchronisiersignale durch die Grundfrequenz besteht darin, daß ein zyklisches Rücksetzen der Anordnung zur Synchronisie rung nicht erforderlich ist.

Das Synchronisiersignal FX für den Sendetakt wird außerdem ei nem Zähler J 4 zugeführt, der aus dem 125 µs langen Zwischentakt nach jeweils 8 Ansteuerungen einen Impuls absetzt. Am Ausgang 1 M liegt somit das Zeitsignal von einer Millisekunde. - Das Aus gangssignal des Zählers J 4 wird ferner an den Eingang eines weiteren Zählers J 5 gelegt, der den Ausgang 10 M mit dem Zeit signal von zehn Millisekunden beaufschlagt.

Claims

1. Verfahren und Schaltungsanordnung zur phasenrichtigen Takt erzeugung in digitalen Kommunikationssystemen, insbesondere Fernsprechvermittlungsanlagen, bei denen die Steuertakte zur Synchronisierung des Empfangs- und Senderahmens um ein Takt intervall zum Ausgleich von Laufzeiten in den Bauelementen untereinander und gegenüber dem Grundtakt verschoben sind, wobei ein externer Grundtakt verwendet oder bei dessen Ausfall intern ein Grundtakt erzeugt wird, dadurch gekennzeichnet, daß

a) bei Ausfall des externen Taktes die Grundfrequenz eines Oszillators (OS) über logische Verknüpfungsglieder in einen Grundtakt umgesetzt, an einen Ausgang der Anordnung als Sende- und Empfangstakt gelegt und
b) zur Erzeugung eines Zwischentaktes halber Frequenz des grund taktes einem ersten Binärzähler (J 1) zugeführt wird,
c) daß aus dem Zwischentakt mittels Binärzähler (J 2, J 3) ein Summensignal halber Frequenz des Zwischentaktes gebildet und
d) das Summensignal mit dem Zwischentakt zur Gewinnung von Synchronisiersignalen verknüpft wird und
e) diese Synchronisiersignale von der Grundfrequenz gesteuert über bistabile Kippstufen (K 3, K 4) in phasenrichtige Synchro nisiersignale des Sende- und Empfangstaktes umgesetzt werden.

2. Schaltungsanordnung zum Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß eine monostabile Kippstufe (K 2) dem externen Takteingang (TE) zugeordnet ist, deren Aus gang über eien Negator (N 2) mit einem UND-Glied am Aus gang einer bistabilen Kippstufe (K 1) zur Erzeugung der internen Grundfrequenz verbunden ist.

3. Schaltungsanordnung zum Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Ausgang des ersten Binär zählers (J 1) mit dem Eingang des zweiten Bnärzählers (J 2) einem UND-Glied am Eingang der bistabilen Kippstufe (K 3) zur Erzeugung des Synchronisiersignals des Sendetaktes und einem Negator (N 3) im Ansteuerungszweig der bistabilen Kippstufe (K 4) zur Erzeugung des Synchronisiersignals des Empfangstaktes verbunden ist.

4. Schaltungsanordnung zum Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Ausgänge des zweiten und des dritten Binärzählers (J 2, J 3) über ein UND-Glied mit den logischen UND-Verknüpfungen an den Eingängen der bi stabilen Kippstufen (K 3, K 4) zur Erzeugung der Synchro nisiersignale für den Empfangs- und Sendetakt verbunden sind.