DE60018110T2

DE60018110T2 - Kodierte takte zur verteilung von mehreren taktsignalen zu mehreren geräten eines rechnersystems

Info

Publication number: DE60018110T2
Application number: DE60018110T
Authority: DE
Inventors: G. Drew DOBLAR
Original assignee: Sun Microsystems Inc
Current assignee: Sun Microsystems Inc
Priority date: 1999-12-30
Filing date: 2000-12-19
Publication date: 2006-01-05
Anticipated expiration: 2020-12-20
Also published as: WO2001050231A3; US7065170B2; US20040013215A1; EP1242860B1; WO2001050231A2; US6614862B1; JP2003519426A; ATE289088T1; DE60018110D1; EP1242860A2; KR20020075382A; AU2584801A

Description

HINTERGRUND DER ERFINDUNG
1. Gebiet der Erfindung
Diese Erfindung betrifft im allgemeinen das Gebiet der Computersysteme und insbesondere codierte Signale innerhalb von Computersystemen.
2. Beschreibung des Standes der Technik
Computersysteme weisen typischerweise ein oder mehrere Taktsignale auf. Die Taktsignale werden an zahlreiche Einrichtungen in dem Computersystem bereitgestellt, so daß der Betrieb des Systems synchronisiert wird. Sobald ein Taktsignal innerhalb eines Computersystems erzeugt ist, muß es an jede Einrichtung in dem Computersystem, welche das Taktsignal verwendet, verteilt werden. Signale werden im allgemeinen verteilt, indem physikalische Verbindungen auf gedruckten Schaltkreisplatinen (printed circuit boards, pcb's) zu Anschlußverbindern auf integrierten Schaltkreisen verwendet werden. Ein Taktsignal kann einen Taktpuffer erfordern, um einen ausreichenden Ausgangsleistungslastfaktor zu erzeugen, so daß das Taktsignal über das System verteilt wird. Diese erforderliche Infrastruktur zur Unterstützung einer Taktsignalverteilung, kann als Taktverteilungsdomäne bezeichnet werden. Infrastrukturkosten können wachsen, wenn eine große Anzahl von Einrichtungen in ein Computersystem eingefügt werden.
Systeme zum Erzeugen, Verteilen und Synchronisieren von Taktsignalen an mehrere Benutzer sind in GB-A-1 527 160 und US-A-3,725,793 offenbart.
Computersysteme können eine große Anzahl von Einrichtungen aufweisen, welche mehrere Taktsignale benötigen. Diese Einrichtungen kennen eine Mehrzahl von Taktsignalen erfordern, wobei die Signale bei unterschiedlichen Frequenzen betrieben werden. In traditionellen Systemen sind zusätzliche Taktverteilungsdomänen vorgesehen, so daß das zusätzliche Taktsignal erzeugt und an die Einrichtungen verteilt wird. Die zusätzlichen Taktverteilungsdomänen können zusätzliche Infrastrukturkosten in dem Computersystem verursachen. Die zusätzlichen Kosten werden insbesondere in Computersystemen problematisch, welche eine große Anzahl von Einrichtungen unterstützen. Es wird ein System benötigt, welches mehrere Taktsignale an mehrere Einrichtungen verteilen kann, während die Taktinfrastruktur, welche benötigt wird, um mehrere Taktdomänen zu unterstützen, minimiert wird.
ZUSAMMENFASSUNG
Die Erfindung ist in den angehängten Ansprüchen definiert.
Die oben skizzierten Aufgaben werden zum größten Teil durch die Verwendung der beanspruchten Vorrichtung und des beanspruchten Verfahrens gelöst. Allgemein gesprochen wird eine Vorrichtung und ein Verfahren zum Verteilen mehrerer Taktsignale an mehrere Einrichtungen bereitgestellt, wobei ein codiertes Taktsignal verwendet wird. Ein Quelltaktsignal kann so codiert werden, daß es in einem codiertem Systemtakt resultiert. Der codierte Systemtakt kann an mehrere Einrichtungen in einem Computersystem verteilt werden. Die Einrichtungen können das codierte Systemtaktsignal so decodieren, daß ein Systemtaktsignal und ein globales Taktsignal erzeugt werden. Das Systemtaktsignal und das globale Taktsignal können dann an ihre entsprechenden Taktlasten auf jeder Einrichtung verteilt werden. In bestimmten Ausführungsformen können zusätzliche Informationen, wie z.B. Zustandsinformation, auf den codierten Systemtakt codiert werden. Eine Einrichtung kann so eingerichtet sein, daß sie die zusätzliche Information decodiert und ihren Zustand entsprechend ändert.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
Weitere Merkmale und Vorzüge der Erfindung werden beim Lesen der folgenden detaillierten Beschreibung und gemäß den begleitenden Zeichnungen deutlich, in denen:
1 ein Blockdiagramm ist, welches eine Ausführungsform eines Computersystems darstellt.
2 ist ein Blockdiagramm, welches eine Ausführungsform eines codierten Taktverteilungssystems darstellt.
3 ist ein Blockdiagramm, welches eine Ausführungsform eines Taktcodierungsschaltkreises darstellt.
4 ist ein zeitliches Ablaufdiagramm, welches einen Satz von Signalen darstellt, die der Ausführungsform aus 3 entsprechen.
5 ist ein Blockdiagramm, welches eine Ausführungsform des Taktcodierschaltkreises darstellt.
6 ist ein zeitliches Ablaufdiagramm, welches einen Satz von Signalen entsprechend der Ausführungsform aus 5 darstellt.
7 ist ein Blockdiagramm, welches eine Ausführungsform eines Taktdecodierschaltkreises darstellt.
8a ist ein zeitliches Ablaufdiagramm, welches einen Satz von Signalen gemäß der Ausführungsform aus 7 darstellt.
8b ist ein zeitliches Ablaufdiagramm, welches einen Satz von Signalen gemäß der Ausführungsform aus 7 darstellt.
9 ist ein Blockdiagramm, das eine Ausführungsform eines Taktdecodierschaltkreises darstellt.
10 ist ein zeitliches Ablaufdiagramm, welches einen Satz von Signalen gemäß der Ausführungsform aus 9 darstellt.
11 ist ein Blockdiagramm, welches eine Ausführungsform eines Taktdecodierschaltkreises darstellt.
12 ist ein zeitliches Ablaufdiagramm, welches einen Satz von Signalen gemäß der Ausführungsform aus 11 darstellt.
13 ist eine Grafik, welche ein Verfahren zum Codieren und Decodieren eines Takts in einem Computersystem darstellt.
14 ist ein zeitliches Ablaufdiagramm, welches ein Signal darstellt, das so eingerichtet ist, daß es eine Taktphase und andere Information codiert.
Während die Erfindung für verschiedene Modifikationen und alternative Ausführungsformen offen ist, werden bestimmte Ausführungsformen davon gemäß einem Beispiel in den Zeichnungen gezeigt und hierin im Detail beschrieben. Es ist jedoch offensichtlich, daß die Zeichnungen und die detaillierte Beschreibung derselben die Erfindung nicht auf die bestimmte offenbarte Ausführungsform beschränken, sondern es ist im Gegenteil die Absicht, alle Modifikationen, Äquivalente und Alternativen abzudecken, welche in den Schutzbereich der vorliegenden Erfindung fallen, wie er durch die begleitenden Ansprüche definiert ist.
DETAILLIERTE BESCHREIBUNG EINER AUSFÜHRUNGSFORM
Gemäß 1 ist ein Blockdiagramm gezeigt, welches eine Ausführungsform eines Computersystems darstellt. Andere Ausführungsformen sind möglich und kommen ebenfalls in Betracht. 1 stellt Prozessoren 110a–110(n), Speicher 120 und Buseinrichtungen 140a–140(n), die mit einer Bussteuerung 130 verbunden sind, dar. Prozessoren 110a–110(n) und Buseinrichtungen 140a-140(n) werden gemeinsam als Prozessoren 110 bzw. Buseinrichtungen 140 bezeichnet. Prozessoren 110a–110(n) und Buseinrichtungen 110a–110(n) werden individuell als Prozessor 110 bzw. Buseinrichtung 140 bezeichnet. Das Computersystem aus 1 kann so eingerichtet sein, daß es irgendeine Anzahl von Prozessoren 110 und Buseinrichtungen 140 aufweist. Der Speicher 120 kann ein oder mehrere Speicherniveaus aufweisen, die aus irgendeiner geeigneten Speichereinrichtung aufgebaut sind.
In der Ausführungsform aus 1 können die Buseinrichtungen 140 gemäß einem Systemtakt und einem globalen Takt, welche synchronisiert sind, arbeiten. In einer Ausführungsform kann der globale Takt mit einer langsameren Taktrate arbeiten als der Systemtakt. Zum Beispiel kann die Systemtaktrate bei einer Taktrate arbeiten, die das Vierfache der Taktrate des globalen Takts beträgt. In einer bestimmten Ausführungsform kann der Systemtakt bei 250 MHz arbeiten und der globale Takt kann bei 62,5 MHz arbeiten. In anderen Ausführungsformen kann das Verhältnis der Systemtaktrate zu der globalen Taktrate anderen ganzen Zahlen entsprechen. In einer anderen Ausführungsform können Signale, wie z.B. synchrone Rücksetzsignale, globale Signale und Flußsteuersignale mit dem globalen Takt synchronisiert sein. In anderen Ausführungsformen können andere Signale mit dem Systemtakt und/oder dem globalen Takt synchronisiert sein. Während der Systemtakt und der globale Takt physikalisch an jede Buseinrichtung 140 verteilt werden können, könnte diese Lösung die Infrastrukturkosten der Unterstützung zweier Taktverteilungsdomänen er fordern. Die Infrastrukturkosten könnten zusätzliche Verbindungsanschlüsse PCB- (printed circuit board, gedruckte Schaltkreisplatine) Schichten und Taktausgangspuffer aufweisen und sie könnten mit der Anzahl von Buseinrichtungen 140 zunehmen.
In der Ausführungsform aus 1 kann der Taktgenerator, der ein Systemtaktsignal erzeugt, so eingerichtet sein, daß er das Systemtaktsignal mit Phaseninformation des globalen Takts codiert. Das codierte Systemtaktsignal kann über das System an die Buseinrichtungen 140 verteilt werden. Die Buseinrichtungen 140 können jeweils so eingerichtet sein, daß sie das codierte Systemtaktsignal decodieren, so daß ein globales Taktsignal und ein Systemtaktsignal erzeugt werden. Entsprechend kann das System aus 1 mehrere Taktsignale an die Buseinrichtungen 140 bereitstellen, wobei eine einzige Taktverteilungsdomäne verwendet wird.
Gemäß 2 ist ein Blockdiagramm gezeigt, welches eine Ausführungsform eines codierten Taktverteilungssystems darstellt. Andere Ausführungsformen sind möglich und werden in Betracht gezogen. 2 zeigt einen Taktgenerator bzw. -erzenger 200, welcher mit einem Taktcodierschaltkreis 210 verbunden ist. Der Taktcodierschaltkreis 210 ist mit Taktdecodierschaltkreisen 220a–220(n) verbunden. Die Taktdecodierschaltkreise 220a–220(n) sind mit Taktgeneratorschaltkreisen 230a–230(n) verbunden, welche wiederum mit den Taktlasten 240a–240(n) verbunden sind. Die Taktdecodierschaltkreise 220a–220(n), die Taktgeneratorschaltkreise 230a–230(n) und die Taktlasten 240a–240(n) werden zusammen als Taktdecodierschaltkreise 220, Taktgeneratorschaltkreise 230 bzw. Taktlasten 240 bezeichnet. Die Taktdecodierschaltkreise 220a–220(n), die Taktgeneratorschaltkreise 230a–230(n) und die Taktlasten 240a–240(n) werden individuell als Taktdecodierschaltkreis 220, Taktgeneratorschaltkreis 230 bzw. Taktlast 240 bezeichnet. Das System aus 2 kann so eingerichtet sein, daß es irgendeine Anzahl von Taktdecodierschaltkreisen 220, Taktgeneratorschaltkreisen 230 und Taktlasten 240 aufweist. In einer Ausführungsform kann jede Einrichtung in einem System, wie z.B. Buseinrichtungen 140 in 1, einen Taktdecodierschaltkreis 220, einen Taktgeneratorschaltkreis 230 und eine Taktlast 240 aufweisen.
2 stellt eine Ausführungsform eines codierten Taktsystems dar. In 2 kann der Taktgenerator 200 so eingerichtet sein, daß ein Quellentaktsignal erzeugt wird, und er kann das Quellentaktsignal an den Taktcodierschaltkreis 210 weiterleiten. Der Taktcodierschaltkreis 210 kann so eingerichtet sein, daß er das Quellentaktsignal empfängt und ein codiertes Systemtaktsignal erzeugt. Das codierte Systemtaktsignal kann dann an die Taktdecodierschaltkreise 220 weitergeleitet werden. Die Taktdecodierschaltkreise 220 können so eingerichtet sein, daß sie das codierte Systemtaktsignal empfangen und decodieren. In einer Ausführungsform können die Taktdecodierschaltkreise 220 so eingerichtet sein, daß sie das codierte Systemtaktsignal in ein Kerntaktsignal und ein Phasensignal decodieren und das Kerntaktsignal und das Phasensignal an den Taktgeneratorschaltkreis 230 übertragen. In dieser Ausführungsform kann der Taktgeneratorschaltkreis 230 so eingerichtet sein, daß ein globales Taktsignal erzeugt wird, wobei das Kerntaktsignal und das Phasensignal verwendet werden. Der Taktgeneratorschaltkreis 230 kann ebenfalls so eingerichtet sein, daß ein Systemtaktsignal erzeugt wird, wobei das codierte Systemtaktsignal verwendet wird. Der Taktgeneratorschaltkreis 230 kann so eingerichtet sein, daß das Systemtaktsignal und das globale Taktsignal an die Taktlast 240 übertragen werden.
Gemäß 3 ist ein Blockdiagramm gezeigt, welches eine Ausführungsform eines Taktcodierschaltkreises darstellt. Andere Ausführungsformen sind möglich und werden in Erwägung gezogen. In 3 beträgt die Systemtaktrate viermal die globale Taktrate. 3 zeigt einen Frequenzteilerschaltkreis 310, welcher mit dem AND-Gatter 320 und dem AND-Gatter 330 verbunden ist. Das AND-Gatter 320 und das AND-Gatter 330 sind mit dem OR-Gatter 340 verbunden. Die in 3 gezeigte Ausführungsform kann in den Taktcodierschaltkreis 210, der in 2 gezeigt ist, eingebaut sein.
In 3 kann ein Quellentaktsignal in einem Frequenzteilerschaltkreis 310 empfangen werden. Der Frequenzteilerschaltkreis 310 kann so eingerichtet sein, daß er Signale erzeugt, welche der Quellentaktfrequenz geteilt durch bestimmte ganze Zahlen entsprechen. Wie angedeutet, kann der Frequenzteilerschaltkreis 310 ein Signal mit einer Quellentaktfrequenz geteilt durch acht (div 8), ein Signal mit einer Quellentaktfrequenz geteilt durch vier (div 4), ein Signal mit einer Quellentaktfrequenz geteilt durch zwei (div 2) und ein Signal mit einer Quellentaktfrequenz geteilt durch eins (div 1) erzeugen. Obwohl das div 1-Signal mit dem Quellentaktsignal übereinstimmen kann, kann der Frequenzteilerschaltkreis 310 das div 1-Signal zum Zweck der Synchronisation mit den div 8-, div 4- und div 2-Signalen erzeugen.
Wie angedeutet, können die von dem Frequenzteilerschaltkreis 310 erzeugten div 8-, div 4- und div 1-Signale an das AND-Gatter 320 übertragen werden. Das AND-Gatter 320 kann eine logische UND-Funktion auf die div 8-, div 4- und div 1-Signale anwenden, so daß das SigX-Signal erzeugt wird. Das SigX-Signal kann von dem AND-Gatter 320 an das OR-Gatter 340 übertragen werden. Ähnlich kann der Frequenzteilerschaltkreis 310 das div 2-Signal an das AND-Gatter 330 übertragen. Die verbleibenden Eingänge des AND-Gatters 330 können mit Vcc verbunden sein, d.h. auf eine positive Spannung festgelegt sein, so daß eine logische Eins erzeugt wird. Der Ausgang des AND-Gatters 330 kann an das OR-Gatter 340 übertragen werden. Das OR-Gatter 340 kann so eingerichtet sein, daß es eine logische OR-Funktion auf die Ausgänge der AND-Gatter 320 und 330 anwendet. Auf diese Weise kann ein codierter Systemtakt als der Ausgang des OR-Gatters 340 erzeugt werden.
Gemäß 4 ist ein zeitliches Ablaufdiagramm gezeigt, welches einen Satz von Signalen entsprechend der Ausführungsform aus 3 darstellt. Das in 4 abgebildete Signal weist das Quellentaktsignal, das div 2-Signal, das div 4-Signal, das div 8-Signal, das SigX-Signal, den codierten Systemtakt, den Systemtakt und den globalen Takt auf. Obwohl nicht gezeigt, kann das div 1-Signal zu dem Quellentaktsignal in 4 passen. In 4 sind die div 2-, div 4- und div 8-Signale zur Veranschaulichung so gezeigt, daß sie mit dem Quellentaktsignal phasenausgerichtet sind. Es ist darauf hinzuweisen, daß die div 2-, div 4- und div 8-Signale sowie das div 1-Signal aufgrund zeitlicher Verzögerungen des Frequenzteilerschaltkreises 310 gegenüber den Quellentaktsignalen phasenverschoben sein können.
Wie aus 4 ersichtlich, hat das codierte Systemtaktsignal ein Tastverhältnis von 75% "high" auf jedem vierten Impuls mit einem nominalen Tastverhältnis von 50% "high" auf den verbleibenden Impulsen. Das Systemtaktsignal hat im Vergleich dazu ein Tastverhältnis von 50% "high" auf jedem Impuls. In der Ausführungsform aus 3 beträgt die globale Taktrate ein Viertel der Systemtaktrate und der erste Impuls, welcher auf das Tastverhältnis mit 75% "high" auf dem codierten Systemtakt folgt, kann als synchron mit dem globalen Taktsignal definiert werden. Daher ist das globale Taktsignal so dargestellt, daß es phasenausgerichtet zu dem ersten Impuls des codierten Systemtakts ist, welcher auf das Tastverhältnis von 75% "high" folgt. Andere Ausführungsformen können das globale Taktsignal als synchron mit anderen Impulsen relativ zu dem Impuls mit dem Tastverhältnis von 75% "high" definieren.
Gemäß 5 ist ein Blockdiagramm gezeigt, welches eine Ausführungsform eines Taktcodierschaltkreises zeigt. Andere Ausführungsformen sind möglich und werden in Betracht gezogen. 5 zeigt einen Frequenzteilerschaltkreis 510 und einen 90 Grad-Phasenverschiebungs-DLL (delay locked loop) 520, welcher mit einem AND-Gatter 530 verbunden ist. Das AND-Gatter 530 ist mit einem OR-Gatter 540 verbunden. Die in 5 gezeigte Ausführungsform kann in den Taktcodierschaltkreis 210, der in 2 gezeigt ist, eingebaut sein.
In 5 kann ein Systemtaktsignal von dem Frequenzteilerschaltkreis 510, einem 90 Grad-Phasenverschiebungs-DLL 520 und dem OR-Gatter 540 empfangen werden. Der Frequenzteilerschaltkreis 510 kann so eingerichtet sein, daß Signale erzeugt werden, die der Quellentaktfrequenz geteilt durch bestimmte ganze Zahlen entsprechen. Wie angedeutet, kann der Frequenzteilerschaltkreis 510 ein Signal mit einer Quellentaktfrequenz geteilt durch vier (div 4) und Signal mit einer Quellentaktfrequenz geteilt durch zwei (div 2) erzeugen. Der 90 Grad-Phasenverschiebungs-DLL 520 kann so eingerichtet sein, daß er das Systemtaktsignal um 90 Grad verschiebt, so daß ein verschobenes Systemtaktsignal erzeugt wird.
Wie angedeutet, werden die von dem Frequenzteilerschaltkreis 510 erzeugten div 4- und div 2-Signale und das von dem 90 Grad-Phasenverschiebungs-DLL 520 erzeugte verschobene Systemtaktsignal an das AND-Gatter 530 übertragen. Das AND-Gatter 530 kann eine logische AND-Funktion auf die div 4-, div 2- und das verschobene Systemtaktsignal anwenden, so daß das SigX-Signal erzeugt wird. Das SigX-Signal kann von dem AND-Gatter 530 an das OR-Gatter 540 übertragen werden. Das OR-Gatter 540 kann so eingerichtet sein, daß eine logische OR-Funktion auf das SigX- und das Systemtaktsignal angewendet wird. Auf diese Weise kann bei einem 4:1-Taktratenverhältnis des Systemtakts und des globalen Takts ein codierter Systemtakt als der Ausgang des OR-Gatters 540 erzeugt werden.
Gemäß 6 ist ein zeitliches Ablaufdiagramm gezeigt, welches einen Satz von Signalen entsprechend der Ausführungsform aus 5 darstellt. Die in 6 abgebildeten Signale weisen das Systemtaktsignal, das div 2-Signal, das div 4-Signal, das verschobene Systemtaktsignal, das SigX-Signal, den codierten Systemtakt und den globalen Takt auf. In 6 sind zur Veranschaulichung alle Signale phasenausgerichtet zu dem Systemtaktsignal gezeigt. Es ist zu bemerken, daß die Signale aufgrund zeitlicher Verzögerungen aus dem Frequenzteilerschaltkreis 510, dem 90 Grad-Phasenverschiebungs-DLL 520, dem AND-Gatter 530 und dem OR-Gatter 540 gegenüber dem Systemtaktsignal phasenverschoben sein können.
Wie aus 6 ersichtlich, hat das codierte Systemtaktsignal ein Tastverhältnis von 75% "high" auf jedem vierten Impuls mit einem nominalen Tastverhältnis von 50% "high" auf den verbleibenden Impulsen. Das Systemtaktsignal hat im Vergleich ein Tastverhältnis von 50% "high" auf jedem Impuls. In der Ausführungsform aus 5 beträgt die globale Taktrate ein Viertel der Systemtaktrate und der erste Impuls, welcher dem Tastverhältnis von 75% "high" auf dem codierten Systemtakt folgt, kann synchron zu dem globalen Taktsignal definiert sein. Daher ist das globale Taktsignal phasenausgerichtet zu dem ersten Impuls des codierten Systemtakts gezeigt, welcher dem Tastverhältnis von 75% "high" folgt. Andere Ausführungsformen können das globale Taktsignal synchron zu anderen Impulsen relativ zu dem Impuls mit dem Tastverhältnis von 75% "high" definieren.
Gemäß 7 ist ein Blockdiagramm gezeigt, welches eine Ausführungsform eines Taktdecodierschaltkreises zeigt. Andere Ausführungsformen sind möglich und werden in Betracht gezogen. 7 zeigt Buseinrichtungen 700, die einen PLL (phase locked loop, Phasenregelkreis) 710 aufweist, der mit einem Frequenzteilerschaltkreis 720, einem Inverter 730 und einem AND-Gatter 740 verbunden ist. Die in 7 gezeigte Ausführungsform kann in einen Taktdecodierschaltkreis 220, der in 2 gezeigt ist, eingebaut sein.
In 7 kann die Buseinrichtung 700 so eingerichtet sein, daß sie ein codiertes Systemtaktsignal, wie z.B. eines der codierten Systemtaktsignale, die von der Ausführungsformen aus 3 oder 5 erzeugt werden, empfängt. Das codierte Systemtaktsignal kann an den Referenz(ref) Eingang des PLL 710 geleitet werden. Der PLL 710 kann so eingerichtet sein, daß er ein Kerntaktsignal ausgibt. Das Kerntaktsignal kann an einen Frequenzteilerschaltkreis 720 geleitet werden. Der Frequenzteilerschaltkreis 720 kann so eingerichtet sein, daß ein Rückkopplungstaktsignal ausgegeben wird, d.h. die Kerntaktsignalfrequenz geteilt durch zwei, und er kann das Rückkopplungstaktsignal an den Rückkopplungs- (fb-) Eingang des PLL 710 leiten. Der PLL 710 kann einen Phasendetektor für die ansteigende Flanke verwenden und er kann einen geeigneten Phasenregelkreis aufweisen.
Das Rückkopplungstaktsignal kann auch an den Inverter 730 geleitet werden. Der Inverter 730 kann so eingerichtet sein, daß er das Rückkopplungstaktsignal in ein invertiertes Rückkopplungstaktsignal invertiert und er kann das invertierte Rückkopplungstaktsignal an ein AND-Gatter 740 leiten. Das AND-Gatter 740 kann so eingerichtet sein, daß es das codierte Systemtaktsignal empfängt und eine logische AND-Funktion auf das codierte Systemtaktsignal und das Rückkopplungstaktsignal anwendet, so daß das Phasensignal erzeugt wird.
Gemäß 8a ist ein zeitliches Ablaufdiagramm gezeigt, welches einen Satz von Signalen entsprechend der Ausführungsform aus 7 darstellt. Die in 8a gezeigten Signale weisen das codierte Systemtaktsignal, das Rückkopplungstaktsignal, das invertierte Rückkopplungstaktsignal, das Phasensignal, das Kerntaktsignal und das globale Taktsignal auf. In 8a sind zur Veranschaulichung alle Signale phasenausgerichtet zu dem codierten Systemtaktsignal gezeigt. Es ist zu bemerken, daß die Signale aufgrund zeitlicher Verzögerungen an dem PLL 710, dem Frequenz teilerschaltkreis 720, dem Inverter 730 und dem AND-Gatter 740 gegenüber dem codierten Systemtaktsignal phasenverschoben sein können.
Wie aus 8a ersichtlich ist, hat das codierte Systemtaktsignal ein Tastverhältnis von 75% "high" auf jedem vierten Impuls mit einem nominalen Tastverhältnis von 50% "high" auf den verbleibenden Impulsen. Das Rückkopplungstaktsignal und das invertierte Rückkopplungstaktsignal haben ein Tastverhältnis von 50% "high" auf jedem Impuls. Wie bei den Ausführungsformen aus 3 und 5 für ein 4:1-Taktratenverhältnis von Systemtakt zu globalem Takt angemerkt, kann der erste Impuls, welcher dem Tastverhältnis von 75% "high" auf dem codierten Systemtakt folgt, als synchron zu dem globalen Taktsignal definiert sein. Daher ist das globale Taktsignal phasenausgerichtet zu dem ersten Impuls des codierten Systemtakts gezeigt, welcher dem Impuls mit Tastverhältnis von 75% "high" folgt. Andere Ausführungsformen können das globale Taktsignal als synchron mit anderen Impulsen relativ zu dem Impuls mit Tastverhältnis von 75% "high" definieren.
Es ist anzumerken, daß die Impulse des Phasensignals, Impulse 802 und 812, welche von der Ausführungsform aus 7 erzeugt werden, dem Tastverhältnis von 75% "high" des codierten Systemtakts entsprechen. Die Impulse 802 und 812 können mit dem Kerntaktsignal verwendet werden, so daß das globale Taktsignal erzeugt wird. Zum Beispiel können, wenn das globale Taktsignal als synchron zu dem ersten Impuls, welcher dem Tastverhältnis von 75% "high" auf dem codierten Systemtakt folgt, definiert ist, die Impulse 806 und 816 des globalen Taktsignals so erzeugt werden, daß sie synchron zu den Kerntaktimpulsen 804 und 814 sind, d.h. den Kerntaktimpulsen, die den Phasensignalimpulsen 802 und 812 folgen. Daher können das Phasensignal und der Kerntakt an einen Taktgeneratorschaltkreis, wie z.B. den Taktgeneratorschaltkreis 230 aus 2, weitergeleitet werden, so daß ein Systemtakt und ein globaler Takt erzeugt werden.
Gemäß 8b ist ein zeitliches Ablaufdiagramm gezeigt, welches einen Satz von Signalen entsprechend der Ausführungsform aus 7 darstellt. 8b stellt eine Schwierigkeit dar, die in bestimmten Konfigurationen der Ausführungsform aus 7 auftreten kann. Die in 8b gezeigten Signale weisen das codierte Systemtaktsignal, das Rückkopplungstaktsignal, das invertierte Rückkopplungstaktsignal, das unsaubere Phasensignal, das Kerntaktsignal und das globale Taktsignal auf. In 8b sind zur Veranschaulichung alle Signale phasenausgerichtet zu dem codierten Systemtaktsignal gezeigt. Es ist zu bemerken, daß aufgrund zeitlicher Verzögerungen von dem PLL 710, dem Frequenzteilerschaltkreis 720, dem Inverter 730 und dem AND-Gatter 740 die Signale gegenüber dem codierten Systemtaktsignal phasenverschoben sein können.
Die schattierten Bereiche aus 8b sollen zeitliche Perioden anzeigen, in denen die entsprechenden Signale Übergänge sein können. Dies liegt an dem positiven oder negativen Phasenfehler in dem PLL 710 und Verzögerungsanpassungsfehlern der Signalweiterleitung (Signalrouting). Die Perioden, in denen die Rückkopplungstakte und der invertierte Rückkopplungstakt dem Übergangszustand entsprechen, können zu unerwünschten Impulsspitzen 850 auf dem unsauberen Phasensignal führen. In bestimmten Ausführungsformen können die Impulsspitzen 815 die richtige Erzeugung des Systemtakt- und des globalen Taktsignals verhindern. Die Ausführungsformen aus
9 und 11, die unten diskutiert werden, können verwendet werden, um die Impulsspitzen zu verhindern.
Gemäß 9 ist ein Blockdiagramm gezeigt, welches eine Ausführungsform eines Taktdecodierschaltkreises zeigt.
Andere Ausführungsformen sind möglich und werden in Betracht gezogen. 9 zeigt eine Buseinrichtung 900, die einen PLL (phase locked loop, Phasenregelkreis) 910 aufweist, der mit einem Frequenzteilerschaltkreis 920, einem Inverter 930, einem OR-Gatter 940, Invertern 950 und einem AND-Gatter 960 verbunden ist. Die in der 9 gezeigte Ausführungsform kann in den Taktdecodierschaltkreis 220, der in 2 gezeigt ist, eingebaut sein.
In 9 kann die Buseinrichtung 900 so eingerichtet sein, daß sie ein codiertes Systemtaktsignal, wie z.B. eines der codierten Systemtaktsignale, die von den Ausführungsformen aus 3 oder 5 erzeugt wurden, empfängt. Das codierte Systemtaktsignal kann an den Referenz(ref) Eingang des PLL 910 weitergeleitet werden. Der PLL 910 kann so eingerichtet sein, daß er ein Kerntaktsignal ausgibt. Das Kerntaktsignal kann an den Frequenzteilerschaltkreis 920 weitergegeben werden. Der Frequenzteilerschaltkreis 920 kann so eingerichtet sein, daß er ein Rückkopplungstaktsignal ausgibt, d.h. eine Kerntaktsignalfrequenz geteilt durch zwei, und er kann das Rückkopplungstaktsignal an den Rückkopplungs- (fb-) Eingang des PLL 910 weitergeben. PLL 910 kann einen Phasendetektor für die ansteigende Flanke aufweisen und er kann jeden geeigneten Phasenregelkreis aufweisen.
Das Rückkopplungstaktsignal kann ebenso an den Inverter 930 weitergeleitet werden. Der Inverter 930 kann so eingerichtet sein, daß er das Rückkopplungstaktsignal in ein invertiertes Rückkopplungstaktsignal invertiert, und er kann das invertierte Rückkopplungstaktsignal an das AND-Gatter 960 weitergeben. Das Rückkopplungstaktsignal und das codierte Systemtaktsignal können an das OR-Gatter 940 weitergegeben werden. Das OR-Gatter 940 kann so eingerichtet sein, daß es eine logische OR-Funktion auf das Rückkopplungstaktsignal und das codierte Systemtaktsignal anwendet, und es kann so eingerichtet sein, daß es den Ausgang der Funktion an den Inverter 950 weitergibt. Die Inverter 950 können zu Zeithaltungszwecken verwendet werden und sie können in bestimmten Ausführungsformen weggelassen werden. Die Ausgangssignale der Inverter 950 können an das AND-Gatter 960 weitergeleitet werden. Das AND-Gatter 960 kann so eingerichtet sein, daß es das Ausgangssignal der Inverter 950 empfängt und eine logische AND-Funktion auf das Ausgangssignal der Inverter 950 und auf das invertierte Rückkopplungstaktsignal anwendet, so daß das Phasensignal erzeugt wird.
Gemäß 10 ist ein zeitliches Ablaufdiagramm gezeigt, welches einen Satz von Signalen entsprechend der Ausführungsform aus 9 darstellt. Die in 10 abgebildeten Signale weisen das codierte Systemtaktsignal, das Rückkopplungstaktsignal, das invertierte Taktsignal, das ungenaue Phasensignal, das Phasensignal, das Kerntaktsignal und das globale Taktsignal auf. In 10 sind zur Veranschaulichung alle Signale phasenausgertchtet zu dem codierten Systemtaktsignal gezeigt. Es ist zu bemerken, daß die Signale aufgrund von zeitlichen Verzögerungen von dem PLL 910, dem Frequenzteilerschaltkreis 920, dem Inverter 930, dem OR-Gatter 940, den Invertern 950 und dem AND-Gatter 960 gegenüber dem codierten Systemtaktsignal phasenverschoben sein können.
Die schattierten Bereiche aus 10 sollen zeitliche Perioden darstellen, in denen die entsprechenden Signale entweder die niedrigen Zustände oder die hohen Zustände der entsprechenden Impulse sein können. Wie oben bemerkt, können die Perioden, welche dargestellt sind, so daß die Rückkopplungstakt- und die invertierten Rückkopplungstaktsignale einem Übergangszustand entsprechen, zu unerwünschten Impulsspitzen 1010 führen, wie durch das unsaubere Phasensignal angedeutet. Der Schaltkreis aus 9 kann jedoch verhindern, daß Impulsspitzen 1010 auf dem gezeigten Impulssignal auftreten. Im Ergebnis können das Phasensignal und das Kerntaktsignal so verwendet werden, daß ein Systemtakt und ein globaler Takt, wie oben gemäß 8a beschrieben, erzeugt werden.
Gemäß 11 ist ein Blockdiagramm gezeigt, welches eine Ausführungsform eines Taktdecodierschaltkreises darstellt. Andere Ausführungsformen sind möglich und werden in Betracht gezogen. 11 zeigt eine Buseinrichtung 1100, die einen PLL (phase locked loop) 1110 aufweist, der mit einem Frequenzteilerschaltkreis 1120, einem Inverter 1130, einem Verzögerungsschaltkreis 1140 und einem getakteten D-Flip-Flop 1150 verbunden ist. Die in 11 gezeigte Ausführungsform kann in den in 2 gezeigten Taktdecodierschaltkreis 220 eingebaut sein.
In 11 kann die Buseinrichtung 1100 so eingerichtet sein, daß sie ein codiertes Systemtaktsignal, wie z.B. eines der codierten Systemtaktsignale, welche von der Ausführungsform aus 3 oder 5 erzeugt wurden, empfängt. Das codierte Systemtaktsignal kann an den Referenz- (ref-) Eingang des PLL 1110 übertragen werden. Der PLL 1110 kann so eingerichtet sein, daß er ein Kerntaktsignal ausgibt. Das Kerntaktsignal kann an den Frequenzteilerschaltkreis 1120 übertragen werden. Der Frequenzteilerschaltkreis 1120 kann so eingerichtet sein, daß er ein Rückkopplungstaktsignal ausgibt, d.h. die Kerntaktsignalfrequenz geteilt durch zwei, und er kann das Rückkopplungstaktsignal an den Rückkopplungs- (fb-) Eingang des PLL 1110 übertragen. Der PLL 1110 kann einen Phasendetektor für die ansteigende Flanke verwenden und er kann einen geeigneten Phasenregelkreis aufweisen.
Das Rückkopplungstaktsignal kann ebenso an den Inverter 1130 übertragen werden. Der Inverter 1130 kann so eingerichtet sein, daß er das Rückkopplungstaktsignal in ein invertiertes Rückkopplungstaktsignal invertiert, und er kann das invertierte Rückkopplungstaktsignal an den zeitlichen Verzögerungsschaltkreis 1140 übertragen. Der zeitliche Verzögerungsschaltkreis 1140 kann so eingerichtet sein, daß er das invertierte Rückkopplungstaktsignal verzögert. In einer Ausführungsform kann der zeitliche Verzögerungsschaltkreis 1140 so eingerichtet sein, daß er das invertierte Rückkopplungstaktsignal um eine Zeit größer als der Versatz von Referenzsignal zu Rückkopplungstaktsignal verzögert. In anderen Ausführungsformen kann der zeitliche Verzögerungsschaltkreis 1140 so eingerichtet sein, daß er das invertierte Rückkopplungstaktsignal um andere zeitliche Beträge verzögert. Der zeitliche Verzögerungsschaltkreis 1140 kann so eingerichtet sein, daß er das invertierte Rückkopplungstaktsignal an den Takteingang des getakteten D-Flip-Flop 1150 überträgt. Der getaktete D-Flip-Flop 1150 kann so eingerichtet sein, überträgt. Der getaktete D-Flip-Flop 1150 kann so eingerichtet sein, daß er das codierte Systemtaktsignal als seinen D-Eingang empfängt und daß er das Phasensignal erzeugt.
Gemäß 12 ist ein zeitliches Ablaufdiagramm gezeigt, welches einen Satz von Signalen entsprechend der Ausführungsform aus 11 darstellt. Die in 12 abgebildeten Signale weisen das codierte Systemtaktsignal, das Rückkopplungstaktsignal, das invertierte Rückkopplungstaktsignal, das Phasensignal, das Kerntaktsignal und das globale Taktsignal auf. In 12 sind zur Veranschaulichung alle Signale phasenausgerichtet mit dem codierten Systemtaktsignal gezeigt. Es ist zu bemerken, daß die Signale aufgrund zeitlicher Verzögerungen von dem PLL 1110, dem Frequenzteilerschaltkreis 1120, dem Inverter 1130, dem zeitlichen Verzögerungsschaltkreis 1140 und dem getakteten D-Flip-Flop 1150 gegenüber dem codierten Systemtaktsignal phasenverschoben sein können.
Die schattierten Bereiche aus 12 sollen die zeitlichen Perioden andeuten, in denen die entsprechenden Signale entweder in dem niedrigen Zustand oder in dem hohen Zustand der entsprechenden Impulse sein können. Die Ausführungsform aus 11 kann die unerwünschten Impulsspitzen, welche oben in 8b und 10 beschrieben wurden, vermeiden. Als ein Ergebnis können das Phasensignal und das Kerntaktsignal so verwendet werden, daß ein Systemtakt und ein globaler Takt wie oben in Bezug auf 8a beschrieben, erzeugt werden. In einer Ausführungsform kann ein Kerntaktimpuls, welcher einem Phasensignalimpuls folgt, als synchron zu dem globalen Taktsignal definiert sein. In 12 sind die globalen Taktimpulse 1206 und 1216 als synchronisiert zu den Kerntaktimpulsen 1204 bzw. 1214 gezeigt, da die Kerntaktimpulse 1204 und 1214 den Phasensignalimpulsen 1202 bzw. 1212 folgen. In anderen Ausführungsformen kann das globale Taktsignal als synchron mit anderen Kerntaktimpulsen definiert sein.
Gemäß 13 ist eine Grafik gezeigt, welche ein Verfahren zum Codieren und Decodieren eines Takts in einem Computersystem darstellt. Varianten des Verfahrens sind möglich und werden in Betracht gezogen. In 13 kann wie in Block 1302 bezeichnet ein codierter Systemtakt aus einem Quellentakt erzeugt werden. Der codierte Systemtakt kann wie in Block 1304 gezeigt an eine Buseinrichtung übertragen werden. Der codierte Systemtakt kann von der Buseinrichtung decodiert werden, so daß ein Phasensignal und ein Kerntakt, wie in Block 1306 dargestellt, erzeugt werden. Ein globaler Takt kann wie in Block 1308 dargestellt aus dem Phasensignal und dem Kerntakt erzeugt werden. Ein Systemtakt kann wie in Block 1310 dargestellt aus dem codierten Systemtakt erzeugt werden. Der globale Takt und der Systemtakt können wie in Block 1312 dargestellt an Taktlasten übertragen werden. Die Abschnitte des Verfahrens, die in den Blöcken 1306, 1308, 1310 und 1312 dargestellt sind, können in Buseinrichtungen, Prozessoren und/oder Speichersteuerungen auftreten.
Gemäß 14 ist ein zeitliches Ablaufdiagramm gezeigt, welches ein Signal darstellt, das so eingerichtet ist, daß es eine Taktphase und andere Informationen codiert. In 14 bildet ein codiertes Systemtaktsignal ein Phasensignal, ein Kerntaktsignal und ein globales Taktsignal ab.
Wie oben angemerkt, kann ein globales Taktsignal synchron zu einem Impuls des Kerntaktsignals erzeugt werden, welcher in einer Ausführungsform einem Impuls des Phasensignals folgt. Z.B. ist in 14 der globale Taktimpuls 1430 synchron zu dem Kerntaktimpuls 1420 gezeigt. Der Kerntaktimpuls 1420 folgt dem Phasenimpuls 1410, wobei der Phasenimpuls 1410 dem codierten Systemtaktimpuls 1400 entspricht. In 14 ist jeder vierte Impuls des codierten Systemtakts zu einem 50%-igen hohen Arbeitszyklus gestreckt. In anderen Ausführungsformen können i andere Impulse des codierten Systemtakts gestreckt oder verkürzt sein, wobei i eine ganze Zahl größer als Eins ist, und ein entsprechendes Phasensignal kann für die gestreckten oder verkürzten Impulse erzeugt werden.
Wie in 14 gezeigt, kann der codierte Systemtakt andere codierte Information zusätzlich zu der codierten Information aufweisen, welche verwendet werden kann, um einen globalen Takt zu erzeugen. Wie oben erwähnt, können Impulse wie z.B. codierte Systemtaktimpulse 1400, Phasenimpulse 1410 und Kerntaktimpulse 1420 so verwendet werden, daß ein globales Taktsignal erzeugt wird. Andere Informationen wie z.B. Zustandsinformationen können durch Strecken oder Verkürzen anderer Impulse auf dem codierten Systemtakt codiert werden. Z.B. können die Impulse 1402 und 1404 zu Phasensignalimpulsen 1412 bzw. 1414 führen und diese Phasensignalimpulse können entweder alleine oder in Verbindung mit dem Kerntaktsignal so verwendet werden, daß zusätzliche Information an die Buseinrichtungen weitergeleitet wird, welche das codierte Taktsignal empfangen. Die zusätzliche Information könnte solche Information aufweisen, wie z.B. ein globales Rücksetzsignal oder einen Identifizierer zum Einschalten einer EnergyStar-Betriebsart mit niedrigerem Stromverbrauch. Der codierte Systemtakt könnte gestreckte oder verkürzte hohe Impulse in einer Art und Weise aufweisen, welche es dem globalen Takt noch erlaubt als mit dem Systemtakt phasenausgerichtet erzeugt zu werden. Alternativ könnte der codierte Takt codierte Information aufweisen, welche nicht den globalen Takt aufweist.
Es ist anzumerken, daß andere Ausführungsformen eine andere Kerntaktrate als die Kerntaktrate verwenden können, welche das zweifache der in den obigen Ausführungsformen beschriebenen Systemtaktrate beträgt. Ebenfalls können der Frequenzteilerschaltkreis 720 (in 7 gezeigt), der Frequenzteilerschaltkreis 920 (in 9 gezeigt) oder andere PLL-Rückkopplungsteiler in anderen Ausführungsformen so eingerichtet sein, daß sie das Kerntaktsignal durch andere gerade ganze Zahlen teilen. In anderen Ausführungsformen kann die Phase des globalen Takts so eingestellt sein, daß sie anderen vorbestimmten Vielfachen des Kerntakts nach dem Phasenimpuls entspricht. Andere Taktverhältnisse, die eine Codierung ermöglichen, können ausgewählt werden.
Obwohl die oben dargestellten Ausführungsformen erheblich detailliert beschrieben wurden, sind andere Versionen möglich. Zahlreiche Abwandlungen und Änderungen sind für Fachleute offensichtlich, sobald sie die oben gemachte Offenbarung vollständig verstanden haben. Es ist beabsichtigt, daß die folgenden Ansprüche so interpretiert werden können, daß sie all diese Abwandlungen und Änderungen umfassen.

Claims

Vorrichtung mit: einem Taktcodierschaltkreis, der so ausgestaltet ist, daß er ein Quelltaktsignal empfängt, wobei der Taktcodierschaltkreis so ausgelegt ist, daß er unter Verwendung des Quelltaktsignals ein codiertes Systemtaktsignal erzeugt, einem Taktdecodierschaltkreis, der so ausgelegt ist, daß er das codierte Systemtaktsignal empfängt, wobei der Taktdecodierschaltkreis weiterhin so ausgelegt ist, daß er unter Verwendung des codierten Systemtaktsignals ein Phasensignal und ein Kerntaktsignal erzeugt, und einem Takterzeugungsschaltkreis, der so ausgestaltet ist, daß er unter Verwendung des Phasensignals und des Kerntaktsignals ein globales Taktsignal erzeugt, und wobei der Takterzeugungsschaltkreis so ausgelegt ist, daß er unter Verwendung des codierten Systemtaktsignals ein Systemtaktsignal erzeugt, welches synchron mit dem globalen Taktsignal ist.
Vorrichtung nach Anspruch 1, wobei das codierte Systemtaktsignal eine erste Mehrzahl von Impulsen und eine zweite Mehrzahl von Impulsen enthält, wobei die erste Mehrzahl von Impulsen einem anderen Tastverhältnis entspricht als die zweite Mehrzahl von Impulsen.
Vorrichtung nach Anspruch 2, wobei die erste Mehrzahl von Impulsen einem größeren Tastverhältnis als die zweite Mehrzahl von Impulsen entspricht.
Vorrichtung nach Anspruch 2, wobei die erste Mehrzahl von Impulsen einem kleineren Tastverhältnis als die zweite Mehrzahl von Impulsen entspricht.
Vorrichtung nach Anspruch 2, wobei jeder aus der ersten Mehrzahl von Impulsen unter einen regelmäßigen Intervall bzw. Abstand des codierten Systemtaktsignales auftritt.
Vorrichtung nach Anspruch 2, wobei auf jeden aus der ersten Mehrzahl von Impulsen eine ganzzahlige Anzahl von Impulsen der zweiten Mehrzahl folgt, und wobei diese ganzzahlige Anzahl größer als 1 ist.
Vorrichtung nach Anspruch 2, wobei das codierte Systemtaktsignal eine dritte Mehrzahl von Impulsen umfaßt, wobei die dritte Mehrzahl von Impulsen dem gleichen Tastverhältnis wie die erste Mehrzahl von Impulsen entspricht, und wobei die dritte Mehrzahl von Impulsen codierte Information enthält.
Vorrichtung nach Anspruch 2, wobei das Impulssignal eine dritte Mehrzahl von Impulsen enthält, wobei die dritte Mehrzahl von Impulsen der ersten Mehrzahl von Impulsen entspricht.
Vorrichtung nach einem der vorstehenden Ansprüche mit einer Mehrzahl von Einrichtungen, die mit dem Taktcodierschaltkreis verbunden sind, wobei jede aus der Mehrzahl von Einrichtungen aufweist: den Taktdecodierschaltkreis, und den Takterzeugungsschaltkreis.
Verfahren, welches aufweist: Erzeugen eines codierten Systemtaktsignals unter Verwendung eines Quelltaktsignals, Erzeugen eines Phasensignals und eines Kerntaktsignals unter Verwendung des codierten Systemtaktsignals, Erzeugen eines globalen Taktsignals unter Verwendung des Phasensignals und des Kerntaktsignals, und Erzeugen eines Systemtaktsignals, welches mit dem globalen Taktsignal synchron ist, und zwar unter Verwendung des codierten Systemtaktsignals.
Verfahren nach Anspruch 10, wobei das Erzeugen des codierten Systemtaktsignals aufweist: Erzeugen einer ersten Mehrzahl von Impulsen, und Erzeugen einer zweiten Mehrzahl von Impulsen, wobei die erste Mehrzahl von Impulsen ein anderes Tastverhältnis aufweist als die zweite Mehrzahl von Impulsen.
Verfahren nach Anspruch 11, wobei die erste Mehrzahl von Impulsen ein größeres Tastverhältnis hat als die zweite Mehrzahl von Impulsen.
Verfahren nach Anspruch 11, wobei die erste Mehrzahl von Impulsen ein kleineres Tastverhältnis hat als die zweite Mehrzahl von Impulsen.
Verfahren nach Anspruch 11, wobei auf jeden aus der ersten Mehrzahl von Impulsen eine ganze Zahl von Impulsen der zweiten Mehrzahl folgt, wobei die ganze Zahl größer als 1 ist.
Verfahren nach Anspruch 11, wobei das Erzeugen des codierten Systemtaktsignals aufweist: Erzeugen einer dritten Mehrzahl von Impulsen, wobei die dritte Mehrzahl von Impulsen demselben Tastverhältnis entspricht wie die erste Mehrzahl von Impulsen und wobei die dritte Mehrzahl von Impulsen codierte Information enthält.