Недостатком этого устройства вл етс ограниченна область примене: ни в св зи с тем, что оно не позвол ет обеспечить ввод данных в стандартные вычислительные устройства, которые обычно ориентировайы на ввод данных, равномерно распределенных во времени. 39 Целью изобретени вл етс расширение области применени устройства за счет разномерного распределени выходных данных во времени. Указанна цель достигаетс тем, что в устройство дл ввода информации , содержащее первый коммутатор, первый выход которого соединен с пер вым входом блока пам ти, выход которого подключен к первому входу второго коммутатора, второй вход которого объединен с первым входом первого коммутатора и соединен с первым выходом блока управлени , второй выход которого подключен к первому вхо- $ ду блока сопр жени , второй вход которого вл етс информационным входом устройства, введены сумматор, вто рой блок пам ти и третий коммутатор, первый, второй и третий входы кото- ; рого соединены с вторым, третьим и. первым выходами блока управлени соответственно , первый и второй выходы коммутатора с вторым входом первого блока пам ти и с первым входом второго блока пам ти соответственно, выход Bfoporo блока пам ти подключен к третьему входу второго коммутатора первый выход которого соединен с первым входом сумматора, второй вход которого подключен к выходу блока сопр жени , а выход - к второму входу первого коммутатора, третий вход которого вл етс сигнальным входом уст ройства, выход коммутатора соединен с вторым входом второго блока пам ти , второй выход второго коммутатора вл етс выходом устройства. Блок управлени содержит первый и второй делители частоты, триггер и формирователь тактовых сигналов, вход которого вл етс управл ющим входом блока, первый выход соединен с информационным входом первого делител частоты и вл етс вторым выходом блока, второй вход подсоединен к установочным входам первого и второго делител чactoты и триггера, выход первого делител частоты вл етс третьим выходом блока и соединен с информационным входом второго делител частоты выход которого соединен с информационным входом триггера , выход которого вл етс первым выходом блока. На чертеже изображена схема устройства . Устройство содержит блок 1 сопр женин , блок 2 управлени , первый, 6 второй и третий коммутаторы 3-5, сумматор 6, первый и второй блоки 7 и 8 пам ти, управл ющий информационный и сигнальный входы устройства, выход устройства.12, формирователь 13 тактовых сигналов, первый и второй делители и 15 частоты, триггер 16. Устройство работает следующим образом . В исходном состо нии по сигналу формировател 13 и блока 2. обеспечиваетс установка всех узлов в О. При этом первый вход сумматора 6 через коммутатор i соединен с выходом блока 7, вход которого через коммутатор 3 соединен с выходом сумматора 6, входные данные с входа 10 через блок 1 синхронно с управл ющими импульсами с вспомогательного выхода блока управлени поступают на сумматор 6, который совместно с блоком 7 обеспечивает синхронное накопление сумм S. s.sEI Xi + rN, ( -накопленна в i-ом чейке блока пам ти сумма; -число усредн емых реализаций-, -число выборок в одной реализации . Результирующа последовательность может рассматриватьс как полученна из входного сигнала путем фильтрации через фильтр с передаточной функцией HUi4 Г-г- IcO-Z- ) . :f фильтр с единичным коэффициен-. . . 2Л OM пропускани на 4actoTax UJ i-rjj где Т - период формировани выборок период импульсов на вспомогательном выходе блока 2. На этих частотах устройство не вносит также дополнительного фазового сдвига. На остальных частотах состдвл юии е входного сигнала подавл ютс . Благодар этому, после накоплени К входных реализаций обеспечиваетс подавление шумов и вредных составл ющих сложного входного сигнала. Деление на k в (2) может быть заменено считыванием сумм S со сдвигом разр дов на m 1og2k, что эквивалентно делению на 2, в том случае, если k есть цела степень числа два. 5 После того как пройдет k циклов суммировани сигналом с выхода делит л 15 переключаетс триггер 16, выхо ной сигнал которого переключает комм татор 3, в результате чего сумшл S| начинают накапливатьс в блоке 8, а ранее накопленные суммы S считываютс из блока 7 на вы)(од 12, причем, если вход 11 соединен с шиной, имеющей нулевой потенциал, происходит од новременно и очистка бпока 7. После завершени очередного цикла усреднени k реализаций происходит возврат из исходной коммутации. Суммы вы даютс на выход с периодом, опреде л емым периодом импульсов на соответствующем выходе блока 2. Таким . образом, целесообразно выбрать коэффициент делени первого делител равным k, а коэффициент второго делител 15 равным N. Синхронизаци выборок может осуществл тьс с помощью управл ющего сигнала, подаваемого на вХод 9. В описанном режиме выдача N выход ных выборок осуществл етс равномерно за врем , равное kNT, т.е. за Nk входных выборок, т.е. осуществл етс масштабирование выходных сигналов в k раз, что существенно снижает требовани по быстродействию последующей аппаратуры. Возьюжна также выдача выходных сумм 5 и в том же темпе, что и формирова ние входных выборок. В этом случае частота импульсов на дополнительном выходе должна быть равна частоте импульсов на выходе блока 2, при этом вход 11 и выход 12 объединены, В этом случае выходна последовательность S повтор етс в течение цикла накоплени , пока формируютс суммы S , k раз, т.е. выходна последовател ность представл ет собой последовательность входных данных после филь трамии и подавлени случайных шумов со сдвигом во времени на kNT. Если вход 12 не соедин ть с выходом 12, который, как и в рассмотренном ранее случае, соединить с шиной нулевого логического сигнала, то выходна последовательность будет выдана в темпе поступлени ,входных данных одной реализации, т.е. также как и в известном.устройстве, Таким образом, совокупность существеных отличительных признаков изоб ретени обеспечивает расширение функ циональных возможностей известного , 06 .- 6 устройства за счет равномерного распределени выходных данных. Формула из(ретени . 1. Устройство дл обработки информации , содержащее первый коммутатор , первый выход которого соединен с первым входом блока пам ти, выход которого подключен к первому входу второго коммутатора, второй вход которого и первый вход первого коммутатора соединены с первым выходсм блока управлени , второй выход которого подключен к первому входу блока сопр жени , второй вход которого вл етс информационным входом устройства , отличающеес тем, мто, с целью расширени области ;применени устройства путем равномерного распределени выходных данных во времени, в него введены сумматор , второй блок пам ти и третий коммутатор , первый, второй и третий входы которого соединены с вторым, третьим и первым выходами блока управлени соответственно, первый и второй выходы коммутатора соединены с вторым входом первого блока пам ти и с первым входом аторого блока пам ти соответственно , выход второго блока пам ти подключен к третьему входу второго коммутатора, первый выход которого соединен с перюлм входом сумматора , второй вход ког урого подключен к выходу блока сопр жени , а выход - к второму входу первого коммутатора , третий вход которого вл етс сигнальным входом устройства, выход коммутатора соединен с вторым входом второго блока пам ти, второй выход второго коммутатора вл етс выходом устройства. 2., Устройство по п. 1, о т л и ч а ю щ е е с. тем, что блок управлени содержит первый и второй делители частоты, триггер и формирователь тактовых сигналов, вход которого вл етс управл к цим входом блока, первый вход соединен с информационным входом первого делител частоты и вл етс вторым выходом блока, второй вход подсоединен к установочным входам первого и второго делител частоты и триггера, выход первого делител частоты„ вл етс третьим выходом блока и соединен с информационным входом второго делител частоты, выход которого соединен с информационным входом триггера, выход которого вл етс первым выходом блока. Источники информации, прин тые во внимание при экспертизе 1. Микулич Л.И. Аппаратура предварительной обработки информации дл 9 068 систем технической диагностики. Приборы и системы управлени , 197, № 4, с, 28-30.