SU1003352A1

SU1003352A1 - Управл емый делитель частоты с дробным коэффициентом делени

Info

Publication number: SU1003352A1
Application number: SU813343239A
Authority: SU
Inventors: Николай Николаевич Будько; Михаил Калманович Шмидов
Original assignee: Предприятие П/Я Р-6155
Priority date: 1981-10-06
Filing date: 1981-10-06
Publication date: 1983-03-07

Description

(54) УПРАВЛЯЕМЫЙ ДЕЛИТЕЛЬ ЧАСТОТЫ С ДРОБНЫМ КОЭФФИЦИЕНТОМ ДЕЛЕНИЯ

1

Изобретение относитс к импульсной технике и может найти применение в цифровых приборах.

Известен управл емый делитель частоты с дробным коэффициентом делени , содержащий пересчетный блок, сумматор, вентили дробной и целой части, элемент эапрета, элемеит задержки и триггер 1.

Недостатками указанного устройства вл ютс низкое быстродействие и узкий диапазон частот следовани входных импульсов, что обусловлено структурой устройства; содержащего последовательно включенные пересчетиый блок и сумматор, дл которого характерно низкое быстродействие.

Наиболее близким к предлагаемому по технической сущности вл етс устройство, содержащее элемент запрета, вентиль, источник кода -шслител . источник кода знаменател , элемент ИЛИ, сумматор, триггер и элемент задержки 2.

Недостатком известного устройства вл етс низкое быстродействие.

Цель изобретени - повышение быстродействи устройства.

Поставленна цель достигаетс тем, что в управл емьш делитель частоты с дробным коэффициентом делени , содержащий источник кода числител , источник кода знаменател и блок вентилей, введены.регистр, первый сумматор и второй сумматор, выход переиоса которого соединен с управл ющим входом блока вентилей, группа входов которого соединена с выходами ис10 точника кода числител , а группа выходов - с первой группой входов первого сумматора, втора группа входов которого соединена с группой выходов второго сумматора, а выходы - с входами регистра, управл ющий вход

15 которого соединен с входной шиной,а выходы - с первой группой входов второго сумматора, втора группа входов которого соединена с выходами источника кода знаменател .

20

На чертеже представлена структурна схема предлагаемого устройства.

Claims

Управл емый делитель частоты с дробным коэффициентом делени содержит исючмик 1 3100 кода числител , блок 2 вентилей, первый сумматор 3, регистр 4, источник 5 кода знаменате-. л , второй сумматор 6. Устройство работаетследующим образом. При поступлении сигнала на управл ющий вход регистра 4, в него записьгеаетс код, имеющийс на выходе первого сумматора 3. Этот код представл ет собой сумму двух кодов: кода, имеющегос на информационном выходе второго сумматора 6, и кода, индуцируемого источником 1. Второй сумматор 6 производит сложение кода, имеющегос на выходе регистра 4, и кода индуцируемого источником 5. Кроме: того , он формирует на выходе переноса выхода ной сигнал делител частоты. Переполнение второго сумматора 6 происходит , когда сумма двух слагаемых будет больще или равна емкости второго сумматора; 6. Емкость второго сумматора 6 кратна числу 2 и определ етс выражением 2 , где п - число разр дов второго сумматора 6. При переполнении вторюго сумматора 6 сигнал с его выхода переноса поступает на управл ющий вход блока 2 и разрещает прохождение сигнала, индуцируемого источником 1 на вход первого сумматора 3. Св зь выходов второго сумматора 6с. входами первого сумматора 3 позвол ет подавать на входы регистра 4 код имеющийс на входах второго сумматора 6, величина кото,рого соответствует значению накопленного кода от момента последнего переполнени второго сумматора 6 с добавлением значени . кода, который имелс на выходах второго сумматора 6 во врем действи последнего сигнала переполнени . Таким образом, периодически при перепол нении второго сумматора 6 происходит сложение первым сумматором 3 кода, индуцируемо го источником 1, и кода,, оставшегос после переполнени второго сумматора 6 на его выходах . Длительность импульса переполнени второго сумматора 6 равна промежутку времени между сигналом на входной шине, вызвавшим переполнение, и следующим сигналом на входной щине, который управл ет записью кода с ВЫХОДОВ, второго сумматора 6 в регистр 4 взамён кода, вызвавшего переполнение . Таким образом, введение новых элементов, а именно регистра и двух сумматоров, позвол ет повысить быстродействие устройства, следствием чего вл етс расщире1Ше диапазона частоты входных сигналов, что расшир ет возможности применени устройства. Формула изобретени Управл емый делитель частоты с дробным коэффициентом делени , содержащий истЬчник кода числител , источник кода знаменател и блок вентилей, отличающий с тем, что, с целью повыщени быстродействи , в него .введены регистр, первый сумматор и второй сумматор, выход переноса которого сбединен с управл ющим входом блока вентилей , группа входов которого соединена с выходами источника кода числител , а группа выходов - с первой группой входов tiepBoro сумматора, втора группа входов j Которого соединена с группой выходов второго сумматора, а выходы - с входами регистра, управл ющий вход которого соединен с входной шиной, а выходы - с первой группой входов второго сумматора, втора группа входов которого соеданена с выходами источника кода знаменател . Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР N 656216, кл. Н 03 К 23/00, 1976.
2.Авторское свидетельство СССР № 595863, кл. Н 03 К 23/00, 1975.