SU1019644A1 - Делитель частоты - Google Patents

Делитель частоты Download PDF

Info

Publication number
SU1019644A1
SU1019644A1 SU823383498A SU3383498A SU1019644A1 SU 1019644 A1 SU1019644 A1 SU 1019644A1 SU 823383498 A SU823383498 A SU 823383498A SU 3383498 A SU3383498 A SU 3383498A SU 1019644 A1 SU1019644 A1 SU 1019644A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
counting
frequency divider
elements
Prior art date
Application number
SU823383498A
Other languages
English (en)
Inventor
Владимир Андреевич Григоров
Original Assignee
Предприятие П/Я В-8466
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я В-8466 filed Critical Предприятие П/Я В-8466
Priority to SU823383498A priority Critical patent/SU1019644A1/ru
Application granted granted Critical
Publication of SU1019644A1 publication Critical patent/SU1019644A1/ru

Links

Landscapes

  • Manipulation Of Pulses (AREA)

Abstract

ДЕЛИТЕЛЬ ЧАСТОТЫ содержащий счетные триггеры, элементы И, элементы И-НЕ и элемент пропускани , входы которого соединены с выходами элетлентов-И-НЕ, первые входы когорых соединены с управл ющими входами делител  частоты, второй вход каждого элемента И-НЕ соединен с инверсным выходом соответствующего .счетного триггера, счетный вход каж-; ;дого счетного триггера, кроме пер«-« вого и второго, соединен с первым входом соответствун цего элемента И, выход которого соединен с третьим входом элемента И-НЕ, а второй вход элемента И соединен с выходом предыдущего элемента И, отличающи и с   тем, что, с целью повышени  быстродействи , в него введен элементСовпсшени , выход которого  вл етс  выходом делител  частоты, первый вход элемента совпадени  соединен с выходом элемента пропускани , а второй вход элемента совпадени   вл етс  входом делител  частоты и соединен со счетным входом первого счетного триггера, пр мой выход которого соединен с третьим входом И первого элемента И-НЕ и вторым входс г первого элемента И, а счетный вход каждого счетного триггера соединен с пр мьм выходом предыдущего счетного триггера, а О) 4 4

Description

Изобретение относитс  к вычислительной технике, его основное назна чение - работа в синтезаторах частоты , след щих устройствах автоматики Известен делитель частоты, содержащий двоичный счетчик на триггерах умножитель скважности двоичных сигналов на вентил х И 2, блок программируемых вентилей и выходной вентиль И-НЕ, при источник сигнала делимой частоты соединен со счетньвл входом первого триггера, один из вхо дов первого вентил  умножител  соеди нен с пр мым выходом первого триггера , один из входов программируемого вентил   вл етс  управл ющим, а другой вход данного вентил  соединен со ч четным входом второго триггера С J Недостатком этого делител  частот  вл етс  относительно низкое быстродействие , I Известен также делитель частоты, .содержащий счетные триггеры, элементы И, элементы И-НЕ и элемент пропускани , входы которого соединен с выходами элементов И-НЕ, первые входы которых соединены с управл ютщими входами делител  частоты, второй вход каждого элемента И-НЕ соединен с инверсньм выходом соответствующего счетного триггера, счетный вход каждого счетного триггера/ кроме первого и второго, соединен с пер Bbw входом соответствукадего элемента . И, выход которого соединен с третьим , входом элемента И-НЕ, а второй вход элемента И соединен с выходом предЕадущего элемента И . Недостатком такого делител  частоты  вл етс  относительно низкое быстродействие. Цель изобретени  - повышение быстродействи . Поставленна  цель достигаетс  тем что в делитель частоты, содержащий счетные триггеры, элементы И, элементы И-НЕ и элемент пропускани , входы которого соединены с выходами элементов И-НЕ, первые входы которых соединены с управл ющими входами делител  частоты, второй вхрд каждого элемеита Й-НЕ соединен с инверсным выходом соответствукадего счетного триггера, счетный вход каж дого счетного триггера, кроме первого и второго, соединен с первым входом соответствующего элемента И, выход которого соединей с третьим входсм элемента И-НЕ, а второй вход элег4ента И соединен с выходом предыдь его элемента И, введем элемент совпадени ; выход которого  вл етс  выходом делител  частоты, первый вход элемента совпадени  соединен с выходом элемента пропускани , а второй вход элемента совпадени   вл етс  входом делител  частоты- и соединен со счетным вхоДсм первого счетного триггера, пр мой выход которого соединен с третьим входом первого элемента И-НЕ и вторым входом первого элемента И, а счетный вхрд каждого счетного триггера соединен с пр мым выходрм предыдущего счетного триггера. На чертеже показана структурна  схема делител  частоты. Делитель частоты содержит счетные триггеры , элементы И , элементы И-НЕ , элемент 4 совпадени  и элемент 5 пропускани , входы которого соединены с выходами элементов И-НЕ 3 17-3 п-1 , первые входы которых соединены с управл ющими входами б делител  частоты, второй вход каждого элемента И-НЕ соединен с инверсным выходом соответствуннцего счетного триггера 1 2-;-1 п, счетный вход каждого счетного триггера , кроме первого и второго , соединен с первьм входе соответствующего элемента И , выход которого соединен с третьим входом элемента И-НЕ , а второй вход элемента И 2 1-г2 п-2 соединен с выходом предьшущего элемента И. Выход элемента 4 совпадени   вл етс  выходом, 7 делител  частоты, первый вход элемента 4 совпадени  соединен с выходом элемента 5 пропускани , а второй вход элемента 4 совпадени   вл етс  входом 8 делител  частоты и соединен со счетным входом первого счетного триггера , пр мой выход которого соединен с третьим входом первого элемента И-НЕ и вторым входом первого эле- . мента И , а счетный вход каждогр счетнрго триггера соединен с пр мым, выходом предыдущего счетного триггера. Рассмотрим работу делител  частоты дл  случа  . Трехразр дный делитель частоты работает следующим образом. При подаче на вход периодического сигнала на выходе каждрго последующего счетного триггера возникают двоичные сигналы с частотами в 2,4,8 и 16 раз ниже, чем на входе. Благодар  двум последовательно соединенным элементам И на выходе первого из них образуетс  сигнал п в виде 4-х периодических импульсов со скважностью 4 едиииц и сигнал К в виде 2-х периодических импульсов со скважностью 8 единиц« Однако при наборе в блоке 3 кода, например 101, на центральныйвход элемента 5 пропускани  периодический сигнал не пройдет из-за нулевого сигнала запрета второго элемента И-НБ. В то же врем , на первый и третий входы элемента 5 пропускани  придут сигналы. Причем сигнал п буде уже со скважностью в 16 единиц. Таким образомг на выходе элемента 5 пропускани  образуетс  уже 5 импульсов согласно коду 10 Но так как частота следовани .данных импульсов во времени интегральна  и .гораздо ниже, ч&л на входе устройртва., то последовательнорть в 5 импульсов  вл етс  периодическим строб-сигналом дл  сгичой входной последовательностиг .т.е. на выходе эле мента 4 совпалён пи возникает равномерно распределенный раз ноет н tieрнодический сигнал в 11 импульсов. Эта операци  тождественна уменьшрнню входной частоты в 16/11 раза нлн чтр тоже самое К16/11 1,45 ... Если осуществить полный набор кода .1Г1, т.е. 8 m п , то на все входы элемента 5 пропускани  уже придут 4-е импульса со скважностью в 4 единнцы дл  к, 2 импульса со скваж ностью в 8 единйЦ|1 дл  m и 1 ШФгцуЛьс со скважностью в 16 e нниц дл  п. В сумме будет всего 7 импульсов , которое вычитаютс  элементом 4 совпадени  с образован11ем результирующих 9-периодических импульсов. В этом случае понижение частоты с 16 импульсов до 9 надо рассматривать как деление ее в 16/9 раза или что Тоже самое 1С1б/9 1,77 ... 77.2 Покажем, как будет выгл деть -частоты, нгифимер в 1,374 раза, jHi сама программа делени  на j ailTHtS к эффициент раз. Шлёгал К 1,374 1 + 0,374 к далее находим приведенный параметр к1 по формуле . i l -l4H iiltm b455604... Следовательно, будем иметь кодовую структуру в виде столбца -131072 71,455604 +65536 -«-0,911208 1,822416 0,307968 0,615936 1,231872 0,463744 0,927488 и так дале.е, из которого вытекает, что источнику сигнала делимой частоты надо приписать высший в данной комбинации двоичный коэффициент 262144. Из левой части столбца также видно, что 1 импульс вычитаетс   з 4-х, остаток в 3 ю шульса вычитаетс  из 8, новый остаток в 5 ю«пульсов вычитаетс  из 64-х следующий остаток должен вычитатьс  из 128 и так далее. Поэтому обща  суиыа вычитаемых ю«пульсов определ етс  превышением отрицательной суммы двоичных сигналов над положительной (иначе делени  не будет) и составл ет всего 71355 строб-импульсов. На выходе же устройства должен возникнуть периодический остаток в виде 262144-71355 190789 импульсов . Таким образом, отнсиаение 262144/ 190789 1,373999... и есть истинный коэффициент делени , «максимально приближенный к заданному и отличающийс  от него на В1гличину в 0,00007%, Причал и эту ошибку в принципе можно свести до любой заданной наперед бесконечно малой величине, если проддлжить npepaaiHHoe кодирование столбца и найти дополнительные двоичные 1 и О аце более млгщшюс разр дов. Бели же полученную до зап той комбинацию единиц и нулей помен ть на ойратнуЬ,то в новом столбце 65536 1
сумма всех двоичных единиц точно 65 равна числу измываемых выходных вентилем импульсов. Действительно, 65536+4096+1024+512+128+32+16+8+2+ 71355. Это означает, что обратна  комб|снаци  закодированного параметра К как раз и соответствует програм1ме делени  на. коэффициент К... Поскольку начало обратного столбца всегда нулевое, то его следует отнести к источнику сигнала делимой частоты. Тогда интерпретаци  полученной программы будет следующей. Две последние единицы соответствуют единичному состо нию двух последних программируемых элементов И-НЕ. Третий нуль от конца соответствует нулевому состо нию третьему от конца программируемого элемента И-НЕ и так далее до первого программируемого элемента И-НЕ. Данную программу можно считывать и сверху вниз, т.е. в обратной комбинации первый элемент И-НЕ надо поставить k -Р2 ..2 где 3 - число вход щих в структуру программируемых элементов И-НЁ, а все А принимают значени  требуемых 1 или О в зависимости.от программы делени . Из данного алгоритма вытекает, что при малом числе триггеров пр мой переворот 1 и О до зап той на обратные значени  нежелателен из-за резкого возрастани  погрешности. В этом случае программа делени  будет точнее, если из двоичного числа дл  источника, которое всегда выгл  дит как 1 с последующими нул ми, вы честь двоичное число в виде 1 и О дл  столбца. Рассмотрим еще один пример, как будет выгл деть программа дл  делени  частоты в 1,681793 раза. Имеем ДгО,681793 и после кодировани  параметра 1 +й 1,189207 1+/1-0 ,681793/1+0,681793/, получаем сле дующую кодовую структуру дл  изъ ти  - ввода импульсов 1/001100000110111... Помен в все единищл на нуль, а все нули на единицы, получаем программу делени  0/110011111001000... первый вентиль последний вентиль Таким образом, первь й и второй программируемые элементы И-НЕ следует поставить в положение 1, трети и четвертый - в положение О, п тый дев тый - в положение 1 и так далее до последнего элемента И-НЕ. При этом в данной програиже погаситс  согласно всех единиц всего 8+64+128+256+512+1024+8192+16384 26568 импульсов. в единичное состо ние, второй-четвертый - в нулевое состо ние, п тый единичное , .шестой - нулевое и так далее. Таким образом, последнему программируемому элементу И-НЕ всегда соответствует младший разр д программы, апервому элементу И-НЕ старший разр д. Причем, если заранее известно число всех программируемых элементов И-НЕ, например j, то число всех элементов И равно на единицу меньше, т.е. j-1, а число всех счетных триггеров будет на единицу больше, т.е. j+1. Это оз.-. начает, что из входного числа импульсов с помощью набора кода программы будет равномерно от 1-го до импульсов, т.е.. точность установки коэффициента делени  определ етс  последним разр дом или величиной 1/2, а алгоритм задани  или подсчета любого коэффициента определ етс  выражением Но так как всего вводитс  65536 периодических импульсов, то на выходе останетс  уже 65536--26568 - 38968 равномерно распределенных импульсовj т.е. произошло деление входной частоты в 65536/38968 1,6817901.... раз. Несовпадение седьмого знака сви- .детельствует о прерванном кодировании параметра Кд в неудобном месте. Повысить же точность можно выше отмеченным приеме : продолжением кодировани  параметра Кд и нахождением новых комбинаций 1. и О столбца дл  дополнительных программируемых элементов И-НЕ при конкретно заданном общем максимальном числе всех данных элементов И-НЕ. При этом, если всем элементам И-НЕ приписать состо ние О, то входной сигнал через элемент 4 совпадени  пройдет без преп тствий, т.е. вычитани  не будет. Такую операцию частотного преобразовани  следует рассматривать как деление частоты на 1. Наоборот, если всем программируемым элементам И-НЕ приписать состо ние 1, то из всех вводимых в структуру импульсов вычтетс  всего один импульс и деление частоты будет уже в , 2 - 1/2 раза. Все прсжежуточные комбинации дл  программируемых элементов ИгНЕ дают ;Прс ежуточные коэффициенты делени  частоты Кд,всегда наход щегос -в пределах неравенства
1019644®
В то же врем  изменением состо ни  . Таким образом предлагаекп й десоответствующего элемента И-НБ мож-литель частоты обеспечивает высокую
но осуществить подстройку поделенной .точность задани .коэффициента делечастоты на нужное число импульсовни  при относительно высоком быстрои в нужную сторону. . действии.

Claims (1)

  1. ДЕЛИТЕЛЬ ЧАСТОТЫ; содержащий счетные триггеры, элементы И, элементы И-НЕ и элемент пропускания, входы которого соединены с выходами элементовИ-НЕ, первые входы которых соединены с управляющими входами делителя частоты, второй вход каждого элемента И-НЕ соединен с инверсным выходом соответствующего .счетного триггера; счетный вход каждого счетного триггера, кроме пер- вого и второго, соединен с первым входом соответствующего элемента И, выход которого соединен с третьим входом элемента И-НЕ, а второй вход элемента И соединен с выходом предыдущего элемента И, отличаю-’ щи й с я тем, что, с целью повышения быстродействия, в него введен элемент совпадения, выход которого является выходом делителя частоты, первый вход элемента совпадения соединен с выходом элемента пропускания, а второй вход элемента совпадения является входом делителя частоты и соединен со счетным входом первого счетного триггера, прямой выход которого соединен с третьим входом первого элемента И-НЕ и вторым вход первого элемента И, а счетный вход каждого счетного триггера соединен с прямым выходом предыдущего счетного триггера» ~SU „„1019644 '1019644 • \
SU823383498A 1982-01-14 1982-01-14 Делитель частоты SU1019644A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU823383498A SU1019644A1 (ru) 1982-01-14 1982-01-14 Делитель частоты

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU823383498A SU1019644A1 (ru) 1982-01-14 1982-01-14 Делитель частоты

Publications (1)

Publication Number Publication Date
SU1019644A1 true SU1019644A1 (ru) 1983-05-23

Family

ID=20992914

Family Applications (1)

Application Number Title Priority Date Filing Date
SU823383498A SU1019644A1 (ru) 1982-01-14 1982-01-14 Делитель частоты

Country Status (1)

Country Link
SU (1) SU1019644A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1. Патент US 3600686, кл. 328-38, 1976. 2. Эллиотт. БыстЕюдействутаций двоичный делитель частоты. ТИИЭР, 19.71, т.59, 8. с.147, фиг;3 (прототип) . *

Similar Documents

Publication Publication Date Title
SU1019644A1 (ru) Делитель частоты
SE429080B (sv) Digital filteranordning for olikformigt kvantiserade pulskodmodulerade signaler
SU658566A1 (ru) Кусочно-линейный функциональный преобразователь
SU419799A1 (ru) Измерительный преобр.лзователь ч.лстоты
SU1193671A1 (ru) Устройство дл вычислени гиперболического тангенса
SU1167608A1 (ru) Устройство дл умножени частоты на код
SU637788A1 (ru) Линейный интерпол тор
SU1383346A1 (ru) Логарифмический преобразователь
SU928347A1 (ru) Цифровой функциональный преобразователь
SU834889A1 (ru) Преобразователь "код-частота
SU1322334A1 (ru) Устройство дл счета изделий
SU1003352A1 (ru) Управл емый делитель частоты с дробным коэффициентом делени
SU586460A1 (ru) Устройство дл воспроизведени функций с крутизной,не превышающей 2к
SU272689A1 (ru) Преобразователь частоты в цифровой код
SU771877A1 (ru) Делитель частоты следовани импульсов с дробным коэффициентом делени
SU386410A1 (ru) Универсальный числовой функциональный
SU1383345A1 (ru) Логарифмический преобразователь
SU428413A1 (ru) Универсальный числовойфункциональный преобразователь типаприращение-приращение
SU557360A1 (ru) Устройство дл преобразовани двоичного кода
SU1136156A1 (ru) Устройство дл извлечени квадратного корн
SU955043A1 (ru) Квадратор
SU1215162A1 (ru) Цифровой генератор синусоидальных сигналов
SU723566A1 (ru) Преобразователь двоичного кода в двоично-дес тичный код
SU805333A1 (ru) Устройство дл вычислени расходагАзА
SU368618A1 (ru) Функциональный преобразователь типа «приращение-приращение»