Изобретение относитс к информационно-преобразовательной и вычислительной технике и может быть использовано при построении частотноцифровых приборов. Известен преобразователь код-частота , содержащий генератор импульсов блоки сравнени , счетчик импульсов, управл емый делитель частоты, регист кода числа, числовой регистр, триггеры управлени , блок считывани , суммируюций счетчик, элементы И и ин верторы 1 . Недостатком данного преобразовате л вл етс сложность схемного решени . Известен также двоичный преобразователь код-частота, который, содержит двоичный делитель частоты, блок формировани двоичных субгармоник , В полненный на D-триггерах, элемент ИЛ генератор эталонной частоты, при это двоичный делитель частоты выполнен на счетных триггерах, R-входы геров объединены и подключены к счетному входу делител частоты и выходу г.енератора эталонной частоты, С-входы D-триггеров соединены соответственно с единичными выходами двоичного делител частоты, D-входы подключены к шинам управлени преобразовател , а выходы 0-триггеров соединены с входами элемента ИЛИ С . , Среднее знамение частоты, синтезируемой на выходе преобразовател , определ етс как. .,r: i.,.2- . 4-2 (Я где п - число разр дов-делители частоты . Однако известный- преобразователь характеризуетс недостаточной точноетью преобразовани из-за неравномерности распределени импульсов выходной частоты, а также ограниченным диапазоном выходных частот.
Цель изобретени - повышение точности преобразовани и расширение диапазона выходных частот.
Постаапенна цель достигаетс тем, что в двоичный преобразователь код- 5 частота, содержащий двоичный делитель частоты, выполненный на счетнЫх триггерах , блок формировани частотных компонент, выполненный на D-триггерах, С-входы которых соединены с соответст-ю вукщими выходами двоичного делител частоты, Я-8ходы - с входом двоичного делител частоты и выходом генератора эталонной частоты, а выходы - с соответствующими входами элемента ИЛИ, д полнительно введены сглаживающий делитель частоты, элемент задержки, эл мент И и выполненный на триггерах ре гистр входного кода, при этом выход элемента ИЛИ соединен с входом сглаживающего делител частоты, а его дополнительный вход - с выходом элемента И, первый вход которого соединен с выходом элемента задержки, а второй вход - с выходом старшего раз р да регистра входного кода, выходы других разр дов которого соответственно подключены к D-входам 0-три1- геров, R-входы которых соединены с входом элемента задержки, причем С-входы триггеров регистра входного кода подключены к шине разрешени записи входного кода, а D-входы - к соответствующим входам управлени преобразователем Это позвол ет получить на выходе преобразовател последовательность импульсов с заданной равномерностью и расширить диапазон выходной частоты в два раза. На чертеже показана структурна электрическа схема устройства. Двоичный преобразователь код-частота содержит двоичный делитель частоты 1, блок формировани частотных компонент, выполненный на D-триггерах 2-4, элемент ИЛИ 5, генератор эталонной частоты 6, причем С-входы О-триггеров 2-4, соединены с соответствующими выходами двоичного делител частоты 1, выполненного на счетных триггерах , входы управлени 10-12, сглаживающий делитель частоты 13 элемент задержки 14, элемент И 15, регистр входного кода 16, вход старшего разр да которого вл етс входом 17 управлени преобразовател ,,а также шину разре
шени записи входного кода 18. При этом выход элемента ИЛИ 5 соединен с входом сглаживающего делител частоты 13 входы соответственно с выходами О-триггеров и элемента , И 15 Первый вход элемента И 15 соединен с выходом элемента задержки , второй вход - с выходом старшего разр да регистра входного кода 16. Выходы других разр дов регистра 16 соединены с D-входами О-триггеров 2-4, R-входы которых и вход элемента задержки 14 соединены с входом двоичного делител частоты 1 и выходом генератора эталонной частоты 6 о С-входы триггеров регистра входного кода 16 объединены и подключены к шине разрешени записи входного кода 18, D-входы триггеров остальных разр дов регистра 1б вл ютс входами 10-1,2 управлени преобразовател Преобразователь работает следующим образом. Входной двоичный код N разр дностью п+1 поступает на регистр входного кода 1б по входам 17, Ю, 11 и 12 управлени преобразовател . По сигналу с шины разрешени записи входного кода 18 входной код N записываетс в регистр входного кода 16. Частота с генератора эталонной частоты 6 f г, п 1 + ГП ЙХ-Р 1 где р - вес младшего разр да входного кода N; пит- разр дность делителей 1 и 13 соответственно ; поступает на двоичный делитель частоты 1 емкостью 2 и на элемент задерж-ки 14. Величина задержки должна быть Т/2 при , где Т - период входной частоты; tn - длительность импульса входной частоты, С выходов триггеров 7-9 последовательности импульсов поступают на С-входы D -триггеров 2-4, которые управл ютс с соответствующих выходов регистра входного кода 1б. Последовательности импульсов длительностью , равной длительности импульсов входной частоты, сформированные на D-триггерах 2-4 с частотами /2 , где (. - номер разр да делител частоты 1 , поступают на элемент ИЛИ 5,- на который также поступают импульсы задержанной входной частоты, коммутируемой старшим разр дом регистра входного кода 16 на элементе И 15, что позвол ет расширить диапазон выходной частоты до р (). 59 Последовательность импульсов, син тезируема на выходе элемента ИЛИ 5 поступает на сглаживающий делитель частоты 13 емкостью 2, где m выбира етс в зависимости от заданной точности преобразовани , С выхода сглаж вающего делител частоты 13 снимаетс практически равномерна последова тельность импульсов {пригп: 5), част та которой может быть определена по .формуле .(г Е:,-2-)-2- (2) вых вх -о Технический эффект от использовани устройства заключаетс в повышении точности преобразовани и расширении диапазона выходной частоты. Из выражени (2 ), видно, что в предлагаемом преобразователе при п- 00 ,щ, , тогда как в извест ном устройстве fg (см. выра жение 1 )f При этом относительна погрешность распределени импульсов вы ходной частоты соответствует выражению . 2 где m - количество разр дов в сглажи вающем делителе частоты 13. изобретени Двоичный преобразователь код-частота , содержащий двоичный делитель частоты, выполненный на счетных триггерах , блок формировани частотных компонент, выполненный на -триггерах , С-входы которых соединены с соответствующими выходами двоичного делител частоты R-входы - с входом двоичного делител .частоты и выходом генератора эталонной частоты, а выходы - с соответствующими входами элемента ИЛИ, отличающийс тем, что, с целью повышени точности преобразовани и расширени диапазона выходных частот, в него введены сглаживающий делитель частоты, элемент задержки , элемент И и выполненный на триггерах регистр входного кода, при этом выход элемента ИЛИ соединен с входом сглаживающего делител частоты , а его дополнительный вход - с выходом элемента И, первый вход которого соединен с выходом элемента задержки , а второй вход - с выходом старшего разр да регистра входного кода, выходы других разр дов которого соответственно подключены КD-входам Б-триггеров,R -входы которых соединены с входом элемента задержки, причем С-входы триггеров регистра входного кода подключены к шине разрешени записи входного кода, а D-входа - к соответствующим входам управлени преобразователемо Источники информации, прин тые во внимание при экспертизе 1. Авторское свидетельство СССР № 677095, кл. Н 03 К 13/02, 1979« 2« Авторское свидетельство СССР № 64528, кл. Н 03 К 23/2, 1979.