SU666538A1 - Преобразователь двоичного кода в двоично-дес тичный код - Google Patents
Преобразователь двоичного кода в двоично-дес тичный кодInfo
- Publication number
- SU666538A1 SU666538A1 SU772555122A SU2555122A SU666538A1 SU 666538 A1 SU666538 A1 SU 666538A1 SU 772555122 A SU772555122 A SU 772555122A SU 2555122 A SU2555122 A SU 2555122A SU 666538 A1 SU666538 A1 SU 666538A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- binary
- output
- register
- code converter
- decimal code
- Prior art date
Links
Landscapes
- Electron Beam Exposure (AREA)
- Manufacturing Optical Record Carriers (AREA)
Description
(54) ПРЕОБРАЗОВАТЕЛЬ ДВОИЧНОГО КОДА В ДВОИЧНО-ДЕСЯТИЧНЫЙ КОД
параллельных двоично-дес тичных декадных сумматоров. Вход разрешени записи регистра промежуточных сумм соединен с выходом формировател сигнала записи, первый вход которого соединен с выходом распределител , а второй вход - со вторым выходом генератора тактовых импульсов. Вход разрешени записи выходного регистра соединен с первым выходом генератора тактовых импульсов.
На чертеже приведена структурна схема предложенного преобразовател .
Преобразователь содержит формирователь признаков поразр дных цифр 1, параллельные двоично-дес тичные декадные сумматоры 2-4, регистр промежуточных сумм 5, генератор тактовых импульсов 6, распределитель 7, формирователь сигнала записи 8 и выходной регистр 9.
Преобразователь работает следующим образом .
Тактовые импульсы генератора 6 поступают на вход распределител 7, который поразр дно подключает входные разр ды преобразуемого двоичного кода. На выходе формировател 1 получаютс разр ды дес тичного эквивалента по весу 1, 2, 4, 8, 1, 6 к т.д., которые поступают на входы сумматоров 2-4. На вторые входы сумматоров поступает параллельный код с выхода регистра 9, соответствующий нулю. В моменты паузы тактовых импульсов, выходной сигнал сумматоров 2-4 с помощью формировате л сигнала записи 8 записываетс в регистр 5, а в начале следующего такта от переднего фронта импульса с пр мого выхода генератора 6 перезаписываетс в регистр 9 и с выхода регистра 9 поступает на вторые входы сумматоров 2-4, В сумматорах это число суммируетс с числом, соответствующим последующему разр ду/ поступающего двоичного числа и с помощью сигнала формировател 8 записываетс в регистр 5. Таким образом, в каждом такте получаетс одна промежуточна сумма и последним тактом записываетс в perHitp двоично-дес тичное значеHue преобразуемого кода. .Пл преобразовани п-разр дного кода требуетс n+l тактов.
Таким образом, за счет применени параллельного сумматора уменьщаетс врем преобразовани .
Claims (2)
1.Авторское свидетельство СССР № 503234, G 06 F 5/02, 1976.
2.Авторское свидетельство СССР № 513492, Н 03 К 13/24, 1976.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU772555122A SU666538A1 (ru) | 1977-12-15 | 1977-12-15 | Преобразователь двоичного кода в двоично-дес тичный код |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU772555122A SU666538A1 (ru) | 1977-12-15 | 1977-12-15 | Преобразователь двоичного кода в двоично-дес тичный код |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU666538A1 true SU666538A1 (ru) | 1979-06-05 |
Family
ID=20738079
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU772555122A SU666538A1 (ru) | 1977-12-15 | 1977-12-15 | Преобразователь двоичного кода в двоично-дес тичный код |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU666538A1 (ru) |
-
1977
- 1977-12-15 SU SU772555122A patent/SU666538A1/ru active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| SU666538A1 (ru) | Преобразователь двоичного кода в двоично-дес тичный код | |
| SU1441485A1 (ru) | Устройство дл преобразовани двоичного кода в двоично-дес тичный | |
| SU620975A1 (ru) | Реверсивный преобразователь двоичного кода в двоично-дес тичный | |
| SU809150A1 (ru) | Преобразователь двоичного кодаВ дВОичНО-дЕС ТичНый | |
| SU1495786A1 (ru) | Устройство дл умножени последовательных двоичных кодов | |
| SU491947A1 (ru) | Дес тичный сумматор | |
| SU1043639A1 (ru) | Одноразр дный двоичный вычитатель | |
| SU974381A1 (ru) | Аналого-цифровой функциональный преобразователь | |
| SU1084779A1 (ru) | Преобразователь двоичного кода в двоично-дес тичный | |
| SU881730A1 (ru) | Преобразователь двоичного кода в двоично-дес тичный | |
| SU675423A1 (ru) | Цифровое множительное устройство | |
| SU1444961A1 (ru) | Преобразователь числа в модул рный код | |
| SU815726A1 (ru) | Цифровой интегратор | |
| SU720424A1 (ru) | Преобразователь двоично-дес тичного кода в последовательный двоичный код | |
| SU1226447A1 (ru) | Устройство дл умножени | |
| SU723567A1 (ru) | Преобразователь двоично-дес тичного кода в двоичный код | |
| SU1531086A1 (ru) | Арифметико-логическое устройство | |
| SU999046A1 (ru) | Устройство дл вычислени элементарных функций | |
| SU1273917A1 (ru) | Устройство дл суммировани @ -разр дных чисел | |
| SU783787A1 (ru) | Преобразователь двоичного кода в двоично-дес тичный код градусов и минут | |
| SU572781A1 (ru) | Преобразователь двоично-дес тичных чисел в двоичные | |
| SU690475A1 (ru) | Преобразователь двоичного кода в двоично-дес тичный код градусов и минут | |
| SU741260A1 (ru) | Преобразователь правильной двоично-дес тичной дроби в двоичную дробь и целых двоичных чисел в двоично-дес тичные | |
| SU826335A1 (ru) | Преобразователь двоично-десятичной дроби в двоичную дробь | |
| SU830377A1 (ru) | Устройство дл определени кодаМАКСиМАльНОгО чиСлА |