SU1492460A1 - Способ преобразовани частоты импульсных последовательностей - Google Patents
Способ преобразовани частоты импульсных последовательностей Download PDFInfo
- Publication number
- SU1492460A1 SU1492460A1 SU874227776A SU4227776A SU1492460A1 SU 1492460 A1 SU1492460 A1 SU 1492460A1 SU 874227776 A SU874227776 A SU 874227776A SU 4227776 A SU4227776 A SU 4227776A SU 1492460 A1 SU1492460 A1 SU 1492460A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- frequency
- sequences
- pulse sequence
- pulses
- frequencies
- Prior art date
Links
Landscapes
- Measuring Frequencies, Analyzing Spectra (AREA)
Abstract
Изобретение относитс к импульсной технике и может быть использовано в системах автоматики и измерительной техники. Цель изобретени - расширение функциональных возможностей за счет обеспечени формировани выходной импульсной последовательности с частотой, пропорциональной сумме или разности частот двух входных импульсных последовательностей. Дл этого формируют вспомогательные импульсные последовательности с частотами F ст.1 и F ст.2, за интервал времени ΔТ подсчитывают количество импульсов первой и второй импульсных последовательностей, имеющих частоты F1 и F2, формируют третью вспомогательную импульсную последовательность с частотой F3 =F ст.1/(F1±F2)°ΔТ .Далее подсчитывают количество импульсов третьей вспомогательной импульсной последовательности за тот же интервал времени ΔТ и формируют выходную импульсную последовательность с частотой F=FCT 2/F333ΔТ=K(F1±F2), где K=FCT.2/FCT.1 . 4 ил.
Description
Изобретение относитс к импульсной .технике и может быть использовано в системах автоматики и измерительной техники.
Цель изобретени - расширение функциональных возможностей за счет обеспечени формировани выходной импульсной последовательности с частотой, пропорциональной сумме или разности частот двух входных импульсных последовательностей .
На фиг. 1 приведена структурна схема устройства, реализующего способ; на фиг. 2 - блок коммутации; на фиг. 3 - блок управлени ; на фиг.4
временные диаграммы работы блока управлени .
Сущность способа заключаетс в следующем .
Частоту, пропорциональную сумме или разности частот двух импульсных последовательностей, получают, выполн следующие операции F ст..
(F,tF)ut
F ----i k(F -«-F ) Fj/jt г
(1) (2)
1С
4
О)
где F,F - частоты первой и второй
входных импульсных последовательностей ;
F. 4t T .i .
частота третьей вспомогательной импульсной последовательности , полученной в результате операции (1) ;
заданный интервал времени , на котором подсчитывают числа импульсов входных последовательное-jg тей;
стабильные частоты первой и второй вспомогательных импульсных последовательностей;
. Fcr. 1 k--
r t 1
коэффициент пропорциональности между частотой выходной импульсной последовательности и частотой , равной сумме или разности частот входных импульсных последовательностей;
F - частота выходной импульс - ной последовательности, полученной в результате операции (2).
При Fji 0 частота выходной импульсой последовательности
,.
.е. этот способ позвол ет получать мпульсную последовательность регуируемой частоты F при изменении F,. При частота выходной импульсой последовательности равна сумме ли разности частот входных импульсых последовательностей, т.е. ,tF.
При этбм не накладываетс никаких ограничений на соотношение частот F и F, т.е. обеспечиваетс расширение частотного диапазона входных импульсных последовательностей.
Устройство содержит с первого по четвертый D-триггеры 1-4, причем третий D-триггер 3 с динамическим управлением, с первого по третий счетчики 5-7 и myльcoв, допускающие предварительную установку заданного числа, причем второй счетчик 6 ревер сивный, блок 8 коммутации, сумматор 9, первый и второй регистры 10 и 11, первый и второй делители 12 и 13 часто- . ты, первый и второй генераторы 14 и 15 импульсов, объединенные в блок 16 генераторов, блок 17 управлени , тервую, вторую и третью входные шины 18-20,соединенные с D-входами D-5
jg
15
, .
20
25
триггеров 1-3 соответственно,и выходную шину 21, соединенную с выходом делител 13. Пр мой выход первого D-триггера 1 соединен со счетным входом первого счетчика 5, пр мой выход второго D-триггера 2 и пр мой и инверсный выходы третьего D-триггера 3 соединены с входами блока 8, выходы которого подключены к пр мому и обратному счетным входам второго счетчика 6, выходы первого и второго счетчиков 5 и 6 соединены с входами сумматора 9, выходы первого и второго счетчиков 5 и 6 соединены с входами сумматора 9, выходы которого соединены с входами первого регистра 10, выходы кЪторого подключены к входам предварительной записи первого делител 12 частоты, выход которого подключен к информационному входу четвертого D-триггера 4, пр мой выход которого соединен с счетным входом третьего счетчика 7, выходы которого подключены поразр дно к информационным входам второго регистра 11, выходы которого соединены с входами предварительной записи второго делител 13 частоты, счетные входы.первого и второго делителей 12 и 13 частоты подключены к выходам первого и второго генераторов 14 и 15,выход второго генератора 15 соединен с входом блока 17. Первый выход блока 17 подключен к управл ющим входам регистров 10 и 11, второй - к входу сброса третьего счетчика 7, входам предварительной установки первого и второго счетчиков 5 и 6 и синхронизирующему входу третьего D-триггера 3, третий выход блока 17 подключен к синхронизирующим входам первого 1, второго 2 и четвертого 4 D-триггеров.
Блок 8 содержит первый и второй элементы И 22 и 23, которые в зависимости от уровн сигнала на информационном входе третьего D-триггера 3, пропускают импульсы последовательности с частотой F либо на пр мой, либо на обратный счетные входы второго 50 счетчика 6.
Блок 17 содержит делитель 24 частоты , на который подана вспомогательна импульсна последовательность с меньшей стабильной частотой. Импульсы с делител 24 (фиг. 4,а) поступают на формирователь 25, импульсы с которого (фиг. 4,Ь) поступают на элемент 26 задержки и элемент 27 ИЛИ-НЕ, на второй
30
35
40
45
51
вхол элемента lUlH-HE 27 поступают импульсы после элемента 26 (фиг. ft,с). Назначение элемента 26 - задерживать импульс с формировател 25 на врем tj сСфиг, Д,с), элемента ИЛИ-НЕ 27 - формировать отрицательный импульс с длительностью, равной общему времени перекл 1очений в схеме t , (фиг . 4,d) . Врем ме)зду двум импульсами на лю- Оом из выходов блока 17 равно заданному интервалу времени /it, на котором подсчитывают импульсы преобразуемых последовательностей.
Устройство работает следующим об- разом.
На информационные входы первого и второго D-триггеров 1 и 2 подают входные последовательности импульсов На информационный вход третьего D- триггера 3 подают сигнал S, определ ющий знак действи , выполн емого устройством, по следующему закону: если сигнал S имеет уровень логической единицы, го устройство выполн ет сложение частот вход)1ых последовательностей , если сигнал S имеет уровень логического нул , то устройство из последовательности иьшульсов с частотой F, вычитает последователь- ность импульсов с частотой F.
Отрицательный импульс (фиг.4,d) с блока 17, поданный на синхронизирующие входы перного и второго D- триггеров 1 и 2, задерживает проход возможных импульсов преобразуемых последовательностей на первый и второй счетчики 5 и 6.
Импульс, поданный на синхронизи- рующий вход третьего D-триггера 3, устанавливает его в с зответствии со знаком S , в св зи с чем блок 8 выбирает направление счета второго счетчика 6. После окончани времени переключений схемы tJ,(фиг. 4,d) преобразуемые последовательности импульсо поступают на первый 5 и второй 6 счетчики. На выходе сумматора 9 накапливаетс информаци о сумме или разности числа HMiiyjibcoB, преобразуемых последовательностей за заданный интервал времени лс, причем перенос в старший разр д с сумматора 9 не должен быть заде:1ствован в устройстве , так как в случае получени разности частот информаци с второго счетчика 6 представлена в дополнительном коде, в этом случае значение
Q
5
0 5 о
,.
5
5
0
606
переноса и старший разр д и1-нориру- етс .
По окончании заданного интервала времени низкий уровень с блока 17 (фиг. 4,d) оп ть задерживает на врем t f, f- прохождение в схему возможных импульсов преобразуемых последо- Baiельностей, а в это врем передним фронтом импульса (фиг.4,Ь) осуществл етс запись информации с сумматора 9 в первый регистр 10. Через врем tj зСигналом с блока 17 (фиг-. 4, с), поданным на входы предварительной установки первого и второго счетчиков 5 и 6, производитс их обнуление и одновременно с этим выбор направлени счета второго счетчика 2 на следующий заданный интервал времени .
По окончании времени переключений t р с в течение следующего заданного интервала времени происходит новый счет импульсов преобразуемых последовательностей , а также деление импульсной последовательности со стабильной частотоуг Fj, на полученное ранее число, записанное в первом регистре 10. На выходе первого делител 12 получаетс последовательность импульсов с частотой F, котора подсчитываетс в счетчике 7, фиксируетс во втором perncipe 11 и задает коэффициент делени второго делител 13. Через промежуток времени, равный 24t, на выходе устройства получаетс последовательность импульсов с частотой (F,tF), импульсы которой распределены paBHOf-iepHo во времени .
Устройство работоспособно при выполнении следующих условий. Максимальна частота преобразуемых последовательностей импульсов должна быть не больше меньшей стабильной частоты вспомогательных импульсных последовательностей . макс с/мин
Врем переключений в схеме не должно превышать половины периода максимальной частоты преобразуемых
последовательностей импульсов
1,1 Анакс
В случае получени разности частот уменьшаема частота должна быть больше вычитаемой частоты, т.е. если F,-FI, то F,7/ F, .
При выполнении этих условий устройство обеспечивает следующие режимы работы: получение последовательности импульсов с частотой, пропорцио нальной сумме или разности частот, задаваемых двум произвольными импульсными последовательност ми, причем коэффициент пропорциональности может быть как равным, так и большим или меньшим единицы. Кроме того, устройство некритично к взаимному положению импульсов преобразуемых последовательностей .
Возможность задани как одной, так и обеих преобразуемых частот кодом . В этом случае численные значени частот подаютс на входы предварительной записи счетчиков 5 и 6, уровень сигналов на информационных входах D-триггеров 1 и 2 должен быть посто нным, а в случае получени разности частот значение вычитаемой частоты должно быть представлено в коде Дополнение до двух.
При равенстве одной из преобразуемых частот нулю, например F, возможно получение импульсной последовательности регулируемой частоты
Claims (1)
- Формула изобретени Способ преобразовани частоты импульсных последовательностей, включающий операции формировани первой001.105.50и второй вспомогательпых импульсных последовательностей и формирование третьей вспомогательной импульсной тюследовательности путем делени частоты первой вспомогательной импульсной последовательности на первый коэффициепт делени , отличающийс тем, что, с целью расширени функциональных возможностей за счет обеспечени возможности формировани выходной т-тульсной последовательности с частотой, пропорциональной сумме или разности частот двух входных импульсных последовательностей , предварительно измер ют значение частот первой и второй входных импульсных последовательностей путем подсчета количеств импульсов этих последовательностей за заданный интервал времени, первый коэффициент делени формируют путем сложени или вычитани измеренных значений частот первой и второй входных импульсных последовательностей, а затем формируют второй коэффициент делени путем подсчета количества иш1ульсов третьей вспомогательной импульсной последовательности па том же заданном интервале времени и формируют выходную импульсную последовательность путем делени частоты второй вспомогательной импульсной последовательности на второй коэффициент делени .(ФfJг.2crt2lt6j,f i n1-rn-97526-0Фиг.з
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874227776A SU1492460A1 (ru) | 1987-04-13 | 1987-04-13 | Способ преобразовани частоты импульсных последовательностей |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874227776A SU1492460A1 (ru) | 1987-04-13 | 1987-04-13 | Способ преобразовани частоты импульсных последовательностей |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1492460A1 true SU1492460A1 (ru) | 1989-07-07 |
Family
ID=21297519
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU874227776A SU1492460A1 (ru) | 1987-04-13 | 1987-04-13 | Способ преобразовани частоты импульсных последовательностей |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1492460A1 (ru) |
-
1987
- 1987-04-13 SU SU874227776A patent/SU1492460A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 890559, кл. Н 03 В 19/00, 1981. Авторское свидетельство СССР № 961139, кл. Н 03 В 19/00, 1981. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4657406A (en) | Timing generating device | |
US4876699A (en) | High speed sampled data digital phase detector apparatus | |
SU1492460A1 (ru) | Способ преобразовани частоты импульсных последовательностей | |
DE69730545T2 (de) | Arithmetische Einheit | |
DE19807027C2 (de) | Digitaler Phasendetektor | |
RU2010243C1 (ru) | Измеритель скорости линейного изменения частоты внутри импульса | |
SU976483A1 (ru) | Селектор импульсов по периоду следовани | |
SU1725149A1 (ru) | Устройство дл измерени отношени частот последовательностей импульсов | |
SU991406A1 (ru) | Устройство дл обработки информации | |
SU1262405A1 (ru) | Устройство дл измерени отношени частот последовательностей импульсов | |
SU1422382A1 (ru) | Преобразователь серии импульсов в пр моугольный импульс | |
RU2025895C1 (ru) | Умножитель частоты следования импульсов | |
SU1265988A1 (ru) | Демодул тор широтно-импульсного модулированного сигнала | |
SU1401458A1 (ru) | Генератор случайной последовательности импульсов | |
SU1290526A1 (ru) | Интегрирующий двухтактный аналого-цифровой преобразователь | |
RU2237312C1 (ru) | Реле разности фаз | |
RU2037960C1 (ru) | Преобразователь цифрового кода в частоту следования импульсов | |
SU1416923A1 (ru) | Устройство измерени времени задержки включени компараторов напр жени | |
SU883769A1 (ru) | Цифровой частотомер | |
SU1322221A1 (ru) | Устройство дл измерени среднего периода | |
SU1181090A1 (ru) | ОДНОКАНАЛЬНОЕ УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ ш-ФАЗНЫМ ПРЕОБРАЗОВАТЕЛЕМ НАПРЯЖЕНИЯ | |
SU1381418A1 (ru) | Цифровой измеритель длительности временных интервалов | |
SU1465804A1 (ru) | След щий частотомер | |
SU1691937A1 (ru) | Устройство корректировки фазы дл схем синхронизации | |
SU1029407A2 (ru) | Селектор импульсов по длительности |