SU1422382A1

SU1422382A1 - Преобразователь серии импульсов в пр моугольный импульс

Info

Publication number: SU1422382A1
Application number: SU864147150A
Authority: SU
Inventors: Ярослав Петрович Дурда; Людмила Ивановна Елагина; Роман-Андрей Дмитриевич Иванцив
Original assignee: Предприятие П/Я В-8751
Priority date: 1986-11-14
Filing date: 1986-11-14
Publication date: 1988-09-07

Abstract

Изобретение может быть использовано в системах обработки импульс- ных сигналов. Цель изобретени - повышение .точности форг-гнровани выходного импульса о Преобразователь содержит триггеры 2-4; счетчик 5 Н ;:пульсов , генератор 6 т-тулъсов регистр 7, элемент 8 сравнени кодов, управл емый дапитель 9 ч-астоты, зле- . мент 11 задержки, формирователь 12 импульсов, дифференцггруюгцую цепь 13 и элемент И .15. Введение управл емого делител 10 частоты .тлемеитов И 16 и 17, второй группы 19 шин управлени и образование HOBtK функциональны : св зе;ч псвыглав точность форм-гровани BbKo,if-Joro импульс , 2 ил.

Description

«.

лтает WCT

фиг.

.«Яь

Изобретение относитс к импульсной технике и может быть использовано в системах обработки импульсных сигналов ,. Цель изобретени - повышение точности формировани выходного импульса .

На фиг. 1 представлена электрическа функциональна схема преобразова- Q тел ; на фиг. 2 - временные диаграммы, по сн ющие его работу.

Преобразователь серии импульсов в пр моугольный импульс содержит входную шину 1, первьй .2, второй 3 и третий 4 триггеры, счетчик 5 импульсов , генератрр 6 импульсов, регистр 7, элемент 8 сравнени кодов, первый 9 и второй 10 управл емые делители частоты (УДЧ), элемент 11 задержки , формирователь 12 импульсов, дифференцирующую цепь 13, выходную пину 14, цервый, второй и третий элементы И 15-17, первую и вторую группы шин 18 и 19 управлени ,, причем

.входна шина 1 соединена с входом формировател 12 импульсов, первый выход которого соединен с S-входом триггера 2, R-входом УДЧ 9 и Ю, входом синхр онизации регистра 7 и R- входом триггера 3, второй выход - с первым К входом счетчика 5 импульсов и S-входом триггера 4, а третий выход - с первым входом элемента И 15, второй вход которого соединен с выходом генератора 6 импуль- . сов, а выход - со счетным входом счетчика 5 импульсов, первым входом элемента И 16 и через элемент 11 задержки с S-входом триггера 3, выход которого соединен с управл ющим входом элемента 8 сравнени , перва группа входов которого соединена с соответствутощими выходами счетчика 5 и соответствующими информационными входами регистра 7, втора группа входов - с соответствующими выходами регистра 7, а выход - с вторым R-входом счетчика 5, R-входом триггера 4 и суммирую1цим входом УДЧ 9,

управл ющие входы которого соединены с первой группой управл ющих шин 18 соответственно, а выход - с первым входом элемента И 17 и вторым входом элемента И 16, выход которого соединен с суммирующим входом УДЧ 10, управл ющие входы которого соединены с вт орой группой управл ющих шин 19 соответственно, а выход - с вторым

Q

5

0

5

0

5

0

5

0

5

входом элемента И 17, выход которого соединен с- R-входом триггера 2, выход которого соединен с выходной шиной 14 и через дифференцирующую цепь 13 с R-входом регистра 7, управл ющий вход которого соединен с выходом триггера 4.

Преобразователь серии импульсов в пр моугольный импульс работает следующим образом,,

В исходном положении при отсутствии импульсов на входной шине 1 (фиг. 2б) триггер 2 находитс в нулевом состо нии (фиг. 2и),.при котором на его пр мом выходе будет потенциал логического нул . Нулевой потенциал будет также на выходной шине 14, на выходе дифференцирующей цепи 13, на первом и втором выходах формировател 12, на выходе, элемента 11 задержки. Третий выход формировател 12 находитс в сое то нии логической единицы. Выходы счетчика 5, триггера 4 (фиг. 2в), регистра 7, элемента В сравнени (фиг. 2д), управл емого делител 9 частоты, триггера 3, управл емого делител 10 частоты, элемента И 16 (фиг, 2ж), элемента И 17 (фиг. 2з) наход тс в произвольном состо нии.

С приходом импульсов преобразуемо ;- серии с первой входной пшны 1 на вход формировател 12 на его третьем выходе формируетс инвертирован ный входной сигнал, а на первом и втором выходах - одиночные импульсы соответственно по полозкительному и отрицательному фронтам каждого импульса преобразуемой серии. Первый импульс с первого выхода формировател 12 поступает на установочный

вход триггера 2 и устанавливает на его пр мом выходе состо ние логической единицы, которое поступает на выходную шину 14 и на вход дифференцирующей цепи 13, на выходе которой формируетс одиночный импульс ко- торьй поступает на регистра 7 и устанавливает на его выходах состо ние логического нул . Импульс, поступающий с первого выхода формировател 12 на R-в:xoд триггера 3, устанавливает на его выходе щгл.еЕое состо ние , которое поступает -:а управл ющий вход элемента 8 сравкени и запрещает его .работу на врем дли- тельности импульса, приход щего с входной шины 1. Импульс с первого

выхода формировател 12 поступает также на R-входы УДЧ 9 и 10 и устанавливает их в нулевое состо ние.

Импульс, поступающий с второго выхода формировател 12 на первый R-вход счетчика 5 и на S-вход второго триггера 4, устанавливает на выходах счетчика 5 состо ние логического нул , а на пр мом выходе триггера 4 - состо ние логической единицы.

По окончании первого импульса стробирующий сигнал с третьего выхода формировател 12 поступает на вход элемента И 15 и разрешает прохождение тактовой частоты с выхода генератора 6 (фиг. 2а) на суммирующий вход счетчика 3 и на вход элемента 11 задержки, с выхода которого импульсы, задержанные относительно входных, поступают на S- вход триггера 3 и устанавливают на его выходе состо ние логической единицы . Положительный сигнал поступает с выхода триггера 3 на управл ющий вход элемента 8 сравнени и разрешает его работу. Таким образом, установка триггера 3 с задержкой относительно тактовой частоты запрещает работу элемента 8 сравнени во врем переходных процессов.

В интервале между импульсами преобразуемой серии счетчик 5 считает импульсы тактовой частоты, код его состо ни с выхода поступает на первую группу информационных входов элемента 8 сравнени , на вторую группу информационных входов которого поступает код с регистра 7. Элемент 8 сравнени производит сравнение кодов В интервале между первым и вторым им пульсам -, когда состо ние регистра 7 нулевое, элемент 8 сравнени не формирует на выходе и fflyльc сравнени , так как сравнение нулевьк состо ний счетчика 5 и регистра 7 запрещено нулевым сигналом на управл ющем входе элемента 8 сравнени , который поступает с выхода триггера 3. Состо ние управл емых делителей 9 и 10 частоты не измен етс .

С приходом второго импульса с шин 1 на первом выходе формировател 12 формируетс одиночный импульс, который поступает на синхронизирующий вход регистра 7, и по которому в регистр 7 записываетс текущее сос10

15

22382

то ние счетчика 5, поступает на R- вход триггера 2, на R-вход первого управл емого делител 9 частоты, на R-вход управл емого делител 10 частоты и устанавливает их в нулевое состо ние, С второго выхода формргро- вател 12 поступает одиночньн импульс на первый R-вход счетчика 5 и на S- вход триггера 4 .и устанавливает их в состо ни логического нул и логической единицы соответственно,По окончании второго импульса происходит установка триггера 3, счетчик 5 и элемент 8 сравнени возобновл ют свою работу. Если сравнение не происходит, то с приходом следующего импульса преобразуемой серии в регистр 7 записываетс новое текущее состо ние счетчика 5, которое меньше предьщущего, записанного в регистр 7, Таким образом, с приходом каждого следующего интервала между импульсами происходит запоминание минимального значени в регистре 7, Если в интервале между импульсами по вл етс состо ние счетчика, равное состо нию ре- гистра, .на выходе элемента 8 сравне- - ки формируетс импульс сравнею1Я, который поступает на суммирующий вход первого управл емого делител 9 частоты и измен ет его состо ние, поступает также на второй счетчика 5 и на R-вход второго триггера 4 и устанавливает на их пр мых выходах

20

25

30

35

40

45

50

55

состо ние логического нул . Состо ние регистра 7 не измен етс . С приходом следующего импульса тактовой частоты сетчик 5 возобновл ет свою работу. При следующих равенствах состо ни счетчика 5 и состо ни регистра 7 прибавл етс единица в управл емый дапитель 9 частоты, счетчик 5 и триггер 4 обнул ютс . Код с входных шин 1.8 поступает на управл ющий вход управл емого дели- .тел 9 частоты и задает допустимое целое число №1нимапьных интервалов между импульсам, по достижении которого на выходе управл емого делител 9 частоты формируетс положи- тельньй импульс, которьй поступает на вход элемента И 16 и на вход - элемента И 17. На другой вход элемента И 16 поступает стробированна тактова частота с выхода элемента И 15, С выхода элемента И 16 тактова частота поступает на суммирующий вход управл емого делител 10 частоты , на управл ющий вход которого по- ступает код .с входных шин 19, которьгй задает дробную часть минимального интервала между импульсами, по достижении которого на выходе его формируетс положительный импульс, который поступает на вход элемента И 17, на другом входе которого положительный импульс, Поступающий с выхода управл -jQ емого делител 9 частоты. На выходе элемента И 17 формируетс импульс, который поступает на R-вход триггера 2 и устанавливает на его пр мом выходе состо ние логического нул .

Если в интервале между импульсами состо ние управл емых делителей 9 и 16 частоты не достигает значений, заданных с входных шин 18 и 19, то

15

с приходом следующего имп ульса преоб-

разуемои серии запись текущего.состо ни счетчика 5 в регистр 7 не выполн етс , так как триггер 4 установлен в нулевое состо ние Схема продолжает свою работу до .тех пор, пока не произойдет установка триггера 2 в нулевое состо ние.

С приходом очередной серии импульсов с первой входной шины 1 работа преобразовател возобновл етс ,

Таким образом, формирование одиночного импульса происходит до тех пор, пока приращение интервала времени между соседними импульсами не превысит заданной величины.

. . .

Claims

Формула изобретени

Преобразователь серии импульсов в пр моугольный импульс. Содержащий входную шину, соединенную с входом формировател импульсов,первый выход которого соединен с .S-входом первого триггера, R-входом первого управл емого делител частоты, с входом синхронизации регистра и R-входом второго триггера, второй выход - с первым R-входом счетчика импульсов

5

0

5

0

5

и S-вхрдом,третьего триггера, а третий выход с первым входом первого элемента И, второй вход которого соединен с выходом генератора импульсов , а выход - со счетным входом счетчика импульсов и через элемент задержки с S-входом второго триггера., выход которого соединен с управл ющим входом элемента сравнени кодов, перва группа входов которого соединена с соответствующими выходами счетчика импульсов и соответствующими информационными , входами регистра, втора группа входов - с соответствующими выходами регистра, а выход - с вторьсс R-входом счетчика импульсов, с суммирующим входом первого управл емого делител частоты и R-входом третьего триггера, выход которогд соединен с управл ющим входом регистра, R-вход которого соединен с выходом дифферен - цирующей цепи, вход которой соединен с выходом первого триггера и выходной, шиной, управл ющие входы первого управл емого делител частоты соединек. с первой группой шин управлени ветственно, отличающийс тем, что, с целью повьшени точности формировани :вьгходного сигнала, в него введены втора группа шин управлени , второй управл емый делитель частоты, второй и третий элементы И, причем первый вход второго элемента И соединен с- выходом первого элемента И, второй вход - с выходом первого управл емого делител частоты и пер- вым входом третьего элемента И, а выход - с суммирующим входом второго управл емого делител частоты, управл ющие входы которого соединены с второй группой шин управлени соответственно , Р-вход - с первым выходом формировател импульсов, а выход - с вторым входом второго элемента И, выход которого соединен с R-входом первого триггера.

ЛГШЛЛЛЛШиШЛЛ1ШПППЛ ШЛШ1ЛЛП1иШ

б лп лп .

8 -I .L

2 II

(PU2.2