SU892736A1 - Счетное устройство - Google Patents

Description

1

Изобретение относитс  к цифровой вычислительной технике и автоматике и может быть использовано в информационно-измерительных системах и устройствах , требующих дискретное изменение в большом диапазоне стабилизированной частоты, например в цифровых задатчиках частоты, в цифровых реле времени, в формировател х временных интервалов и пачек импульсов, в частотомерах , дл  цифровых систем управлени , в качестве управл емого делител  частоты в синтезаторах частот, в преобразовател х кода в частоту и т.д.

Известен делитель частоты с про- граммным заданием коэффициента делени , содержащий генератор, соединенный с переключателем, программный блок, выходы которого подключены к установочным входам пересчетного устройства t-LlНедостатком этого устройства  вл етс  ограниченна  возможность в управлении , так как устройство не позвол ет корректировать выходную частоту без изменени  программы в программном блоке.

Известен делитель частоты с переменным коэффициентом делени , содержащий входную шину, П последовательно соединенных счетных декац, П элементов сравнени , первые входы которых соединены с выходами соответствующих счетных декад, задающий блок, информационные выходы которого соединены со вторыми входами соответствующих элементов сравнени , П-1 декадных элементов И, первые входы которых

10 соединены с выходами соответствующих элементов сравнени , элемент задержки и триггеры 2.

Однако в схеме устройства отсутствует вход синхронизации момента смены коэффициента делени , и поэтому этот делитель частоты не может работать в режиме автоматического управлени . Он не позвол ет также формировать одновременно функционально эави20 симые, автоматически корректируемые и измен емые сигналы, что сужает функциональные,возможности.

Цель изобретени  - расширение функциональных возможностей устройст25 ва.

Указанна  цель достигаетс  тем, что в счетное устройство, содержащее входную шину, П последовательно соединенных счетных декад, П элементов 30 сравнени , первые входы которых сое цйнены с выходами соответствующих V учетных декад, задающий блок, инфор мационные выходы которого соединены со вторыми входами соответствующих элементов сравнени , П-1 декадных элементов И, первые входы которых соединены с выходами соответствукмцию элементо.в сравнени , введены блок индикации, два элемента И, триггер, элемент tffi и элемент ИЛИ, выход кото рого соединен со входами сброса счет ных декад и с первым входом задаюадего блока, первый и второй управлзйощие выходы которого соединены соответственно с первыми входами, элемента ИЛИ и первого элемента И, ВТОЕЮЙ вход которого соединен с выходом первого декадного элемента И, со входом элемента НЕ и с первым входом триггера, второй вход которого соединен со счетным входом первой счетной декады и с выходом второго элемента И, первый и второй входа которого соединены соответственно со входной шиной и с выходом элемента HEf второй вход элемента ИЛИ соединен с выходом первого элемента И, выход каждого декадного элемента И, кроме первого, соединен со вторым входом предьщущего декадного элемента И, второй вход последнего декадного элемента И соединен с выхо дом последнего элемента сравнени , входы блока индикации соединены с выходами счетных декад, второй и третий входы задающего блока соединены с шинами управлени . На фиг, 1 приведена структурна  схема счетного устройства; на фиг. 2 - временные диаграммы, по с;н ющие работу счетного устройства. Устройство содержит последовател но соединенные счетные декады элементы 2 1-2-5 сравнени , задающий блок 3, декадные элементы И элемент И 5, элемент НЕ б, элементы ИЛИ 7 и И- 8, триггер 9, блок 10 индикации, входную шину 11, шины 12 и 13 управлени  и выходы 14 и 15 управлени  задающего блока 3. Выходы счетных декад соединены со входами блока 10 индикации и соединены соответственно с первыми входами элементов сравнени , вторые входы которых соединены с ин .формационными выходами задающего бло ка 3, первый вход которого соединен со входами сброса счетных декад и с выходом элемента ИЛИ 7, первый и второй входы которого соединены соответственно с выходом 14 управ лени  задающего блока 3 и с выходом элемента И 8, первый и второй входы которого соединены соответственно с выходом 15 управлени  задающего блока 3 и с выходом декадного элемента И , выход которого соединен со входом элемента НЕ б и с первым триггера 9, второй входкоторого соединен со счетным входом счетной декады и с выходом элемента И 5, первый и второй входы которого соединены соответственно со входной шиной 11 и с выходом элемента НЕ 6, выходы элементов сравнени  соединены соответственно с первыми входами декадных элементов И 4-1-4 4, вторые входы которых соединены соответственно с выходами декадных элементов и 4в2-4 4, второй вход последнего из которых соединен с выходом элемента сравнени , второй и третий входы задающего блока 3 соединены соответстьенно с шинами 12 и 13 управлени . Временные диаграммы, по сн ющие работу устройства (фиг. 2), включают временную диагЕ)амму 16 сигналов на входной шине 11, диаграмму 17 сигналов на выходе 14 управлени  задающего блока 3, диаграмму 18 сигналов на выходе 15 управлени  задающего блока 3, диаграмму 19 сигналов на выходе элемента И 5, диаграмму 20 сигналов на выходе триггера 9, временную диаграмму 21 сигналов на входе элемента НЕ 6. Устройство работает следующим образом . В исходном состо нии с выхода 14 задающего блока 3 поступает запрещающий сигнал, который, проход  че|зез элемент ИЛИ 7, удерживает счетные декады Itrl-lsS в нулевом состо нии . На вход элемента И 5 подают сигналы по входной шине 11 (иг. 2,диаграмма 16), а в задающем блоке 3 устанавливают режим работы устройства по шинам 12 и 13. Далее убирают запрещающий сигнал с выхода 14 задающего блока 3, при этом счетные декады начинают работать. Предположим, что в задающем блоке 3 установлена программа на формирование устройством пачек импульсов с числом импульсов в пачке, превышающим емкость счетных декад 1 1-1-4. Тогда первый же импульс, прошедший через элемент И 5, осуществл ет опрокидывание триггера 9, а после отработки счетной декадой 1-5 кода, совпадающего с кодом/ поступающим на вторые эходы элемента сравнени , с выхода последнего поступает разрешающий сигнал на второй вход декадного элемента И . После отработки счетной декадой 1-4 кода, совпадающего с кодом, поступающим с инфо{Я4ационных выходов задающего блока 3 на вторые входы элемента 2«4 сравнени , с выхода последнего поступает разрешающий сигнал на другой вход декадного элемента И 4«4, при этом с выхода последнего, разрешающий сигнал поступает на второй вход следуккдего декадного элемента И и т.д. После отработки счетной декадой 1&1 кода, совпадающего с

кодом, поступающим с информационных BfjixoAOB задающего блока 3 на вторые входы элемента сравнени , с выхода последнего сигнал поступает на первый вход декадного элементна И 4±1, на второй вход которого разрешающий сигнал поступает с выхода декадного элемента И . Далее сигнал с выхода декадного элемента И постует на вход элемента НЕ 6, сигнал с выхода которого запрещает поступление сигналов со входной шины 11 череэ элемент И 5, возвращает триггер 9 в исходное состо ние и поступает на первый вход элемента ИЗ.

При этом, в случае, если на второй вход элемента И 8 поступает разрешающий сигнал с выхода 15 эаданиаего блока 3, то этот сигнал, проход  через элемент ИЛИ 7, возвращает всё счетные декады в нулевое состо ние и осуществл ет стровирование кода установки в задающем блоке 3. После установки счетных декад в нулевое состо ние, на входе и выходе декадного элемента И по вл етс  запрещающий сигнал, на выходе элемента НЕ б по вл етс  сигнал, разрешающий прохождение сигналов со входной шины 11 через элемент и 5. С приходом переднего фронта первого импульса, прошедшего через элемент И 5, описанный процесс работы устройства повтор етс ,

В случае, если на второй вход элемента И 8 поступает запрещающий сигнал , то, после по влени  разрешающего сигнала с выхода элемента И , последний,через элемент НЕ 6, запрещает прохождение сигналов со входной шины 11 через элемент И 5и возвращает триггер 9 в исходное состо ние, В этом состо нии устройство находитс  до тех пор, пока на второй вход элемента И 8 не поступит разрешанииий сигнал с выхода 15 задающего блока 3, при этом в блоке 10 индикации высвечиваетс  число, соответствующее числу импульсов в пачке, сформированной на выходе элемента И5. На выходе триггера 9 формируетс  временной интервёш , соответствующий времени с момента поступлени  переднего фронта первого импульса, прошедшего через 31лемент И 5 до момента прихода переднего фронта импульса с выхода декадного элемента И 4е1. На входе элемента НЕ б формируетс  одиночный импульс, который по вл етс  в момент прихода переднего фронта импульса с выхода декадного элемента И 4. ,

В первом и втором секторах временных диаграмм (фиг, 2) показана работа устройства в режиме одиночного запуска, а в третьем-п том - работа устройства в непрерывном режиме с автоматическим изменением кода установки , поступающим с информационных выходов задающего блока 3 на входы элементов 2- 1-2«:5 сравнени .

Элементы сравнени  и деКсщные элементы с соответствующими св з ми выполн ют функцию ЦИФРОВО1-О компаратора, поэтйму в предлагаемом устройстве цифровой компаратор может быть реализова.н любым другим известным способом.

0

Claims (2)

1.Авторское Свидетельство СССР 372709, кл. Н 03 К 25/04, 1971.

0

2.Авторское свидетельство СССР 514440, кл. Н 03 К 23/00, 1976 (прототип).